KR100239169B1 - 파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치 - Google Patents

파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치 Download PDF

Info

Publication number
KR100239169B1
KR100239169B1 KR1019960010242A KR19960010242A KR100239169B1 KR 100239169 B1 KR100239169 B1 KR 100239169B1 KR 1019960010242 A KR1019960010242 A KR 1019960010242A KR 19960010242 A KR19960010242 A KR 19960010242A KR 100239169 B1 KR100239169 B1 KR 100239169B1
Authority
KR
South Korea
Prior art keywords
phase
index
output
output value
determined
Prior art date
Application number
KR1019960010242A
Other languages
English (en)
Other versions
KR970072839A (ko
Inventor
김관성
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960010242A priority Critical patent/KR100239169B1/ko
Priority to DE19713830A priority patent/DE19713830B4/de
Priority to JP9086448A priority patent/JPH1032615A/ja
Priority to CN97110318A priority patent/CN1074622C/zh
Priority to GB9706872A priority patent/GB2311915B/en
Priority to US08/832,642 priority patent/US6115428A/en
Priority to FR9704149A priority patent/FR2747871B1/fr
Publication of KR970072839A publication Critical patent/KR970072839A/ko
Application granted granted Critical
Publication of KR100239169B1 publication Critical patent/KR100239169B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2035—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers
    • H04L27/2042—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers with more than two phase states
    • H04L27/2046—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers with more than two phase states in which the data are represented by carrier phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
직렬의 이진데이타열을 π/n 위상 쉬프트된 신호로 변조하는 π/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
π/n 쉬프티트 nDPSK 방식에 따른 변조신호를 발생하는 장치의 구조를 간단화하고, 변조신호 발생시 처리시간을 단축시킨다.
3. 발명의 해결방법의 요지
본 발명은 변조시 새로운 위상정보는 이전위상에 지정된 위상변화량만큼 변화되어 나타난다는 성질을 사용하여 출력위상 인덱스 결정기상에서 출력위상의 인덱스를 결정하고, 이를 조정하여 출력값 결정기에 저장된 1개의 테이블만을 사용하여 변조신호의 동상성분 및 직각위상성분을 결정하는 변조신호 발생장치를 제공한다.
4. 발명의 중요한 용도
셀룰라폰

Description

π/n 쉬프티드 n차분위상쉬프트키잉 변조신호 발생장치
제1도는 종래 기술에 따른 π/16 쉬프티드 16차분위상쉬프트키잉 변조신호 발생장치의 블럭구성도.
제2도는 본 발명의 일실시예에 따른 π/16 쉬프티드 16차분위상쉬프트키잉 변조신호 발생장치의 블럭구성도.
제3도는 본 발명의 다른 실시예에 따른 π/16 쉬프티드 16차분위상쉬프트키잉 변조신호 발생장치의 블럭구성도.
제4도는 본 발명에 따른 π/16쉬프티드 16차분위상쉬프트키잉 변조신호 발생장치의 신호점 성상도.
제5도는 본 발명에 따른 π/n 쉬프티드 n차분위상쉬프트키잉 변조신호 발생방법의 처리흐름을 보여주는 도면.
〈도면의 주요부분에 대한 부호의 설명〉
210 : 직/병렬 변환기 220 : 출력위상 인덱스 결정기
230 : 출력값 결정기
본 발명은 디지탈 전송시스템에 관한 것으로, 특히 직렬의 이진데이타열을 π/n 위상 쉬프트된 신호로 변조하는 π/n 쉬프티드 n차분 위상쉬프트키잉(Differential encoded Phase Shift Keying : 이하 "DPSK"라 칭함) 변조신호 발생장치에 관한 것이다.
디지탈 통신시스템에서는 디지탈신호를 변조에 의해 주어진 주파수 대역폭의 신호로 변환하여 전송한다. 이러한 디지탈 전송시스템에 이용되는 변조방식으로는 반송파의 진폭을 디지탈신호에 의해 변조하는 ASK(Amplitude Shift Keying)방식, 반송파의 주파수를 디지탈신호에 의해 변조하는 FSK(Frequency Shift Keying)방식 및 반송파의 위상을 디지탈신호에 의해 변조하는 PSK(Phase Shift Keying)방식이 있다. 상기 변조방식 중 디지탈 통신시스템에서 이용되고 있는 대표적인 방식이 PSK 방식이다. 일예로, 셀룰라폰(Cellular Phone)과 같은 디지탈 통신시스템에서 2진의 디지탈신호는 π/4 쉬프티드(Shifted) DQPSK 방식에 따라 변조된 후 전송된다.
한편 통신의 발달과 더불어 더 많은 양의 정보를 전송할 것이 요구되고 있으며, 이러한 요구에 따라 변조하여야 할 디지탈신호의 양도 증대되고 있다. 이러한 상황하에서 제안된 것이 π/16 쉬프티드 16DPSK 변조신호 발생장치이다.
제1도는 종래 기술에 따른 π/16 쉬프티드 16DPSK 변조신호 발생장치의 구성을 보여주는 도면이다.
제1도를 참조하면, 입력 이진데이타열(input binany data stream) bm은 직/병렬변환기(Serial-to-parallel Converter)(102)에 의해 4비트의 병렬데이타열 Xk, Yk, Zk, Ak로 변환된다. 상기 이진데이터열 bm은 직렬의 데이타열이고, 이진데이타열 bm의 첫번째 비트는 Xk로, 두번째 비트는 Yk로, 세번째 비트는 Zk로, 네번째 비트는 Ak로 변환된다. 차분위상엔코더(104)는 상기 직/병렬변환기(102)로부터 4비트의 병렬데이타를 수신하여 위상변화량 ΔΦ를 결정하고, 이 결정된 위상변화량 ΔΦ를 이용하여 π/16 쉬프티드 16DPSK 변조된 신호 Ik, Qk를 발생한다. 이때 차분위상엔코더(104)는 하기 [표 1]과 같은 규칙에 따라 위상변화량 ΔΦ를 결정하고, 하기 (수학식 1)에 따라 π/16 쉬프티드 16DPSK 변조된 신호 Ik, Qk를 발생한다.
상기 [표 1]에서 위상변화량 ΔΦ는 4비트의 병렬데이터 Xk, Yk, Zk, Ak가 어떤 형태로 조합되었느냐에 따라 결정된다. 여기서 설명의 편의를 도모하기 위해 4비트의 병렬데이타 Xk, Yk, Zk, Ak가 일반적인 2진코드인 것으로 나타내었다. 그러나 2진코드를 대신하여 노이즈에 강한 그레이 코드(Gray Code)가 이용될 수도 있다.
상기 (수학식 1)에서 Ik 및 Qk는 현재의 동상(In-phase)성분 변조신호 및 직각위상(Quadrature-phase)성분 변조신호이고, Ik-1 및 Qk-1는 이전 펄스시간에서의 동상성분 변조신호 및 직각위상성분 변조신호이다.
전술한 바와 같이, 종래 기술에 따른 π/16 쉬프티드 16DPSK 변조신호 발생장치는 직렬의 이진데이타열을 4비트의 병렬데이타로 변환하여 위상변화량을 구한 후 이 구해진 위상변화량을 이용하여 동상성분 변조신호(Ik) 및 직각위상성분 변조신호(Qk)를 발생한다. 이때 동상성분 변조신호(Ik) 및 직각위상성분 변조신호(Qk)를 구하기 위해서 상기 (수학식 1)에 의한 계산이 요구된다. 즉 sin 함수, cos 함수, 승산, 가산, 감산과 같은 계산이 요구되는데, 이러한 계산을 위한 하드웨어를 구현하기가 결코 용이하지 않을 것이다. 비록 상기 (수학식 1)에 의한 계산을 위한 하드웨어를 구현한다 하더라도 그 구조가 상당히 복잡하게 될 것이다. 또한 상기 (수학식 1)에 의한 계산을 소프트웨어적으로 처리한다 하더라도 그 계산을 위한 처리시간이 상당히 길어지는 단점이 있다.
따라서 본 발명의 목적은 π/16 쉬프티드 16DPSK를 포함하여 디지탈 전송시스템에서 π/n 쉬프티드 nDPSK 방식에 따른 변조신호를 발생하는 장치의 구조를 간단화하는데 있다.
본 발명의 다른 목적은 디지탈 전송시스템에서 π/n 쉬프티트 nDPSK 방식에 따른 변조신호를 발생할 시 그 처리시간을 단축시키는 장치를 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 본 발명은 변조시 새로운 위상정보는 이전 위상 에 지정된 위상변화량만큼 변화되어 나타난다는 성질을 사용하여 출력위상 인덱스 결정기상에서 출력위상의 인덱스를 결정하도, 이를 조정하여 출력값 결정기에 저장된 1개의 테이블만을 사용하여 변조신호의 동상성분(Ik) 및 직각위상성분(Qk)을 결정하는 변조신호 발생장치를 제공한다.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다.
하기에서 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으며, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
우선 본 발명의 바람직한 실시예는 π/16 시프티드 16DPSK 변조신호 발생장치를 예로 국한하여 설명될 것임을 밝혀두는 바이다. 그러나 본 발명이 π/16 쉬프티드 16DPSK 변조신호 발생장치에만 국한되는 것이 아니고, π/n 시프티드 nDPSK 변조신호 발생장치에도 적용될 수 있음은 당해 분야 통상의 지식을 가진 자에게 자명할 것이다.
제2도는 본 발명에 따른 π/16 쉬프티드 16DPSK 변조신호 발생장치의 블럭구성도이다.
제2도를 참조하면, 직렬의 이진입력데이타열 bm은 직/병렬 변환기(210)에 의해 4비트로 조합된 병렬의 데이타열 Xk, Yk, Zk, Ak로 변환된다. 따라서 4비트로 표현할 수 있는 정보 종류는 24=16이다. 여기서 bm의 첫번째 비트는 Xk로, 두번째 비트는 Yk로, 세번째 비트는 Zk로, 네번째 비트는 Ak로 변환된다. 따라서 다음과 같이 조합된 형태로 위상변화량(ΔΦk)을 나타낸다. 노이즈에 강한 그레이코드 등 여러 코드가 가능하나 본 발명의 표현을 간단히 하기 위해 일반적인 이진코드를 사용하여 위상변화량(ΔΦk)을 표현하면 하기의 [표 2]와 같다. 하기에서 위상변화량 인덱스 부여는 뒤에 설명되는 출력위상 인덱스 결정기 및 출력값 결정기와 하드웨어 및 소프트웨어 처리시 연관성을 주기 위해 사용자가 일관성 있게 임의로 부여하여 Xk, Yk, Zk, Ak로 표현되는 위상변화량(ΔΦk)을 각각 구분한다.
변조신호의 동상성분(Ik) 및 변조신호의 직각위상성분(Qk)은 본 발명에서 구하고자 하는 최종값으로 하기 (수학식 2)로 표현될 수 있다.
상기 (수학식 2)에서 Ik 및 Qk는 현재의 동상성분 변조신호와 지각위상성분 변조신호를 나타내고, Ik-1 및 Qk-1는 이전 펄스시간에서의 동상성분 변조신호(Ik) 및 직각위상성분 변조신호(Qk) 값을 나타낸다. 매시점 이들 값을 결정하기 위해서는 sin 함수, cos 함수, 승산, 가산, 감산 등의 계산이 필요하며, 계산이 완료된 후에야 현재의 출력위상을 결정할 수 있지만, 본 발명에서는 많은 계산을 처리하여 각각의 동상성분 변조신호(Ik) 및 직각위상 변조신호(Qk)를 결정하지 않고 변조시 새로운 출력위상정보(Φk)는 이전위상(Φk-1)에 지정된(Xk, Yk, Zk, Ak에 의해 위상변화량 (ΔΦk)만큼 변화되어 나타난다는 정의를 사용하여 출력위상 인덱스 결정기(220)상에서 하기 [표 3]과 같은 출력위상 인덱스 결정테이블을 사용하여 출력 위상에 상응하는 출력위상 인덱스를 먼저 결정한다.
즉, Φk = Φk-1 + ΔΦk이므로, 이전위상(Φk-1) 인덱스와 입력으로 들어온 위상변화량(ΔΦk) 인덱스를 가산하여 현재 출력위상(Φk) 인덱스를 결정한다. 이 경우 현재 출력위상 인덱스는 [표 3]과 같은 출력위상 인덱스 결정테이블에 표현된 관계를 갖고 있음을 알 수 있다. 출력위상 인덱스 결정기는 [표 3]과 같은 입력 및 출력관계를 처리할 수 있는 장치이다.
출력위상 인덱스 결정기(220)는 상기 입력되는 위상변화량 인덱스번호와 이전위상 인덱스번호로 출력위상은 이전위상에 위상변화량만큼 변화되도록 되는 관계를 인덱스를 사용하여 나타내는 [표 3]과 같은 출력위상 결정테이블에서 출력위상 인덱스를 지정함으로써 출력위상 인덱스를 결정하여 출력값 결정기(230)로 출력하는 기능과, 결정된 현재의 출력위상 인덱스를 다시 이전위상(Φk-1) 인덱스상태로 하기 위해 지연 또는 저장하는 기능으로 구성된다. 처리방법은 위상변화 인덱스는 테이블번호가 입력되면, 출력위상 인덱스 결정기(220)는 앞에 설정된 이전위상 인덱스번호와 테이블상에서 교차되는 지점에 해당되는 출력위상 인덱스번호를 출력값 결정기(230)로 출력한다. 또한 결정된 출력위상 인덱스번호를 지연 또는 저장하여 다음 펄스에서 새로운 데이타에 의한 위상변화 인덱스가 입력시 이전위상 인덱스로 사용함으로 계속해서 새로운 출력위상 인덱스를 결정할 수 있게 된다. 이 분야의 통상적 지식을 가진 사람이라면 지연 및 디코더로 이러한 기능을 구성할 수도 있을 것이다.
출력값 결정기(230)는 출력위상 인덱스 결정기에서 결정된 출력위상 인덱스를 사용하여 직각위상성분 변조신호(Qk) 및 동상위상성분 변조신호(Ik)를 결정 및 출력하기 위한 기능을 수행한다. 출력위상(Φk)의 인덱스번호를 출력위상 인덱스 결정기(220)로부터 제공받아 변조신호의 동상성분(Ik) 및 직각위상성분(Qk)을 Ik = cos Φk 및 Qk = sin Φk 관계를 갖고 저장된 2개의 테이블상의 값을 지정하여 구할 수도 있다. 그러나 출력값 결정기(230)의 내부에 하기 [표 4]와 같이 출력값 결정 테이블을 구성하여 출력위상 인덱스 결정기(220)로부터 구한 출력위상 인덱스로 저장된 직각위상성분(Qk = sinΦk)을 읽고 출력위상 인덱스를 8증가하여 대응하는 값을 동상성분(Ik = cosΦk)으로 하여 1개의 테이블에서 Ik 및 Qk를 모두 결정할 수 있도록 한다. 유사하게 이 분야의 통상의 지식을 가진 사람이라면 sinΦk와 cosΦk간이 90°위상차가 있다는 사실을 이용하여 [표 4]와 다르게 1개 테이블을 구성하고 출력위상 인덱스결정기(220)로부터 구한 출력위상 인덱스를 증감하여 동상성분(Ik) 변조신호 및 직각위상성분(Qk) 변조신호를 구할 수 있을 것이다.
상기 [표 4]와 같은 출력값 결정테이블을 포함하는 출력값 결정기(230)는 sin Φk와 cos Φk가 90°만큼의 위상차가 있다는 성질을 이용하여 출력위상 인덱스를 통해 sin Φk를 결정하고, cos Φk는 인덱스번호 +8을 하여 테이블상에서 구한다. 즉, 출력값 결정테이블에서 출력위상 인덱스를 통해 동상위상(Ik) 변조신호 및 직각위상(Qk) 변조신호를 바로 구할수 있다. 당해 분야에서 통상의 지식을 가진 자라면 출력값 결정테이블상에서 cos Φk로 구성하여 출력위상 인덱스를 조정하거나 sin Φk, cos Φk의 90°위상차가 있다는 임의로 성질을 이용하여 [표 4]와 다르게 1개의 테이블을 구성하여 동상위상(Ik) 변조신호 및 직각위상(Qk) 변조신호를 구할 수 있다.
제3도는 본 발명의 다른 실시예에 따른 π/16 쉬프티드 16DPSK 변조신호 발생장치의 블럭구성도이다.
입력 이진데이타열 bm은 직/병렬변환기(210)에 의해 4비트의 분리된 데이타열 Xk, Yk, Zk, Ak로 변환된다. 제1디코더(221)는 지연부(222)를 거쳐 인가되는 이전펄스 시점에서의 출력위상 인덱스에 해당하는 이전위상 인덱스와 현재 시점에서 직/병렬변환기(210)로부터 인가되는 4비트의 분리된 데이타열 Xk, Yk, Zk, Ak로부터 [표 3]과 같은 관계로 출력위상 인덱스를 결정하여 2진데이타 형태로 제2디코더(231)로 출력한다. 제2디코더(231)는 제1디코더(221)로부터 결정된 출력위상 인덱스에 해당하는 2진데이타를 인가받아 출력값저장기/버퍼(232)에 저장된 상기 [표 4]와 같은 출력값 결정테이블상에 저장된 직각위상성분 변조신호(Qk)를 읽고, CS(Chip Selection)신호의 입력에 따라 "1000"이 증가된 값, 즉 8만큼 증가된 인덱스값에 해당하는 인덱스값을 출력값 결정테이블상에서 읽어 동상성분 변조신호(Ik)를 결정하여 출력한다. 출력값저장기/버퍼(232)는 구한 동상위상(Ik) 변조신호와 직각위상(Qk) 변조신호 값을 같은 시간대에 외부로 출력하기 위한 것이다.
제4도는 본 발명에 따른 π/16쉬프티드 16DPSK 변조신호 발생장치의 신호점 성상(constellation)도이다. 이러한 신호점의 성상은 제2도에 도시된 본 발명의 실시예 및 제3도에 도시된 본 발명의 다른 실시예의 경우에도 동일하다.
한편, 제2도 및 제3도에 도시된 본 발명의 실시예에서는 π/16쉬프티드 16DPSK 변조신호 발생장치에 대해서 설명하였다. 그러나 전술한 바와 같이 본 발명은 π/16쉬프티드 16DPSK 변조신호 발생장치에만 국한되는 것이 아니고, π/n 쉬프티드 nDPSK 변조신호 발생장치로도 확장하여 적용될 수 있다.
제5도는 본 발명에 따른 π/n쉬프티드 nDPSK 변조신호 발생방법의 처리흐름을 보여주는 도면이다. 이 도면에 도시된 변조신호 발생방법에 따른 처리흐름을 전술한 본 발명의 실시예에서 설명한 바와 동일하다.
제5도를 참조하면, 502단계에서 입력 이진데이타열 bm은 m비트의 병렬 이진데이타열로 변환된다. 504단계에서 m개의 이진데이타열에 대응하는 위상변화량 인덱스를 결정하고, 506단계에서는 출력위상 결정테이블에서 입력에 해당하는 이전위상 인덱스와 위상변화량 인덱스가 출력위상 인덱스를 지정출력하도록 하되 이들 관계로 출력위상은 이전위상에 위상변화량을 더해 얻어지는 관계가 주어지도록 하여, 상기 504단계에서 결정된 위상변화 인덱스와 이전 펄스시점에서의 출력위상에 해당하는 이전위상 인덱스를 이용하여 출력위상 인덱스를 결정한다. 506단계에서의 동작을 위해 508단계에서는 현재 구한 위상 인덱스가 이전위상 인덱스로 사용될 수 있도록 설정한다. 510단계에서는 상기 506단계에서 결정된 출력위상 인덱스를 사용하며, 동상성분 변조신호(Ik)와 직각성분 변조신호(Qk)간에는 90°위상차가 있다는 성질을 이용하여 동상성분 변조신호와 직각성분 변조신호 중 어느 한 신호를 시작 기준으로 직각성분 변조신호(Ik) 및 동상성분 변조신호(Qk) 모두를 읽을 수 있게 구성된 출력값 결정테이블에서 직각위상성분 변조신호(Qk) 또는 동상위상성분 변조신호(Ik)중 한 값을 결정한다. 512단계에서는 출력값 결정테이블에서 사용된 출력위상 인덱스를 90°위상에 해당하는 출력위상 인덱스값만큼 증가 또는 감소시켜 변화된 인덱스번호에 대응하는 값을 읽어 다른 나머지 한 변조신호값을 결정한다.
상기 제5도에 도시된 처리흐름에 따라 π/n 쉬프티드 nDPSK 변조신호 발생장치를 구현할 경우에는 하기와 같은 사항들이 고려되어야 할 것이다.
(1) 위상 변화 숫자를 몇개로 가지고 가야 할 것인가를 결정한다. 즉 직/병렬변환기에 의해 변환되어 나타나는 열이 m개인 경우 2m=n만큼의 위상 변화를 제어할 수 있다. π/4쉬프티드 DQPSK의 경우 m=2이며, π/8쉬프티드 DPSK의 경우 m=3이다. 여기서 나온 n은 출력위상 결정기상에서 Φk = Φk-1 +ΔΦk의 ΔΦk가 총 몇개인가를 나타낸다. π/n쉬프티드 nDPSK의 경우, ΔΦk는 π/n, 3π/n, 5π/n 등으로 물리적으로 위상변화량을 나타낸다. 위상변화량 인덱스는 사용자가 출력위상 인덱스 결정기와 출력값 결정기에 사용하기 위해 부여하는 값으로 본 발명에서는 1, 3, 5, … 와 같이 부여한다. 그러나 위상변화 인덱스를 1, 2, 3, 4, … 와 같이 부여하여 위상 변화를 구분할 수도 있으며 총 위상변화량 갯수는 n =2m개가 된다.
(2) 출력위상 결정기는 출력위상과 이전위상 및 위상변화량을 이용하여 출력위상을 결정할 수 있도록 구성한다. 차분엔코딩인 경우 위상변화량의 갯수가 2m개이라면 이전위상과 출력위상의 갯수는 2m+1이 된다. 따라서 출력위상 인덱스는 0위상은 0으로 하고, π/n 위상부터 2π-π/n까지 1증가하는 방향으로 정수를 부여한다. Φk = Φk-1 +ΔΦk 만족하는 식을 보듯이 현 출력위상은 입력데이타에 따른 위상변화량에 이전위상을 더한 값이라는 것을 만족하는 관계를 만족하도록 각 인덱스를 사용하여 구성한다. [표 3]의 예와 같이 출력위상 인덱스는 이전위상 인덱스와 위상변화 인덱스가 교차되어 지정되도록 테이블화시킬 수 있다. 또한 현재의 출력위상 인덱스를 지연 또는 저장하여 다음 펄스시간에서 이전위상 인덱스로 하여 다음 입력 위상번호 인덱스변화와 같이 사용 다음 출력위상 인덱스를 결정할 수 있도록 한다. 본 분야의 통상적 지식을 가진 사람이라면, 지연 또는 저장수단과 디코더를 사용 논리조합으로 구성할 수도 있다.
(3) 출력값 결정기에서 먼저 Qk(= sinΦk) 테이블을 구성하여 저장한다. 이 때 갯수는 2m+1+ 2m-1개가 된다. sin (απ/n)을 α를 0부터 시작하여 증가하는 방향으로 2m+1+ 2m-1-1까지 번호를 증가시켜 얻은 값을 저장함으로써 1개의 테이블을 구하고 π/n 쉬프티드 n차분위상변조기의 출력값 결정기상에 앞에서 구한 출력위상 결정기를 거쳐 나온 출력위상 인덱스를 증감시켜 저장된 출력값을 지정할 수 있다. sin Φk를 기준으로 하였으나 sin Φk와 cos Φk는 90°위상차가 있다는 사실을 이용한 여러 테이블 구성이 가능하고, 인덱스를 증감 조정함으로써 직각위상(Qk) 변조신호 및 동상위상(Ik) 변조신호 모두를 1개의 테이블에서 구할 수 있다.
(4) 출력값 결정을 위해 출력위상 인덱스 결정기에서 결정된 출력위상 인덱스에 해당하는 값으로 출력값 결정기에서 지정하여 저장된 Qk값을 구하고 출력위상 인덱스 결정기에서 얻은 출력위상 인덱스 + 2m-1을 하여 출력값 결정기에서 저장된 값을 도출함으로서 Ik를 구할 수 있다.
상술한 바와 같이 본 발명은 π/n쉬프티드 nDPSK 변조된 출력값을 계산에 의해 구하고 변조된 출력위상을 확인할 수 있는 기존의 방법보다 직렬의 이진데이타에서 직/병렬변환되어 나타나는 위상변화량에 대한 인덱스와 이전위상 인덱스를 사용하여 출력위상 인덱스를 출력위상 결정테이블에서 관계를 사용하여 먼저 바로 구하고, 이 출력위상 인덱스의 인덱스를 조정하여 한 개의 출력값 결정테이블에서 바로 직각위상 변조신호(Qk), 동상위상 변조신호(Ik)를 모두 결정하도록 함으로써 곱셈, sin함수, cos함수 등 복잡한 계산을 하지 않게 됨에 따라 보다 빠르게 신뢰성 있는 변조된 출력신호를 구할 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (2)

  1. π/n쉬프티드 n차분위상쉬프트키잉 변조신호 발생장치에 있어서, 직렬의 이진 데이터열 bm을 m비트(m은 0보다 큰 정수)의 병렬 이진 데이터열로 변환하는 직/병렬 변환기와, 상기 직/병렬 변환기로부터 출력된 병렬 이진 데이터열의 조합에 각각 관련하는 위상변화량을 나타내는 2m개의 인덱스들을 저장하고 있는 출력위상 인덱스 결정테이블을 구비하고 있으며, 상기 직/병렬 변환기로부터 현재 출력된 병렬 이진 데이터열의 조합에 관련하는 위상 변화량을 나타내는 인덱스를 상기 출력위상 인덱스 결정테이블로부터 결정하고, 이전 펄스 구간에서 결정된 출력 위상 인덱스인 이전 위상 인덱스에 따라 결정된 위상 변화량 인덱스에 기초하여 현재 출력 위상을 나타내는 인덱스를 결정하고, 다음 펄스 구간에서 이전의 위상 인덱스로 저장된 인덱스로 사용하기 위해 상기 결정된 현재 출력 위상 인덱스를 저장하는 출력위상 인덱스 결정기와, 직각위상 및 동상 성분 변조신호들중의 선택된 하나와 관련하며 출력값 인덱스들에 대해 각각 할당된 출력값들을 저장하고 있는 출력값 결정 테이블을 구비하고 있으며, 상기 출력위상 인덱스 결정기로부터 출력된 현재 출력위상 인덱스에 대응하는 출력값 인덱스를 결정하고, 상기 출력값 결정 테이블로부터 결정된 출력값 인덱스에 대응하여 선택되는 변조신호 출력값을 결정하고, 상기 결정된 출력값을 상기 선택된 변조신호로서 출력하고, 상기 결정된 출력값 인덱스를 미리 설정된 인덱스값에 의해 증가 또는 감소시키고, 상기 출력값 결정 테이블로부터 결과적인 출력값 인덱스에 대응하는 상기 선택된 변조신호의 출력값을 결정하고, 상기 결정된 출력값을 나머지 변조신호로서 출력하는 출력값 결정기를 포함하며, 상기 출력위상 인덱스 결정기는, 상기 현재 위상 변화량 인덱스를 상기 이전 출력 위상 인덱스에 가산하고 그 결과 값을 상기 현재 출력 위상 인덱스로 결정하고, 상기 출력위상 인덱스 결정 테이블에 할당되는 출력위상 인덱스들은, 정수 0이 출력위상 0인 인덱스로 할당되고 상기 정수 0으로부터 1단위로 순차적으로 증가되는 정수들은 π/n에서부터 (2n-1)π/n까지의 출력 위상을 위한 인덱스들로 각각 할당되며, 상기 출력값 결정 테이블에는 상기 직각위상 변조신호에 관련하는 sin Φk(= sin απ/n)를 나타내는 값들이 저장되어 있으며, 상기 저장된 값들은 각각 상기 출력위상 인덱스 결정기에 의해 결정된 모든 출력위상 인덱스들에 부분적으로 대응하는 출력값 인덱스들과 함께 할당되며, 상기 sinαπ/n의 값들은 0에서부터 2m+1+ 2m-1-1까지 순차적으로 1단위로 증가하는 동안에 얻어지는 것을 특징으로 하는 변조 신호 발생장치.
  2. 제1항에 있어서, 상기 출력값 결정기는, 상기 출력위상 인덱스 결정기로부터 출력된 상기 현재 출력위상 인덱스에 대응하는 출력값 인덱스를 결정하고, 상기 출력값 결정 테이블로부터의 상기 출력값 인덱스에 대응하는 상기 직각위상 성분 변조신호의 출력값을 결정하여 이 결정된 출력값을 상기 직각위상 성분 변조신호로 출력하고, 상기 결정된 출력값 인덱스에 2m-1을 가산하고 상기 출력값 결정 테이블로부터 상기 가산에 의해 결정되는 출력값 인덱스에 대응하는 동상 성분 변조신호의 출력값을 결정하여 이 결정된 출력값을 상기 동상 성분 변조신호로서 출력하는 것을 특징으로 하는 변조신호 발생장치.
KR1019960010242A 1996-04-04 1996-04-04 파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치 KR100239169B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960010242A KR100239169B1 (ko) 1996-04-04 1996-04-04 파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치
DE19713830A DE19713830B4 (de) 1996-04-04 1997-04-03 Vorrichtung und Verfahren zur Erzeugung von π/n-verschobenen, n-differentiellen Pulslagenmodulationssignalen
JP9086448A JPH1032615A (ja) 1996-04-04 1997-04-04 差分位相シフトキーイング方法及びその装置
CN97110318A CN1074622C (zh) 1996-04-04 1997-04-04 产生π/n偏移的n差分编码的相移键控调制信号的装置和方法
GB9706872A GB2311915B (en) 1996-04-04 1997-04-04 Apparatus for and method of generating pi/n-shifted n-differe al encoded phase shift keying modulation signals
US08/832,642 US6115428A (en) 1996-04-04 1997-04-04 Apparatus for and method of generating π-/N-shifted N-differential encoded phase shift keying modulation signals
FR9704149A FR2747871B1 (fr) 1996-04-04 1997-04-04 Appareil et procede de generation de signaux de modulation par deplacement de phase a codage differentiel-n a decalage de pi/n

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010242A KR100239169B1 (ko) 1996-04-04 1996-04-04 파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치

Publications (2)

Publication Number Publication Date
KR970072839A KR970072839A (ko) 1997-11-07
KR100239169B1 true KR100239169B1 (ko) 2000-01-15

Family

ID=19455108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010242A KR100239169B1 (ko) 1996-04-04 1996-04-04 파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치

Country Status (7)

Country Link
US (1) US6115428A (ko)
JP (1) JPH1032615A (ko)
KR (1) KR100239169B1 (ko)
CN (1) CN1074622C (ko)
DE (1) DE19713830B4 (ko)
FR (1) FR2747871B1 (ko)
GB (1) GB2311915B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672240B1 (ko) 2005-10-20 2007-01-22 (주)리-뉴화학 옥상방수공법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2370473B (en) 2000-12-21 2004-04-07 Marconi Caswell Ltd Improvements in or relating to optical communication
DE10121855A1 (de) * 2001-05-04 2003-02-13 Atmel Germany Gmbh Verfahren zur Übertragung von Daten
US7103327B2 (en) * 2002-06-18 2006-09-05 Broadcom, Corp. Single side band transmitter having reduced DC offset
DE10229128A1 (de) * 2002-06-28 2004-01-29 Advanced Micro Devices, Inc., Sunnyvale Passives Impedanznetz zum Drehen eines Phasensystems
TWI240522B (en) 2002-09-18 2005-09-21 Mediatek Inc Reduced memory architecture for edge modulator
US7283011B2 (en) * 2003-10-10 2007-10-16 Atmel Corporation Method for performing dual phase pulse modulation
EP1673884A4 (en) * 2003-10-10 2008-07-23 Atmel Corp BIPHASED IMPULSE MODULATION SYSTEM
US6947493B2 (en) * 2003-10-10 2005-09-20 Atmel Corporation Dual phase pulse modulation decoder circuit
US7103110B2 (en) * 2003-10-10 2006-09-05 Atmel Corporation Dual phase pulse modulation encoder circuit
CZ298204B6 (cs) * 2004-06-16 2007-07-18 Psp Engineering A. S. Zarízení pro podávání a trídení sypkého az balvanitého materiálu
US7079577B2 (en) * 2004-09-08 2006-07-18 Atmel Corporation Wide window decoder circuit for dual phase pulse modulation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950024476A (ko) * 1994-01-03 1995-08-21 김광호 위상 쉬프티드 8피에스케이 디지탈 변조신호 발생장치 및 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2843493C3 (de) * 1978-10-05 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Erzeugen von phasendifferenzmodulierten Datensignalen
DE3839919A1 (de) * 1988-11-26 1990-06-07 Ant Nachrichtentech Digitaler modemsender mit quadratur-amplitudenmodulation
SE463390B (sv) * 1989-03-13 1990-11-12 Ericsson Telefon Ab L M Vaagformsgenerator
DE3919530A1 (de) * 1989-06-15 1990-12-20 Ant Nachrichtentech Verfahren zur digitalen modulation und digitaler modulator
US5140613A (en) * 1990-05-25 1992-08-18 Hewlett-Packard Company Baseband modulation system with improved ROM-based digital filter
US5495505A (en) * 1990-12-20 1996-02-27 Motorola, Inc. Increased frequency resolution in a synthesizer
US5157693A (en) * 1991-04-01 1992-10-20 Motorola, Inc. Digital modulation circuit
US5369378A (en) * 1992-02-13 1994-11-29 Sanyo Electric Co., Ltd. Digital DQPSK modulator
US5260673A (en) * 1992-08-21 1993-11-09 Hughes Aircraft Company π/4 differential encoding for digital cellular mobile systems
GB9218009D0 (en) * 1992-08-25 1992-10-14 Philips Electronics Uk Ltd A method of,and transmitter for,transmitting a digital signal
KR100207594B1 (ko) * 1993-03-30 1999-07-15 윤종용 자동부호화 4분 위상천이 변조방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950024476A (ko) * 1994-01-03 1995-08-21 김광호 위상 쉬프티드 8피에스케이 디지탈 변조신호 발생장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672240B1 (ko) 2005-10-20 2007-01-22 (주)리-뉴화학 옥상방수공법

Also Published As

Publication number Publication date
DE19713830A1 (de) 1997-11-06
US6115428A (en) 2000-09-05
GB2311915B (en) 1999-06-16
FR2747871A1 (fr) 1997-10-24
KR970072839A (ko) 1997-11-07
JPH1032615A (ja) 1998-02-03
FR2747871B1 (fr) 2004-09-10
DE19713830B4 (de) 2005-12-08
CN1167364A (zh) 1997-12-10
GB9706872D0 (en) 1997-05-21
GB2311915A (en) 1997-10-08
CN1074622C (zh) 2001-11-07

Similar Documents

Publication Publication Date Title
KR100239169B1 (ko) 파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치
JP2968350B2 (ja) 直交変調回路
JPS585620B2 (ja) ビット系列伝送方法
JPH0567101B2 (ko)
US6025758A (en) Method and apparatus for performing digital data signal modulation
IE43171B1 (en) Device for generating an analogue output wave which is phase modulated by input data and which is free from unwanted modulation products
KR100207594B1 (ko) 자동부호화 4분 위상천이 변조방법 및 장치
US6539064B1 (en) Multiple data rate filtered modulation system for digital data
US4617535A (en) PSK digital echo modulator with reduced memory capacity required
JP3097075B2 (ja) 一定振幅変調器
US5838208A (en) Modulation of transmission data signal in sychronous with transmission clock signal
WO1980002900A1 (en) Converter included in a phase modulator
KR100308657B1 (ko) 위상쉬프티드8피에스케이디지탈변조신호발생장치및방법
US7065145B2 (en) Digital carrierless amplitude and phase modulation (CAP) transmitter using vector arithmetic structure (VAS)
JPH09149086A (ja) デジタルｆｍ系変調回路
US7269229B2 (en) Reduced memory architecture for edge modulator
JPS62169554A (ja) 直交変調器の象限管理回路
KR950022251A (ko) 위상오차 검출기
RU2292124C2 (ru) Способ прецизионной прототипной модуляции
US7298791B1 (en) Multiple date rate filtered modulation system for digital data
JP2002190839A (ja) Ｇｆｓｋ直交変調器と変調方法
JPS6032375B2 (ja) 符号変換方式
KR100192798B1 (ko) 직각 위상 편이 복조기의 정합 필터
FR2591828A1 (fr) Dispositif de modulation d'une frequence porteuse par sauts de phase ou de frequence
JPS6149865B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070910

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee