JPS62169554A - 直交変調器の象限管理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＧＭＳＫ（Ｇａｕｓｓｉａｎ　Ｆｉｌｔｅｒｅ
ｄ　Ｍｉｎｉｍｕｍ　ＳｈｉｆｔＫｅｙｉｎｇ）　、　
ＴＦＭ（Ｔａｍｅｄ　Ｆｓｅｑｕｅｎｃｙ　Ｍａｄｕｌ
ａｔｉｏｎ）　。

ＣＣＰＳＫ（Ｃｏｍｐａｃｔ　Ｓｐｅｃｔｒｕｍ　Ｃｏ
ｎ５ｔａｎｔ　ｅｎｖｅｌｏｐｅ　ＰｈａｓｅＳｈｉｆ
ｔ　Ｋｅｙｉｎｇ）等の特に移動通信において使用され
るディジタルＦＭ（周波数変調、ＦＳＸ）方式で使用さ
れる直交変調器において直交変調波を発生させるのにＲ
ＯＭメモリである波形メモリを使用する場合に入力符号
列の符号シーケンスによって変調波形が異なるため符号
シーケンスによりどの変調波形を出力するかを制御する
象限管理回路を提供するものである。（ディジクルＦＭ
の前記諸方式についてはたとえば文献１・・・電子通信
学会誌１９８２年２月ｐ、１９２〜１９８技術展望参１
（（）（従来の技術） 従来はディジタル符号列を直交変調で発生させる場合に
象限管理の必要がある、−とは文献等に述べられている
が具体的な手段は開示されていないようである。

（発明の具体的な目的） ディジタルＦＭに使用する直交変調器では直交度ｊｕ　
”Ｊａの作用が線形であるため変調波を入力のディジタ
ル符号列から直ちに線形操作によって得ることはできな
い。このため変調波は一般に非線形変換された波形をＲ
ＯＭに記憶させ、入力符号によってこの波形メモリＲＯ
Ｍより変調波を読み出すが、この場合人力符号の並び方
によっては同じ符号でも前後の符号の影響によって変調
波が異ならなければならない。従って入力符号列によっ
て出力する変調波を制御する必要がある。これを実現す
るのが本発明による象限管理回路である。

ここで本発明の基礎となる事項を説明する。なお直交変
調器は第１図、象限管理回路は第３図によって後に説明
する。

（１）ディジタルＦＭ　（ＦＳＫ）の変調波は公知のよ
うに次式で表される。

ｖ（ｔｌ−ｃｏｓ　（ωｃ１　＋θ（ｔ）〕　　・−・
−・−・−−−−−一（Δ）ω、は搬送波の角周波数、
θ（１）は情報信号に関連する位相変化でディジタルＦ
Ｍの基本的な信号である。ＦＳＸのうち移動無線に適す
る方式は前記のように種々あるがたとえばＭＳＫ（Ｍｉ
ｎｉｍｕｍ　Ｐｈａｓｅ　５ｈｉｆｔ　Ｋｅｙｉｎｇ）
は狭帯域ＦＳＫの一種で周波数は±Δにと離散的に偏移
するが位相は連続的に変移する。ＦＳＸでは変調指数を
０．５に選ふと符号に対応する信号波は互いに直交しＭ
ＳＫと呼ばれ電カスベクトルの集中性がよいことがよく
知られておりＧＭＳＫ方式の原形でもあるのでＭＳＫの
場合を例にとって以下説明する。ＭＳＫの場合にはθ（
ｔ）＝±πＬ／２Ｔ（Ｔは第２図のように符号の１タイ
ムスロツトの時間＝ビット周期）、Ｔ秒後の位相偏移は
従って±π／２゜位相θ（ｔｌは情報信号が“１゛のと
き連続的に位相が９０°進み、“０”のときは連続的に
９０″遅れる。この関係は入力のディジタル符号と位相
変化の一例を示した第４図に示されている。第４図にお
いて破線はＭＳＫの場合、実線はＧＭＳＫ、ＣＣＰＳＫ
の場合の各側を示す。この位相面上で符号の連鎖と位相
の変化は符号長を適当に区切ると対応づけられることが
知られている。たとえばＣＣＰＳＫ方弐で発方式れてい
る符号と位相変化の例は第５図のようでこれは３ビット
の符号列の場合である。

（文献２：岡井他、狭帯域定包路線ディジタル位相変調
方式、電子通信学会技術研究報告（Ｃ３７９−１３３）
　ｐ　、　５５−６２参照）。

符号列に対する第５図の位相変化と第４図の位相変化と
の間には次の関係がある。タイムスロット２では１０１
の符号列となるから第５図（ｄｌの下側の位相変化にな
る。タイムスロット３では０１１の符号列となるから第
５図Ｆ０１の上側の位相変化になる。このようにして３
ビットの符号列とそれに対応する第５図の８種の位相変
化パターンより第４図の連続した符号列に対する位相変
化が求められることがわかるであろう。

（２）位相面管理が必要な理由 第４図のタイムスロット２と９の“０”は前後に“１”
があって１０１の符号列となるから第５図（ｄ）の下側
の位相波形を読出して位相面の連続性を保つことができ
る。しかしタイムスロット２では位相の変化はπ／２と
０の間であるがタイムスロット９ではＯと一π／２の間
で位相が変化する。このことはｓｉｎ波とｃｏｓ波を考
えればこの位相変化に対しｃｏｓ波は同一の波形になる
がｓｉｎ波は極性が反転した波形になる。従って直交変
調器でｓｉｎ波とｃｏｓ波を読み出す場合に同じ位相変
化でもその着目するタイムスロットの瞬時位相の存在す
る象限を正しく知らなければ正確な変調波は得られない
。従って符号の系列の監視とそれに対応した象限管理が
必要である。

以上の説明のように同じ符号系列を持つタイムスロット
でも直交変調器に出力されるべきｓｉｎ波とｃｏｓ波は
瞬時位相が存在する象限によって波形が異なることから
象限管理回路を付加することによってこの出力波形の不
確定さを除くことができる。

（発明の構成と動作） ディジタルＦＭ波を直交変調によって発生させる場合に
直交変調器を用い波形メモリＲＯＭから変調波を読み出
す場合に本発明の象限管理回路を使用すると簡単な回路
で容易に実用できる直交変調器が実現できる。

まず図面について説明する。第１図は従来提示されてい
る直交変調器の構成倒閣、第２図は第１図の直交変調器
の理想状態における位相面ダイヤグラムと出力波形図、
第３図は第１図の各部波形図、第６図は本発明による象
限管理回路の構成倒閣、第７図は第６図の回路のタイム
チャート、第８図は本発明による象限管理回路を設けた
直交変調器の構成倒閣である。なお以下は筒路のため入
力データを監視するピッｌを３としＭＳＫの場合につい
て説明する。

第１図においてＤは１デ一タ分すなわち１ビット遅延素
子で、波形メモリ１は入力データに対し前記第５図の位
相変化に対応する位相面のｓｉｎ波とｃｏｓ波を出力す
る。ただし波形メモリはデータクロック（１タイムスロ
ット分の時間）をその整数倍のクロックでサンプルした
各成分の波形を記憶するものでデータの開始点から始め
て１デ一タ分の波形を読み出す。そしてメモリテーブル
、カウンタ、Ｄ／Ａ変換器および低域沖波器（Ｌ　Ｐ　
Ｆ）で構成されている。また同図中の２はＯ２０（局部
発振器）、３は９０６位相器、■は乗算器、Σは加算器
である。

第１図の各部の動作を説明する前に第２図について説明
する。入力符号列を第２図の（ａ）のようであるとすれ
ばＩ−１０１Ｊと続く入力データの中央の「０」に相当
する波形を読み出す場合（ｈｌの位相面でｒａ−ｂ−ｃ
Ｊの場合のｂ″とｒｄ−ｅ−ｆＪの場合の“ｅ′はその
位相面上で存在する象限が異なるため（Ｃ）図に示すよ
うに出力波形が異なる。

このような場合に対処するため第６図の象限管理回路に
よって出力波形を制御することは後に説明するが第２図
を考察すると１→０．または０−１と入力符号が変化す
る場合は位相面での信号が存在する象限は変わらない。

また１−１と続く場合は象限が増加し、０−０と続けば
象限が減ることがわかる。このような判定を行うのが象
限管理回路である。

次に第１図の各部動作を第３図の各部波形によって説明
する。第３図（ａｌの入力データは第２図の（ａｌと同
じとし、（Ｉ、ａ）はデータが１、位相面はａの意味で
ある。第１図において入力データ列は２個の遅延素子を
通り前記のように３つの符号によるデータ系列で前記波
形メモリ内の波形メモリテーブルの指定のテーブルを決
める。この決められたテーブル内にはその入力データ列
に対応する波形が蓄えられている。この波形はデータク
ロックの整数倍の速度を待つクロック（第３図ではデー
タクロックの６倍の読み出しクロックｆｂ）として示し
である。）で順次読み出される。読み出す方法はデータ
の切替り点でリセフトされる読み出しクロックで動作す
るカウンタの出力でメモリの読み出し番地を指定するこ
とによって読み出される。この読み出された出力はＤ／
Ａ変換されて出力される。（第３図ｆｄ）のように）。

Ｄ／Ａ変換後の出力は階段波形であるから低域ｐ波器（
Ｌ　Ｐ　Ｆ）で低域成分のみが抽出され連続波となって
変調器の乗算器へ入力される（第３図（ｅ）、第８図参
照）。

第１図の直交変調器は次の原理で動作する。０３Ｃ２よ
りの搬送波成分の角周波数をω。とじ、下側の経路の信
号をＣｔ＋ｆｔ）とすると Ｃｕ（ｔ）＝　ｓｉｎωｏ　ｔ　　　−−−−−−−−
−−−−−−−−−−−−＝−［１同様に上側（位相器
３側）の経路の信号ＣＬ（ｔｌはＣＬ（ｔｌ　＝　ｃｏ
ｓ　ω、　ｔ　　　−−−−−−−−−−−−−−−−
−−（２）また波形メモリから読み出すｓｉｎ成分の波
形Ｂｓ（ｔｌはＯ≦ｔ＜Ｔとして Ｂ　ｓ　（ｔ）　＝　ｓ　ｉｎ　（−ｔ　）　　−−−
−−−−−−−−−−−−−−−（３１Ｔ 同様にｃｏｓ成分の波形Ｂｅ（ｔｌは Ｂｃ（ｔｌ＝　ｃｏｓ　（−ｔ　）　　−＝−−−−−
−−−−−−−−１４＞Ｔ 従って変調出力Ｓ　（ｔ）は Ｓ　ｍ　＝　Ｂ　ｃ（Ｌ）　Ｃｔ（ｉ）　　Ｂ　５（ｊ
ｌ　Ｃｕ（ｔ）（５）式より第１図に示す直交変調器の
変調出力は一定振幅であることがわかる。なお波形メモ
リ１はこの例では前記のように３ビット連続したデータ
列の中の中央のビットに対する波形を記憶するためのも
のである。

次に本発明の象限管理回路にって第６図の実施例によっ
て説明する。第１図に示した直交変調器において第２図
に示した符号系列が人力した場合、第２図ｆｂｌに示す
位相面の状態がｂとｅにおいてはそれぞれが対応するデ
ータは「０」であり、その前後に位置するデータは「１
」であるから第１図に示す回路ではｂとｅの状態を区別
すること・土できない。しかしｂとｅではそれらの存在
する位相面はｂがＯ〜π／２の間であり、ｅはπ／２〜
πの間である。従ってこのそれぞれの位相面に対するｓ
ｉｎ成分とｃｏｓ成分は第２図（Ｃ１のように互に異な
っている。第６図においてり、とＤ２はそれぞれ１ビッ
トの遅延回路または素子、４は２進法のＡＮＤ回路、５
はＥＸ−ＯＲ回路（法２の加算回路）、６はクロック入
力をカウントする可逆（Ｕ、／　　Ｄｏｕｎ以下Ｕ／Ｄ
と略記する。）カウンタでＡＮＤ４よりのＵ／Ｄ制御信
号とＥＸ−ＯＲ回路よりのイネーブル信号によって制御
される。

第７図は第６図の回路のタイムチャートである。

この図においてａ）は第２図（ｂｌの位相面で示した着
目するビ・７トと対応する記号で、ｂ）は第２図（ａ）
に示した入力符号列である。データ入力すなわち入力符
号列は第６図の遅延素子列に入力し、着目するビットす
なわちＤ２の出力ｇ２とそれに先行するビットの出力（
ＤＩの出力）ｇ＋がＵ／Ｄカウンタ６の制御を行うＡＮ
Ｄ回路４とＥＸ−ＯＲ回路５に入力する。このうちＡＮ
Ｄ回路４は着目するビットと先行するピントの符号が共
に“ｌ”のときのみＵ／Ｄカウンタを１だけＵＰカウン
トするように制御する。第７図ａ）中のｄとＣの関係が
この例に当たる。このときＡＮＤ回路４の出力は第７図
Ｃ）に示すようにビットｄのところで“１”になる。同
様にｇｌとｇ２が“０”のときはＵ／Ｄカウンタは１だ
け減少する。他方ＥＸ−ＯＲ回路５は入力する２つのデ
ータが異なるときのみ１”となりその時に限ってＵ／Ｄ
カウンタ６のカウント動作を禁止し出力は変わらない。

従っていま着目するビットを第７図ａ）のｄとすればそ
の先行するビットはＣで、Ｃとｄは同符号であるからＥ
ＸＯＲ５の出力は“０″となる。このときＡＮＤ回路４
の出力は“１″であるからＵ／Ｄカウンタ６はアップカ
ウントを行いその出力は図示のＡ端子に１″として表わ
れる。なおＡ。

ＢはＵ／Ｄカウンタ６の出力端子で第８図に示すように
その出力は波形メモリ１の象限制御信号として用いられ
る。Ａ端子が“１”になったことはＡ＝０．Ｂ＝０の状
態から１象限（π／２ラジアン）進んだ状態にあること
を示している。このように符号“１゛が２ビット連続し
た場合には位相面でデータが変化する位置がπ／２だけ
増え（第２図（ｂｌ参照）、“０”が２ビット連続した
場合には逆にπ／２だけ減少し、「１とＯ」または「０
と１」のように続いた場合には象限は変化しないように
象限制御信号Ａ、Ｂを発生することができる。

ここでは象限とＡ、Ｂ出力との対応を次のようにとって
いる。

たとえばＡ、　Ｂ共にＯからＡ＝１．８＝Ｏになれば（
３）式および（４）式の位相はπ／２増えのようになる
。

波形メモリについてさらに説明すればＡ、Ｂの信号、す
なわち各象限におけるｓｉｎ成分、　ｃｏｓ成分をあら
かじめ計算を行い波形メモリ　（ＲＯＭ）に蓄積してお
きｒＡ、ＢＪ、ｒｇ＋　、ｇｚ　、ｇｓ　Ｊの組合わせ
を順次選択することによって指定のデータピントが存在
する象限と位相変化のしかたが指定される。従って第５
図の各位相変化８種の各象限におけるｓｉｎ成分、　ｃ
ｏｓ成分４種、計４×８＝３２種のパターンがＲＯＭに
蓄積される。このパターン（波形）は２Ｓ＝３２、すな
わち５ビットの制御ラインで任意の１種が選定される。

第８図は本発明の象限管理回路を付設した直交変調器の
構成側図である。図中１点鎖線で囲んだ部分は第６図と
同じ象限管理回路でその他の部分は第１図の直交変調器
と同じである。ただし波形メモリ１の出力側のＤ／Ａ変
換器、ＬＰＦは第１図の場合には前記のように波形メモ
リ内に設けであると説明したものである。第８図に示す
ように波形メモリ１のメモリテーブルを象限管理回路か
らの信号（Ａ、Ｂ）　　と入力データ列によって読み出
すべき波形メモリの特定のメモリテーブルを指定するこ
とによって発明の具体的な目的の項で述べたような不確
定性を除くことができる。

なお前記直交変調の説明式（１）〜（５）においはＭＳ
Ｋ方式の波形で説明したが第４図に示すようにＭＳＫ以
外の波形でも同様であるがＢ　５（ｔｌ　、　　Ｂ　ｃ
（ｔｌの波形がより複雑になる。この場合Ｂ　５（ｔ）
、　　Ｂ　ｃ（ｔ）は位相変化の関数をθ（１）とする
とＢｓ（ｔ）＝ｓｉｎθ（ｔ）。

Ｂ　ｃ　（ｔ）　＝　ｃｏｓθ（ｔｌとなりこれらを（
５）弐に代入すると最初の式（Ａ）が得られる。このと
きのθ（１）の変化は第５図に示す形で与えられる。

（発明の効果） ディジタル符号列の発生に直交変調器を用い、波形メモ
リから変調波を読み出す場合に本発明による象限管理回
路を使用すると簡単な回路でありながら容易に直交変調
器を構成することができる。

本発明の説明および第２図においてはＭＳＫ方式を例に
とっているが本発明の回路は変調指数が０．５のディジ
タルＦＭであればＴＦＭ、ＣＣＰＳＫなどの方式にも適
用可能である。

なお変調指数が０．５の場合には符号が連続して“１”
なら１ビットの間にπ／２だけ位相が進み、位相は周期
が２πであるから位相面を管理する状態数は前記のうよ
に４でよい。変調指数が０．５以外の場合は変調指数で
２を除した数だけの位相面上の管理すべき状態が存在す
るがＵ／Ｄカウンタの段数および入力データ列を監視す
るビット数を変えることによって容易に本発明を拡張す
ることができる。

このようにして本発明回路は入力ディジタル符号列によ
って象限を管理することができ、Ｕ／Ｄカウンタの出力
である象限制御信号によって波形メモリＲＯＭより出力
すれば正しい変調波が得られる。

【図面の簡単な説明】

第１図は従来の直交変調器の構成側図、第２図は直交変
調器の理想状態における位相面ダイヤグラムと出力波形
図、第３図は第１図の各部波形図、第４図はディジタル
ＦＭにおける入力符号と位相変化の対応図、第５図は３
ビットの符号列の場合の符号の組合わせによる位相変化
の状況図、第６図は本発明による象限管理回路の構成側
図、第７図は第６図の回路のタイムチャート、第８図は
本発明の象限管理回路を直交変調器に付設した場合の具
体的な構成側図である。 １・・・波形メモリ、２・・・発振器、３・・・π／２
ラジアン位相器、４・・・Ａ、　Ｎ　Ｄ回路、５・・・
ＥＸ−ＯＲ回路、６・・・アップ／ダウンカウンタ、Ｄ
ｌ、Ｉ）’ｌ・・・１ピント遅延回路。

Claims (1)

【特許請求の範囲】
1. ディジタル周波数変調方式の送信機に用いられる直交変
   調器において直交変調波を発生するに当って波形メモリ
   となるリードオンリメモリ（ＲＯＭ）を使用する場合に
   入力符号列の符号シーケンスによってどの変調波形を前
   記ＲＯＭより出力するかを制御する直交変調器用象限管
   理回路であって、前記直列入力符号を１ビットずつ遅延
   させて所定数のビット列の並列符号を発生させ前記ＲＯ
   Ｍにも出力を供給する遅延素子の直列回路と、前記並列
   符号中の着目ビットとその先行ビットとを入力としそれ
   らの値が共に２進符号の“１”のときのみ出力“１”を
   発生するＡＮＤゲートと、前記２ビットが互いに異なる
   ときのみ出力“１”を発生するＥＸ−ＯＲ（エクスクル
   ーシブＯＲ）回路と、前記ＡＮＤゲートの出力が“１”
   のときのみ１を計上し、前記入力符号中の着目ビットと
   その先行ビットが共に“０”のときには１を減じ、また
   前記ＥＸ−ＯＲゲートの出力が“１”の場合には現状維
   持となって、前記ＲＯＭに入力するビット列の並列符号
   と共にその２進出力を前記ＲＯＭに入力させて該ＲＯＭ
   より発生する波形の象限制御を行う制御信号を供給する
   可逆カウンタとを具備したことを特徴とする直交変調器
   の象限管理回路。