JPS6138992A

JPS6138992A - 図形表示装置

Info

Publication number: JPS6138992A
Application number: JP14815085A
Authority: JP
Inventors: リチヤード・エー・スプリンガー; パベル・ホウダ; ロドニイ・ビー・ベルシー
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1984-07-06
Filing date: 1985-07-05
Publication date: 1986-02-25
Also published as: DE3580201D1; EP0167165A3; US4730185A; EP0167165A2; CA1240425A; EP0167165B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は図形表示装置、特に最短の動作時間で広範囲の
カラー再生を行う図形表示装置に関する。

〔従来の技術及び発明が解決しようとする問題点〕本発
明でいう図形表示とは、多色陰極線管に画像を表示する
ものに限定されるだけでなく、インク・ジェットコピー
装置の如き装置を用いて多色ハード拳コピーをとること
もできるものである。

（即ち、ハードコピーも表示の一種とする。）インクＯ
ジェット・コピー装置又はプリンタは、所定数のインク
・ジェットを備えている。これらインク・ジェットを分
離して用いると、紙に図形情報の単ニビット又はピクセ
ルを描くことができるし、またこれらインク・ジェット
を一緒に用いると、所定数の色の組合せができる。例え
ばミ黄色、シアン、マゼンタ（これらは負の原色）及び
黒の４色のインクを利用する。同一ドツト又はピクセル
上で２つのインク・カラーを重ねて、赤、緑及び青（正
の原色）とする。よって、シアンを黄色に重ねると緑に
なシ、マゼンタを黄色に重ねると　　　　　赤になシ、
マゼンタをシアンに重ねると青になる。

この方法によシ、インクの４色により全体として７色の
表示ができ、更に紙白体の白が８番目の色となる。

しかし、よシ広範囲の色、例えば陰極線管が表示できる
範囲の色がコピー装置にも望まれる。残念なことに、イ
ンク・ジェット等の大部分のものは、インクをオン又は
オフする機能しかない。一方、多くの色合いを作るため
に種々の色を混合するには、原色に相対的明度が必要で
ある。

他の方法では、「ディプ」パターンを用いて相対カラー
明度の効果を得ている。このディザ・ノ臂ターンでは、
正確な比率である色のドツトを他の色のドツトと混在さ
せて所望の色合いにできる。

例えば、赤及び黄色の如き２つの原色を混合するには、
赤のドツトを黄色のドツトと組合せるが、この組合せた
配列がディプ９パターンとなる。色付けする領域にかな
シの数のドツト又はピクセルがあり、そのハードＯコピ
ーをある距離から眺めると、目がディザ拳ノぞターンの
カラーを合成して、所望の色あいの効果が生じる。

独立したドツト又はピクセルを得るためにデータを「ラ
スク化」する等のカラー画像管理は、通常マイクロプロ
セッサの制御下にある。従来技術によれば、プロセッサ
が１片の紙の各特定位置に各ピクセルを描くことを命令
し、更にプロセッサは、チーゾル内のカラー情報を調べ
、全体的なディザ・パターンを書くために各ピクセルの
色を決定する。この方法による動作は、インク・ジェッ
ト・コピー装置の動作速度よりも遅い。プロセッサにと
っては、特定の領域又は対象の色をあらかじめ簡単に％
定しておき、必要とするディザ・ノ臂ターンを構成する
ことなく領域又は対象を単に指定できるのが望ましい。

したがって本発明の目的の１つは、ピクセル化された対
象及び領域等を多色ノ・−ド・コピーとして出力できる
改良した図形表示装置の提供にある。

本発明の他の目的は、インク・ジェット・プリンタに制
御入力を高速に供給できる改良した図形表示装置の提供
にある。

〔問題点を解決するための手段及び作用〕本発明によれ
ば、プロセッサ等が書込み対象、即ち図形用のアドレス
（例えばＸ及びｙ座標アドレス）を発生し、これらアド
レスによシピクセル・ビット拳マツプ・メモリの記憶場
所をアクセスする。このメモリを後で読出し、ハード・
コピー上の実際のピクセル又はドツトを発生する。ピク
セル・メモリの各記憶場所に書込まれるデータは、ピク
セル惨ビットーマツプのメモリと同時にアクセスされ九
ノぞターン０メモリから導出する。この導出用に図示し
た実施例においては、パターン・メモリ用アドレスの下
位ビットのみを用い、上位ビットを特定の・ぞターン用
に一定に保持している。

プロセッサからの入力情報は１例えば対象をマツピング
したシ領域を色づけするために、ピクセル・ビット・マ
ップ・メモリの連続した記憶場所をアドレス指定するの
で、下位ビットは比較的少ない数の値を繰返し循環する
。この場合、絶えず変化するアドレスの最下位ビットか
らの２ビツトについて検討すると、全体的なアドレスが
ピクセル・ビット・マップ・メモリにおいて所定方向で
１保持した」ピクセルにほぼ連続的に変化するので、こ
の２ビツトはＯから３まで繰返し循環する。

繰返しアドレス指定されビット・マツプ嘩メモリに書込
まれるパターン拳メモリのデータは、所望の色合いとな
るような２次元のディプ・パターンに配列されている。

所望の対象又は領域をピクセル・ビット・マップ・メモ
リに入力する前に、ノ臂ターン・メモリ内では、複数の
ディプ拳ノぞターンが高位アドレス拳ビットにより、パ
ターン・メモリに蓄積されている。なお、プロセッサは
１つのディザ・パターンを選択する。

この場合、プロセッサ自身がディザ・パターンのトラッ
クを絶えず維持し、各ピクセル用の実際の原色を決定す
る必要がない。むしろ、プロセッサにとって必要なこと
は、ディザ・パターンに対応する所望色合いを特定する
ことのみである。そして、プロセッサは、所望対象又は
領域の連続したアドレス場所を特定すると、自動的にデ
ィザ・ノぐターンで埋る。

〔実施例〕

第２図は、陰極線管又はノ・−ド・コピー・プリンタ上
の図形表示を示し、この図形表示は複数の点又は［ピク
セルＪ　Ｈに分割されているとみなせる。これらピクセ
ル（１０）は第２図の列（１ｚの如き複数の列又は走査
で表わす。各列のピクセルの実際の数は図示の数よシも
多く、各列のピクセルは非常に密集しているので、観察
者の目には１つのピクセルと任意の方向の次のピクセル
とを識別できない。第２図の線α着で示すように、陰極
線管の場合は電子ビームによシ、またインク・ジェット
・プリンタの場合はインクの流れによシ、各ピクセルを
独立にｍすつぶすようＫ、ピクセルの列を連続的に配置
する。ハード・コピー装置に適切に用いられるインク・
ジェットは、実際には４つのインク・ジェット要素、即
ち上述の如く負の原色の各々及び黒から構成される。

第２図の表示を行う情報は、従来方法によシ、第３図に
図的に示すピクセル・ビット・マップ・メモリから得る
。このピクセルφビットΦマッシ・メモリは多くのメモ
リ「プレーン」αυから構成されておシ、各要素はピク
セルを表わすデジタル・ワードを蓄積する。メモリ構成
及びこれから得られる表示が１対１に対応すると仮定す
ると、メモリ・プレーンｔＬ６１の左上のビットα砂は
第２図の表示の左上のぎクセル翰を表わし、他も同様で
ある。

３つの２進ピツト（各ビットは各プレーンに対応）は８
つのカラー、即ち黒、白、負原色である黄色。

シアン及びマゼンタ、並びに正原色である赤、緑及び青
を表わすことができる。列に沿ってメモリの情報を走査
し、この読出した情報によシ表示画像を形成するように
インク・ジェット等を制御す、る。よって、画像が線又
は領域のある対象の場合、この線又は対象を囲む表示範
囲は白（情報のない）ピクセルとして読出される。一方
、線又は対象自体は、カラーを特定するワードを表わす
独立のピクセルとして第３図のメモリ内にマツプされて
おシ、このピクセルが第２図の表示内の対応点に書込ま
れる。

上述の如く、インク・ジェット等はオフ・オン装置であ
シ、限られた数の色（この例では８色）表示のみができ
、その他の色の影像を表示できない。よって、「ディプ
リング」として知られている方法を用い、特定領域□内
の隣接するピクセルを同じ色にする代シに、異なる色で
塗シつぶすので観察者にはこれら色の組合せが見える。

勿論、ピクセルは接近しているが、非常に近くで観察し
なければ独立したピクセルは検出できない。第４図は、
４Ｘ４ピクセル・マトリクスから成る５つのディプ・パ
ターンを示す。この図では、白いドツトが黄色のピクセ
ルを表わし、塗シつぶしたドツトが赤のピクセルを表わ
す。各）Ｊ？パターンおける黄色のドツトと赤のドツト
の比、率によシ、これらの混合が黄色（１６個の黄色ド
ツトと０の赤ドツト）、黄色轡オレンジ（３対１の比率
）、オレンジ（１対１）、赤・オレンジ（１対３）又は
赤（０対１６）になるかを決定する。これらディザ拳パ
ターンを用いて、正及び負の原色の任意について同様な
比率混合を行うことができる。プリントされる１つの色
のピクセルの数と、プリントされる他の色のピクセルの
数との比率によシ色合いが決定する。

上述の如く、表示領域をピクセル化する従来技術では、
プロセッサが異なる色合いを作るのに必要な異なる色を
調べ、ディザ・ノにターンの種類によ多画像のピクセル
を書込むためのピクセルの比率を調べる。

本発明は、ピクセル・ビット・マップ・メモリと同時に
プロセッサがアクセスするノぐターン−メモリを利用す
るが、ノぐターンΦメモリから・にターンを繰返し読出
してピクセル・ビット・マツプφメモリに書込み、所望
のディプＯノぐターンを得る。

この場合、プロセッサはピクセル・ビット・マップ・メ
モリに書込むべき対象又は領域のアドレスを特定するこ
とのみが必要であシ、前もってプロセッサによシ選択さ
れた所望ディプ・パターンがアドレス指定されたピクセ
ル位置のデータとしてピクセル拳ビット拳マッシ・メモ
リに自動的に読込まれる。

第１図は本発明の好適な一実施例のブロック図である。

好適には６８００型マイクロプロセツサであるプロセッ
サのを、アドレス・パス弼及びデータ・バス（至）によ
りメイン・メモリ（２滲に接続する。

同じアドレス・バス及びデータ・バスを詳細に後述する
ラスタ・メモリ部及びインク・ジェット・プリンタ装置
間に接続する。

ラスタ・メモリ部は主にピクセル・ビットφマツブ・メ
モリ田で構成されておシ、ピクセル・マツプの独立した
ピクセルが第３図に示すように蓄積されている。バッフ
ァ（２）及び（至）を介してピクセル・ビット・マップ
・メモリ（３２の記憶内容をデータ・パス制に順次読出
し、同時に１つの水平ラインをインク・ジェット・プリ
ンタ（７）に転送する。

その結果、インク・ジェット会プリンタ（至）は、当業
者忙理解できる方法で所望色のピクセル・ドツトをプリ
ントする。

まず、プロセッサ１２２がアドレス・パス凶及ヒビツ）
−マツプ−アドレス回路（至）を介してアドレスをピク
セル・ビット・マツプ豊メモリ□□□に供給するが、こ
のビット・マツプ・アドレス回路（至）がプロセッサ・
アドレスを正しいＸ及びｙアドレスに変換してビット・
マツプΦメモリＧｚをアクセスするので、プリント用情
報がピクセル・ビット・マツプ−メモＩＪ　０２１に読
込まれる。本発明によれば、指示されたピクセル位置に
おいてビット・マップ・メモリ（至）に蓄積されるべき
データをパターン・メモリ（４０から得る。なお詳細に
後述する如く、パターン・メモリｆ４１は複数の選択可
能なディプ・パターンを蓄積している。これらディザｅ
パターンはあらかじめデータ・バス（ハ）からラスタ・
メモリ・データ・バス（４２１ヲ介してパターン・メモ
リ００に書込まれている。

バス・アドレスをパターン・メモリ曲用の適切なＸ及び
ｙアドレスに変換するパターン・アドレス回路（財）に
よシ、アドレス会パス（ハ）からパｐ−ｙ・メモリ００
をアドレス指定する。・ぞターン・メモリ（４ｆ）が読
出し用にアドレス指定されると、アドレス・バスからの
下位ビットの変化のみがメモリ（４０に達シ、ソこから
の繰返しディザ・パターンをピクセル・ビット争マツプ
・メモリＧ４に誓込む。これら下位ビットは、パス部ｅ
５２を介して供給する。このとき、ラッチ（４６１１が
パターン−メモリ用の上位アドレスΦビットを一定に保
持し、選択した特定のディザ命パターンを指示する。

更に回路は、アドレス回路（ハ）を介してプロセッサか
らアドレス指定される文字メモリ囮を含む。

プロセッサ（社）は文字メモリ（４１に蓄積された文字
、例えば５×７以上のマトリクス文字を走査し、「１」
の部分で、選択したディザ・パターンの要素をメモリ０
３′ＩＪに書込む。

アドレス−ハス弼からのアドレス・ビットの一部、例え
ば最上位ビットをメモリ選択デコード回路６αに供給す
る。この回路■はアドレス指定するためにメモリ国、　
ｎｔｉ及び（４■の１つを選択する。

第５図を参照し、パターン・メモリＧＯを用いてティザ
・〕ぞターンをビット・マップ・メモリ（３２に供給す
る方法を更に説明する。第５図の左下に示すパターン・
メモＩＪ　（４０の構成について考察すると、各々がピ
クセルの４×４のマトリクスから成る複数のディプ・〕
９ターンがパターン・メモリ内の隣接した記憶場所に蓄
積されている。説明を簡単にするため、個々のディプ・
パターンを太線により分割し、この例では６つのディザ
拳パターンを示す。

これらディザ・ノぞターンは前もってノぞターン・メモ
リ（４１に蓄積されておシ、異なる色合いの所望選択を
行う。いくつかのディザ・・リーンｉ、すべて１つの色
とし、上述の如く原色の１つを表わすようにしてもよい
。

プロセッサが、図示する）にターン−メモリ（４Ｇの右
下のディザ・パターンを選択したと仮定する。

するとプロセッサ（２つがこの特定パターンを表わすビ
ットをランチ（４６）に蓄積するが、このビットは第１
図においてアドレス回路ぐターン−メモリ＋４１）に用
いる上位アドレス・ビットである。

選択した４×４のピクセル・ノぐターンを再び第５図に
開で示す。この選択したディザ−、ｅターンをアドレス
・バス０６）からのアドレスにより、ビット拳マツプ・
メモリ（３つに繰返し書込む。各場合において、アドレ
ス・バス弼からのアドレスは同時にピクセル・ビット・
マップ・メモリＣ３３内のピクセル位置■及び・ぞター
ン・メモリ（４０の部分（至）内のピクセル位置−をア
ドレス指定する。この同時アクセスに応答して、パター
ン拳メモリ０Ｑの記憶場所（−から、−特定の色を表わ
すデータ・ワードを読出し、「マー゛ジ」回路（５４）
を介してラスタ・メモリ・データ会パス（４のに供給す
る。パターン・メモリ（４０の記憶場所−から読出した
データ又はワードをビット・マップ・メモリＣ３２１の
記憶場所（ト）に書込む。

プロセッサ（２）は、ピクセル嗜ビット・マツプにおい
て互いに上になっている垂直方向のピクセルを表わす一
連のアドレスによシビット・マップ・メモリ国に垂直線
を書込む。そして、・ぞターン・メモリからのピクセル
・データ［０）をまずぎクセル・ビット・マップ・メモ
リ０２に書込み、その後ピクセル−データｆ６ａ　、　
（６４）及びｆｌｉ６）をこの順に書込む。プロセッサ
（２２が垂直ラインを書込むのを繰返すと、記憶場所Ｆ
３０からのピクセルを再びアクセスし、その後再び記憶
場所（６り、（財）及び（（ト）のピクセルをアクセス
する。繰返しノぞターンによシビット・マップ・メモリ
に垂直線を描くが、すべての４番目のビットがある色で
あシ、間の３つのピクセルは他の色となる。よって、線
をディザリングし、２つの色の組合せを作ったことにな
る。

−ｌ’ｒ：ｔセッサｅｌ：、まずメモリ・アドレスの上
位ビットをラッチ回路■に蓄積してピクセル・ディザ・
ノ臂ターンを指示するのみであ）１次にビット・マップ
・メモリ０３に書込まれる対象又は線用の連続したアド
レスを特定する。これにより、プロセッサが各独立した
ピクセルの色を決定するよシも非常に高速にシステムを
動作させる。

ノぞターン１メモリ００のデータをラスタ・メモリ・デ
ータ・バスｕ２に読出し、Ｆ　（Ｘ、Ｙ）で示すマージ
回路（５４）を介してビット・マップ・メモリＣ３ａに
書込む。ここで、Ｘ及びＹは、ノぞターン・メモリ萌の
出力及びビット・マップ・メモリ３ｚの同じビット・マ
ップ・メモリ記憶場所から読出された以前の情報である
。多くの場合、Ｆ　（Ｘ、　Ｙ）は単にＹをＸで置き換
えたものであシ、これは、パターン・メモリｔ４Ｇから
のデータをビット・マツプ中メモリｃ（３に単に読込み
、ビット・マツプ中メモリの同じ記憶場所の以前のデー
タを無視することである。しかし、望むならば、データ
を組合せたりつなげたシできる。マージ回路（財）は、
データ・ワードの特定の組合せが、組合せ色を選択する
Ｘ及びｙアドレスを発生するように設定されたリード・
オンリ・メモリ又は他のメモリである。よって、ビット
書マツプ・メモリ（３ｚ内の特定の色合いに、これと組
合せのできる他の色を重ね書きして、色合いを変更でき
る。

第６図は、パターン・メモリからのデータをビット・マ
ツプ−メモリへ入力するための）ぐターン１メモリ及び
ビット−マツプ・メモリのアドレスを示す。第６図にお
いて、アドレス・バス・ビットをσυで示し、ビット・
マップ・メモリの行アドレス及び列アドレスの対応ビッ
トをアドレス−パス會ピッ）　（７０）の上に６２及び
σをで示す。ビット２０及び２１をメモリφデコード用
に使用し、第１図のデコード回路５０１に供給する。

更に第６図において、パターン・アドレス（第１軸）を
σ梯で示すが、このアドレスはビット９゜１０．１１，
１５．１６．１７及び１８から構成する。ノ９ターン・
アドレス（第２軸）はビット３乃至８及び１２で構成す
る。これらノゼターン・アドレスは、Ａｐ−ンーメモリ
（４１に蓄積された多くのディプ０パターンの中から特
定のディザ・・ぞターンを表わす特定パターン、例えば
特定の４×４のＡターン会マトリクスを選択する。例え
ば、第５図の左側において太線で示す６つのディザ・／
ｅターンの１つを）ぐターン−アドレスが選択する。勿
論、更に多くのノぐターンを蓄積し、これらノぞターン
・アドレスで選択している。プロセッサ＠が特定の対象
文ホ領域をビット・マップ・メモリの３に書込む前に、
プロセッサ（２２がまずパターン・アドレスを７９ター
ン・ラッチ及び選択回路顛に蓄積する。の２及び（財）
は第１軸及び第２軸のピクセル−アドレスを示し、これ
らを用すて、既に選択したパターン・マトリクス内の特
定のピクセルをアドレス指定する。これらのビットは、
ビット・マツプ拳メモリをアドレス指定するのに用いた
行アドレス及び列アドレス内の同様な番号を付したビッ
トに対応する。即ち、第１図のバス部Ｃ５２を介して供
給されたアドレスの下位ビットである。これら下位ビッ
トをラッチ顛に蓄積されたーぞターン・アドレス・ピッ
トド組合せ、ノぞターン・メモリ（４０の全体的なアド
レス指定入力とする。

第６図において、（財）で示すピッ）１５−１７及び（
ハ）で示すビット３−５は、場合によりノぞターン・ア
ドレスの一部又はピクセル・アドレスの一部として用い
てもよい。パターンのメモリに蓄積したピクセル昏パタ
ーンは４×４のビット・マトリクスとして説明したが、
８Ｘ８又はそれ以上の大きさのディザ・ノぐターン・マ
トリクスを利用することも可能である。しかし、各要素
を表わすためにピクセル・アドレスに多くのビットが必
要となる。この場合、パターン・ラッチ及び選択回路（
４６）は少ない数のビットを蓄積し、少ない数のパター
ンの１つを指示する。これらパターンの各々は、多くの
ピクセル・ビットを含んでいるので、多くのピクセル・
アドレスが必要となる。パターン・アドレス及びそのノ
ぞターン内のビットのアドレス間でのビット分割は、所
望、ｅターンの大きさに応じて容易に調整できる。

〔発明の効果〕

上述の如く本発明によれば、プロセッサは色合いを決定
するディザ・ノにターンを選択し、図形表示するために
ビット・マップ・メモリをアドレス指定するのみでよい
。このアドレス指定に応じて選択したディザ・パターン
をビット−マツプ・メモリに自動的に書込むので、高速
に処理が行なえる。

【図面の簡単な説明】

第１図は本発明の好適な実施例のブロック図、第２図は
ドツト又はピクセルによる図形情報表示を示す図、第３
図はピクセルを蓄積したメモリ・プレーンを示す図、第
４図はディザφ・ぞターンにより種々の色合いを作るこ
とを説明する図、第５図バー＜ターン・メモリ及びビッ
ト・マップ・メモリを説明する図、第６図はメモリのア
ドレスを説明する図である。図において、　０３はビット・マップ・メモリ、（４Ｉ
はパターン管メモリである。ＦＩＧ、　１ＦＩＧ、　３

Claims

【特許請求の範囲】

ビット・マップ・メモリと、各々が所定の色を表わす複
数のピクセルで構成されたパターンの少なくとも１つを
蓄積したパターン・メモリと、図形情報に応じて上記ビ
ット・マップ・メモリをアドレス指定し、上記パターン
・メモリに蓄積された上記パターンの各ピクセル・デー
タを繰返し読出して上記ビット・マップ・メモリに書込
む手段とを具え、上記ビット・マップ・メモリに書込ま
れたデータにより表示色を制御することを特徴とする図
形表示装置。