JPH0721701B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH0721701B2
JPH0721701B2 JP60037733A JP3773385A JPH0721701B2 JP H0721701 B2 JPH0721701 B2 JP H0721701B2 JP 60037733 A JP60037733 A JP 60037733A JP 3773385 A JP3773385 A JP 3773385A JP H0721701 B2 JPH0721701 B2 JP H0721701B2
Authority
JP
Japan
Prior art keywords
bit
data
character
color
pel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60037733A
Other languages
English (en)
Other versions
JPS619689A (ja
Inventor
マイケル・イアン・デービス
ロナルド・ジヨン・ボアター
ロバート・ウイリアム・エリツク・フアー
コリン・ビクター・パウエル
Original Assignee
インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン filed Critical インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン
Publication of JPS619689A publication Critical patent/JPS619689A/ja
Publication of JPH0721701B2 publication Critical patent/JPH0721701B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ラスタ走査表示装置及び、各々がこの表示
装置のスクリーン上の各アドレス可能なペル位置に対応
するそれぞれのビツト記憶位置を有する複数のビツトプ
レーンを含むリフレツシユバツフアを備えた図形表示装
置に関する。
［従来の技術］ このような図形表示装置は周知で、例えば1981年マグロ
ーヒル社刊の「対話型コンピユータ・グラフイクスの原
理」の第19.1章に記載されている。
このような図形表示装置に適用する場合、英数字（特殊
記号を含む）及び図形データ型を含むことが望ましい。
これは、各データ型に対してビツトプレーンを更新する
ために異なる表示アダプタを必要とされるけれども、価
格及び性能の点は望ましくない。したがつて、このよう
な図形表示装置の設計は、全てのデータ型を処理する唯
一の高速知能表示アダプタ（表示処理装置）を実施する
場合がしばしばある。
さらに、同じ画像に英数字・図形データが一緒に現われ
るけれども、２つのデータの型は上位プログラミングの
全く異なる、非同期部分に付属されているということ
は、このような図形表示装置の応用では、全く共通して
いる。例えば、タービンの図面を表示するプログラムで
は、プリンタのの用紙を補給する必要があることをオペ
レータに気づかせる機能の他のプログラムの存在を知ら
せる必要があることは、明らかに望ましくない。もしこ
のようなプログラムが自律的に作動することができるべ
きであるならば、これらは同一スクリーンに占有する他
の表示事項の認知なしでその表示内容を追加、修正又は
削除することができなければならない。
これを達成するための一つの方法は、各データ型に対し
て全く別のビツトプレーンの組を与えることである。こ
れは、スクリーン上に別々に可視層の効果を与える。各
層は、独立した動作ができ、この層の和はオペレータに
見える画像である。
多重カラー又は多重中間調レベルを有する図形表示装置
では、必要とされる各層に全組のビツトプレーンを設け
ねばならないので、この方法は高価になる。したがつ
て、16色又は16の中間調を表示できる図形表示装置の場
合、４つのビツトプレーンが各層のために必要とされ
る。
米国特許第4206457号明細書には、高解像度の輝度デー
タ（即ち、ペルがカラーに関係なく背景に対してオン又
はオフであるかどうかを単に規定する）が第１のメモリ
に記憶され、輝度情報に関連した前景カラー情報はより
小さい補助メモリに低解像度で記憶されている無層状ラ
スタ走査表示装置が開示されている。特に、補助メモリ
の各記憶位置は、スクリーン上のペルの矩形配列又はブ
ロツクの前景色の規定する。
［発明が解決しようとする問題点］ しかしながら、この装置の重大な欠点は、補助メモリの
大きさが小さいために、補助メモリが低分解能の前景カ
ラー情報の記憶装置に永久に専用されることである。他
の欠点は、補助メモリが輝度情報の前景カラーのみを記
憶し、背景カラーは、背景カラーと前景カラーブロツク
と相関しない別々の背景選択スイツチの組によつて規定
される。換言すれば、背景カラーは前景カラーのように
ブロツクに基づいて変更可能でない。
この発明の目的は、英数字及び図形を表示するのにそれ
ぞれ異なるアダプタプログラム、もしくは個別のビツト
プレーンの組を与える必要のない、柔軟性のある安価な
図形表示装置を提供することにある。
［問題点を解決するための手段］ ラスタ走査表示装置及び複数のビツトプレーンを含み、
各ビツトプレーンは表示装置のスクリーン上の各アドレ
ス可能なレベル位置に対応するそれぞれのビツト記憶位
置を有し、このビツトプレーンは、スクリーン上の各ペ
ルのカラー及び／又は輝度を規定する多重ビツト／ペル
出力データを与えるために表示装置のライン毎の走査と
協働してアドレスされる図形表示装置において、この発
明による英数字データを記憶する方法は、第１のビツト
プレーン（輝度プレーン）にそれぞれの文字ボツクス内
のオンビツトの選択として英数字文字の各々を規定する
高解像度輝度データを記憶し、少なくとももう一つのビ
ツトプレーン（属性プレーン）に文字の前景及び背景の
少なくともカラー及び／又は輝度を規定する低解像度カ
ラーデータを記憶することからなる。
この発明はさらに上述の型の図形表示装置において、混
合した英数字及び図形情報を表示する方法を与える。こ
の方法では図形データが第１の組のビツトプレーンに記
憶され、独立して発生される英数字データが第２の組の
ビツトプレーンに含まれる。第２の組のビツトプレーン
はそれぞれの文字ボツクス内のオンビツトの選択として
英数字文字の各々を規定する高解像度輝度データを記憶
する第１のビツトプレーンと、文字の前景及び背景の少
なくともカラー及び／又は輝度を規定する低解像度カラ
ーデータを記憶する少なくとももう１つのビツトプレー
ンを含む。この発明の方法はさらに２つの組のビツトプ
レーンからのデータ出力を解読して、この表示スクリー
ンは両方の組のビツトプレーンから得られる情報を同時
に含むように表示装置を制御する。
英数字なる用語には文字ボツクス内の１ビツトの選択と
して同様に規定される特殊記号を含むものとする。
この発明は図形に１つの組のビツトプレーンを使用し、
英数字に第２の組のビツトプレーンを使用する２層表示
にだけ限定されるのではない。図形表示装置に十分なビ
ツトプレーンが存在する限り、いくつかの英数字層及び
図形層が一時に表示出来る。
好ましい実施例においては、輝度プレーンはそれぞれの
ｎ×ｍ文字ボツクス内のオンビツトの選択として各英数
字を決定する。ここで、ｎは走査線方向の文字ボツクス
の幅である。各属性プレーンは、輝度プレーンの文字ボ
ツクスの各ｎビツト幅×１ペルの深さ部分に対応し、単
一の走査線に関して文字ボツクスの幅に対して文字の前
景及び背景の少なくともカラー及び／又は輝度を規定す
るそれぞれのｎビツト組の記憶位置からなる。
この発明はまた、単一の属性プレーンの使用に限定され
るものではない。例えば、前述の好ましい実施例におい
て、多数の前景カラー及び背景カラーが各文字に対して
規定されるべきであるならば、単一のビツトプレーンの
単一のｎビツト組の記憶位置の必要なビツト数を収容す
ることは不可能である。この場合、１万の属性プレーン
は前景カラー（即ち、オンビツトのカラー）を規定し、
他方の属性プレーンは背景カラーを規定する。この属性
プレーンはまたハイライト及び明滅のような非カラー属
性を規定し、再び１つ以上の属性プレーンがこのために
必要とされる。
一方、もし必要とされる前景／背景属性がより少ないビ
ツトで適切に規定されることができるならば、英数字文
字の各ｎビツト幅の部分に対応する属性プレーンの全ｎ
ビツト組の記憶位置を使用することを必要としない。さ
らに、文字ボツクスの幅は全文字に対して同じである必
要がない。
この発明は、前述の少なくとも２つのモードで選択的に
動作可能である解読器を含み、この解読器が、それぞれ
の文字ボツクス内のオンビツトの選択として英数字文字
の各々を規定する高解像度輝度データとして第１のビツ
トプレーンのデータ内容を解読し、前記第１のビツトプ
レーンによつて規定された文字の前景及び背景の少なく
ともカラー及び／又は輝度を規定する低解像度カラーデ
ータとして少なくとももう１つのビツトプレーンのデー
タ内容を解読するために第１の動作モードで動作可能で
ある前述の図形表示装置において、解読器は、同一のペ
ル位置に写像する第１及び他のビツトプレーンの各々の
ビツトがそれぞれのペルのカラー及び／又は輝度を少な
くとも一部規定するように表示スクリーン上のそれぞれ
のペル位置に個々に写像するビツトとして第１及び他の
プレーンの各々のデータ内容を解読するために第２の動
作モードで動作可能である。
［作用］ この発明は、英数字データの記述に著しい冗長性がある
という事実を利用する。したがって、図形の応用には各
ペルに対して個々のカラーを規定することができるが、
英数字の場合には、隣接ペル群が一定の前景カラー及び
背景カラーを有する。したがつて、図形データに使用さ
れる数と等しい数ビツトプレーンの全部の組は英数字を
必要としない。なんとなれば、カラーデータは各ペル群
に対して符号形で一度定義すればよく、この方法による
と、各ペルのためのカラーデータを個々に指定するのに
要する記憶容量は減少される。
［実施例］ 第１図において、遠隔の上位計算機10に接続された図形
表示装置は、一般に通常の方法で共有メモリ12を介して
上位計算機10と通信し、一般に図形表示装置の動作を調
整する表示処理装置（DPU）11を備えている。DPUバス13
には、更新路15を介してビツトプレーン１〜６の情報内
容を更新するためにDPU11の制御の下で作動するピツト
プレーン更新制御装置14及び経路17を介して表示リフレ
ツシユのためのビツトプレーンアドレス指定信号及びラ
スタ走査カラーCRT（図示せず）への同期信号を与える
ビデオ・リフレツシユ制御装置16が接続されている。ラ
スタ図形表示装置のこれらの構成要素及びこれによつて
実行される一般的な機能は周知である。
前述の図形表示装置は２つの動作モードが可能である。
即ち、２つの独立した情報層、すなわち図形層及び英数
字層がスクリーン上に同時に表示されるべき第１の動作
モードと、全て６つのビツトプレーンが単一の図形層の
ために使用される第２の動作モードである。第２の動作
モードは通常のもので、後述される。
第１の動作モードの場合、英数字層及び図形層のための
データは上位計算機10によつて供給され、共有メモリ12
に書き込まれる。図形層のためのデータは、円弧、直線
等を描くための図形順序からなる通常の表示リストの形
をしている。この図形データは、データの一部として、
例えば図形の符号説明のような英数字文字を含むが、し
かしそれはこのようなデータから独立していない。上位
計算機10によつて独立して発生される別々の英数字層の
ためのデータは、例えば文字コード及び属性を含む文字
が写像されたスクリーンバツフアの形でメモリ12の別々
の部分に保持される。
DPU11は、メモリ12に保持された独立した図形及び英数
字データ間でマルチタスクを行ない、制御装置14に指令
してビツトプレーン１〜６で必要とされるビツトパター
ンを発生する。図形表示リストは、適当なベクトル／ラ
スタ変換技術を使用する通常の方法で一般に処理され、
その結果のビツト情報は、代表的には一度に１バイト各
ビツトプレーンに書き込まれ、ビツトプレーン３〜６に
書き込まれる。このビツトプレーン１〜６は物理的に同
一で、各々はCRTのスクリーン上の独得なアドレス可能
なペル位置に対応するそれぞれのビツト記憶位置を有す
る。図形データの場合、４つのビツトプレーン３〜６の
対応する記憶位置の４ビツトの各組合わせは、スクリー
ン上の個々のペルのカラー及び輝度を規定する。現在の
場合、図形データのために４つのビツトプレーンが存在
するので、16色のうちの任意の一色が図形層の各ペルに
対して個々に規定される。
しかしながら、この英数字データは異なつて処理され
る。DPU11は各文字コードを順番に取り出し、このコー
ドに従つてメモリ12に保持されているフオントの特定の
記憶位置をアクセスする。アクセスされた記憶位置は文
字の形状のベクトル解像度を含み、これは制御装置14に
属性情報と共に送られる。制御装置14は形状情報をラス
タ走査して、これをバイト毎にビツトプレーン１に書き
込む。これは第２図（ａ）に概略的に示されている。
第２図（ａ）では、各正方形はCRTスクリーン上のそれ
ぞれのアドレス可能なペル位置に写像するビツトプレー
ン１の単一のビツト記憶位置を表わしている。理解を容
易にするために、ビツト記憶位置の各行列は、スクリー
ン上のペル位置のそれぞれの行列に対応し、行の方向は
CRT表示装置の走査線方向に対応する。しかしながら、
ビツトプレーンはランダムアクセス半導体メモリである
ので、このような物理的対応は厳格に必要ない。
各文字は、８ビツト幅×12ビツト高さの文字ボツクス内
のオンビツトの選択としてビツトプレーン１に入力され
る。このボツクスは、スクリーン上のその文字の所望の
記憶位置に対応する記憶位置のビツトプレーン１にあ
る。ボツクスの境界は、隣接のボツクスの背景カラーが
異なる場合を除き、見えないけれども、文字ボツクス
は、第２図（ａ）では太線で示される。ビツトプレーン
１に読み出されたデータの各バイトは、走査線方向に配
向された８ペル幅×１ペルの高さの文字スライスを規定
する。各スライス内のオンビツトは、表示装置の対応す
るペルのどれが背景に対して可視であるかを決定する。
第２図（ａ）では、オン（前景）ペルは記憶位置内のド
ツトによつて表わされ、オフ（背景）ペルはドツトの欠
如によつて表わされる。このオンペルは２進１によつて
表わされ、このオフペルは２進０によつて表わされる。
ビツトプレーン１のデータは輝度情報、すなわちペルは
背景に対してオンであるかどうかの情報のみを規定する
が、前景又は背景のカラーもしくは文字に関連した他の
属性を規定しない。
メモリ12に含まれるフオントは、８×12のドツトマトリ
クスの形で文字の形状を直接に交互に規定することがで
きる。それで、これらはラスタ走査なしにスライス毎に
ビツトプレーン１に読み出されることができる。
文字輝度情報を有するビツトプレーン１の更新中、制御
装置14は対応するカラー及び他の属性のデータをバイト
毎にビツトプレーン２に入力する。これは、第２図
（ｂ）に概略的に示されている。ここで、第２図（ａ）
の文字ボツクスに対応する記憶位置の各８×12は組の太
線で示されている。第２図（ｂ）の概念上の文字ボツク
スの各８ビツトスライスは、第２図（ａ）の対応するよ
うに配置された８ビツトスライスによつて表わされる個
々のペルのカラーでなく、全８ビツト文字スライスに対
する前景カラー及び背景カラーを規定する。
第２図（ｂ）の所定の８ビツトスライスにおいて、最初
の４ビツトは、第２図（ａ）の対応して配置された文字
スライスに対する前景カラーを規定し、最後の４ビツト
は、前述の文字スライスに対する背景カラーを規定す
る。４ビツト符号、及びこれに対応する所望のカラーは
下記の表に示されている。第２図（ｂ）を検査すること
により、第２図（ａ）の大文字Ａは、定常な青色の背景
上の定常な赤色として規定され、大文字Ｂは定常な緑色
景上のブリンキング（フラツシユイング）黄色として規
定され、大文字Ａの真ぐ下の文字は、透明背景の黒色と
して示されている。下記の表には黒及び白を含む８色の
みしか規定されていないけれども、他のカラーは、前述
のように文字ボツクス内の連続的な直線スライスに対す
る他の前景カラー及び／又は背景カラーを規定すること
によつて発生されることができる。
表 符 号 前景／背景カラー 0000 黒 0001 緑 0010 青 0011 シアン 定 常 0100 赤 0101 黄 0110 マゼンタ 0111 白 1000 透 明 1001 緑 1010 青 1011 シアン 1100 赤 ブリンキング 1101 黄 1110 マゼンタ 1111 白 前述のように、輝度プレーン１及び属性プレーン２によ
つてそれぞれに限定される英数字層は、ビツトプレーン
３〜６によつて規定された図形層に優先権を与える。制
御は透明属性を使用して行なわれる。したがつて、透明
な前景又は背景によつて、図形層は、文字の前景又は背
景のそれぞれがあらわれるようにすることができる。一
方、（大文字Ｂの真ぐ下のボツクスのように）可視前景
ビツトがなく、透明背景を有する文字ボツクスによつ
て、図形層は全文字ボツクスがあらわれるようにするこ
とができる。最後に述べられた文字ボツクスはまた、透
明な前景を有するものとして規定されるが、これは第２
図（ａ）に規定されている非可視前景として厳密には必
要ない。文字間の間隔が与えられるべきであるがしかし
図形層があらわれないようにする場合、第２図（ａ）の
対応する文字ボツクスは非可視の前景ペルを規定し、第
２図（ｂ）の対応する文字ボツクスはある非透明カラー
として背景を規定する。
制御装置16の制御下でデイスプレイリフレツシユ中、全
てのビツトプレーン１〜６の内容は、各ビツトプレーン
の上側の左側の記憶位置で開始して、CRTのライン毎の
走査と協働してビツトプレーンを行毎に下方に走査し
て、代表的には一度に１バイト又は半ワード（２バイ
ト）周期的に同期して読出される。このような出力デー
タはCRTで使用するために直列化される必要がある。こ
れは、主に説明すべき解読器／並直列変換回路の機能で
ある。しかしながら、この場合、ビツトプレーンは、出
力データをリフレツシユパス18に配置する以前にこの出
力データを部分的に直列化するための手段を含むものと
仮定する。リフレツシユパス18への出力は、各ビツトプ
レーンからリフレツシユパスに1/4ペルの速度で並列に
供給される連続４ビツト幅のブロツクからなる。したが
つて、リフレツシユパスは24本の線を含む。
各４ビツトブロツクはそれぞれのビツトプレーンの４つ
の連続ビツト記憶位置に対応する。これらは、任意の所
定の時間で、各ビツトプレーンの同一の４つの記憶位置
である。したがつて、直ぐにリフレツシユパス18の24本
は、デイスプレイスクリーン上の４つの連続ペルに関す
る並列情報を運ぶ。これらの24本は第３図に詳細に示さ
れた解読器／並直列変換回路19に接続されている。次
に、表示装置の第１（２層）の動作モードに対する解読
器／並直列変換回路19の動作を説明する。
第３図の左側には各ビツトプレーン１〜６からの４つの
線が示されている。図形層に関連するビツトプレーン３
〜６のデータは、それぞれの並直列変換回路で通常の方
法で直列化され、それぞれ線33〜36に並列にペル速度で
の出力である４ビツトの連続組合わせがビデオ参照用テ
ーブル（LUT）20をアクセスするために使用される。各
４ビツトの組合わせは、ビツトプレーン３〜６の各々の
対応する記憶位置からの１ビツトからなり、CRTスクリ
ーン上の独特のペル位置に写像する。
CRTの赤、青及び緑の電子銃の各々は、D/A変換器30（第
１図）を介して解読器／並直列変換回路19の出力線40に
並列で存在する２進信号の適当な組合わせによつて、全
輝度、2/3輝度、1/3輝度又は０輝度で駆動されるものと
する。したがつて、64のカラーが規定される。しかしな
がら、４ビツト／ペルのみがビツトプレーン３〜６から
出力されるので、図形層のデータは16のカラーを規定で
きるのみである。したがつて、LUTは使用可能な全部の
適当なサブセツトを選択する。これらは、茶色のような
追加の有用なカラーと共に器の表に示された最初の８つ
である。LUTの内容はバス13を介して変更される。
よつて、後述される英数字層の現在の透明属性に従つ
て、LUT20の６つの出力線37に並列に与えられる信号
は、それが線40に与えられるが又はブロツクされるかの
いずれかであるゲート41の組に印加される。
英数字層のためのデータに関しては、属性ビツトプレー
ン２からの連続する４ビツト並列ブロツクは、クロツク
信号T1及びT2によつて前景解読器／ラツチ回路50及び背
景解読器／ラツチ回路51のそれぞれに交互にクロツクさ
れる。このクロツク信号は８ペルの間隔で発生し、180
゜位相がずれている。各回路50及び51は、前述の表に従
つてそれぞれの前景カラー又は背景カラーを解読し、16
の出力線52及び53の１つに出力を与える。各線は、解読
されたカラーの１つに対応する。解読された前景カラー
及び背景カラーは、８ペル期間、すなわちビツトプレー
ン１からの輝度データの全８ビツト幅スライスの所要時
間、回路50及び51の出力でラツチされる。
一方、輝度ビツトプレーン１からのデータは並直列回路
21で直列化され、その出力は、それぞれ前景ゲート54及
び背景ゲート55を、前者の場合、直接に制御し、後者の
場合、インバータ56を介して制御する。解読器／並直列
変換回路19のタイミングは、並直列変換回路21から直列
に各８ビツト幅の文字スライス出力中、その文字スライ
スのための前景属性及び背景属性は出力52及び53で使用
可能であるように選択遅延手段（図示せず）によつて調
整される。このようなタイミング調整なしで、各文字ス
ライスのための背景情報は、輝度情報の第５ビツトまで
使用可能でないので、これは明らかに必要である。もし
望まれるならば、タイミング調整の一部は、輝度ビツト
プレーンに先立つて属性プレーンにアドレス指定又はビ
ツトプレーン１の対応輝度情報の位置に対するビツトプ
レーン２の属性情報オフセツトを記憶することによつて
達成されることができる。本来、必要とされることは背
景情報に対して約４ペル期間だけ前景及び輝度情報を遅
延することである。40は究極的に出力するデータは、デ
ータの発生源にかかわらず同一スクリーンペルに対応す
ることを確実にするために同一の遅延がビツトプレーン
３〜６からの図形データは印加されねばならないことに
注意すべきである。
ゲート54及び55の機能は、並直列変換回路21からの各前
景ビツトについて前景カラーを規定する16者択一信号52
を符号器60に通過させ、各背景ビツトについて背景カラ
ーを規定する16社択一信号53を符号器60に通過させる。
したがつて、ゲート54は各前景ビツトによつてイネーブ
ルされ、ゲート55は各背景ビツトによつてイネーブルさ
れる。
この符号器60はその出力38に適当な信号の組合せを発生
し、これらはゲート42によつて出力線40に通過されるか
又は透明属性に従つて透過されないかのいずれかであ
る。透明前景ペル又は透明背景ペルは、16の線の特定の
１つの出力を符号器60に与え、この線は、ゲート41及び
42のうちのどれか任意の所定のペルに関して開かれるか
を決定する制御として使用される。カラー属性が非透明
である場合、ゲート42はインバータ44を介してイネーブ
ルされる。したがつて、カラー属性が透明である場合、
ゲート41はイネーブルされる。したがつて、透明属性
は、それが認識できるビツト１及び２からの英数字層で
あるかビツトプレーン３〜６からの図形層であかを制御
する。ブリンキングは、例えば、0.5秒間隔で透明属性
を断続的に強制することによつて達成されることができ
る。
以上で、表示装置の第１の動作モードの説明を完了す
る。全て６ビツトプレーンが単一の図形層のために使用
される第２の動作モードでは、この場合、各スクリーン
ペルが６つのビツトプレーン１〜６の対応する記憶位置
のそれぞれの６ビツトの組合わせによつて規定されるこ
とを除いて、メモリ12の表示リストに従つて、ビツトプ
レーン更新制御装置14によつて上述のようにこのビツト
プレーンはロードされる。しかしながら、ビデオリフレ
ツシユ中、第１の動作モードに対して、全ビツトプレー
ンは解読器／並直列変換回路19によつて同一に処理され
る。モード選択線70の‘0'信号はゲート41及び42をブロ
ツクし、インバータ71を介してゲート43の組をイネーブ
ルする（前述の第１モード中、モード選択信号は、ゲー
ト41及び42をイネーブルするがゲート43をブロツクする
“1"であることに注意すべきである）。このモード選択
信号は、第１図のバス13によつて供給される。ビツトプ
レーン２からの出力は、ビツトプレーン１及び３〜６か
らの出力の直列化と同様に並直列変換回路22で直列化さ
れる。
この第２のモードでは、各ペルを規定する６ビツト（す
なわち、CRTスクリーン上の同一ペル位置に写像する）
が存在するので、出力線40の６つの輝度信号は、参照用
テーブルなしで直接に規定されることができ、64のカラ
ーの全範囲を与える。したがつて、各並直列変換回路21
〜26の出力はゲート43のそれぞれの入力に印加されてい
る。これらのゲート43はモード選択信号によつてイネー
ブルされ、並直列変換回路からの信号はA/D変換器30
（第１図）に供給される。
この発明は前述の特定の装置に限定されない。
表示装置は、符号化されないペルデータが上位計算機10
から直接供給される画像層を含む２つ以上の独立層が処
理されることができるようにさらにビツトプレーンを含
む。６つのビツトプレーンに制限を与えたとしても、適
当な解読器の設計によつて、この発明は、現在必要とさ
れるどのような目的に対してもビツトプレーンを柔軟に
割当てることができる。例えば、６つのビツトプレーン
は３つの英数字層、３つの２ビツト図形層、又はこれら
の任意の組合わせに分割されることができる。さらに、
図形のために供給される４つのビツトプレーンは、非符
号化形式で供給される画像データのために使用されるこ
とができる。これらの割当ては、低解像度カラー情報を
記憶するために、異なるより小さいメモリよりもむしろ
互いに類似したビツトプレーンを使用するこの発明の方
法によつて全て可能にされる。
［発明の効果］ この発明は前景カラーのための小さな補助メモリ及び背
景カラーのための別の選択スイツチを使用しないで前景
カラー及び背景カラー情報の両者を記憶するためにビツ
トプレーンを使用し、使用可能なメモリの特定機能への
割当が制限されない点で上述の米国特許第4206457号に
対して著しい利点を与える。即ち、この発明に従えば現
在のアプリケーシヨンによつてどのような目的が要求さ
れるかにかかわらず、ビツトプレーンがソフトウエアに
よつて割当てられる。例えば、２重バツフアリングのた
めには英数字層が図形層の追加のカラーのために犠牲に
され、又図形層が英数字層のために犠牲にされる。小さ
な前景のための補助メモリ及び背景カラーのための選択
スイツチによつては層形表示システムに柔軟性を与える
ことができない。さらに、この発明は英数字表示に関連
して前景カラー及び背景カラーが共に独立に変更でき
る。
英数字が前述の好ましい方法で記憶される時にはさらに
実質的な利点が与えられる。即ち、属性プレーンは文字
の各走査線の個々のカラー制御を可能とし、各線に対し
て交互に異なる前景カラー及び／又は背景カラーを規定
することによつて視覚的平均化による色合を文字ボツク
ス内に与えることができる。例えば表示装置が赤色、青
色及び緑色を有するCRTである場合には、これらの３つ
のカラーの８つの可能な組合わせのうち任意の一つ
（赤、青、緑、シアン、マゼンタ及び黄色）を発生でき
るだけでなく、さらにこれらのカラーの混色が発生でき
る。したがつて、橙色は赤色及び黄色を連続する線上に
交互に与えることによつて発生できる。このようなこと
は米国特許第4206457号に開示されたブロツク毎に指定
するカラー方式では可能ではない。
【図面の簡単な説明】
第１図はこの発明の方法が実行される図形表示装置のブ
ロツク図である。第２図（第２図（ａ）及び第２図
（ｂ））は第１図の表示装置にどのようにして英数字が
符号化されて記憶されるかを示した図である。第３図は
第１図の表示装置の解読器及び並直列変換回路のブロツ
ク図である。 １、２、３、４、５、６……ビツトプレーン、10……上
位計算機、11……DPU、12……メモリ、14……ビツトプ
レーン更新制御装置、16……ビデオリフレツシユ制御装
置、19……解読器／並直列変換回路、30……D/A変換
器。
フロントページの続き (72)発明者 ロナルド・ジヨン・ボアター イギリス国ハンプシヤー、ロムシイ、ホワ イトナツプ・レーン、アペルドーン（番地 なし) (72)発明者 ロバート・ウイリアム・エリツク・フアー イギリス国ハンプシヤー、イーストレイ、 オールブルツク、オークフイールズ２番地 (72)発明者 コリン・ビクター・パウエル イギリス国ハンプシヤー、イーストレイ、 チヤンドラース・フオード、キングスウエ イ103番地 (56)参考文献 特開 昭55−93380（ＪＰ，Ａ) 特開 昭57−23146（ＪＰ，Ａ) 特開 昭55−88094（ＪＰ，Ａ) 特開 昭60−4988（ＪＰ，Ａ) 実開 昭55−103691（ＪＰ，Ｕ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】各々が、ラスタ走査される表示スクリーン
    上の関連したアドレス可能ペル位置に対応したそれぞれ
    のビット記憶位置を有し、前記スクリーン上の各ペルの
    カラー及び／又は輝度を規定する各ペル出力データにつ
    き複数のビットを提供するようにアドレスされる複数の
    ビットプレーンを含むリフレッシュバッファと、 それぞれの文字が、ｎ×ｍビットのマトリックスからな
    る文字ボックス内の“1"ビットの選択として規定される
    文字データを記憶している第１のビットプレーンのデー
    タ内容を解読し、かつ前記第１のピットプレーンで規定
    された文字の前景及び背景のそれぞれのカラー及び／又
    は輝度を少なくとも規定するデータを記憶している少な
    くとも１つの他のビットプレーンのデータ内容を解読す
    る第１の動作モード、前記表示スクリーン上のそれぞれ
    のペル位置に個々に写像されるビットマップ化された図
    形データを記憶している第１及び他のビットプレーンの
    データ内容を解読する第２の動作モード、を少なくとも
    有し、文字又は図形の表示に応じて前記第１又は第２の
    動作モードで選択的に動作される解読器とを備えたこと
    を特徴とする 表示装置。
  2. 【請求項２】前記リフレッシュバッファがさらに追加ビ
    ットプレーンを有し、前記解読器が前記第１及び前記少
    なくとも１つの他のビットプレーンから得られた表示情
    報と前記追加ビットプレーンから得られた表示情報とを
    選択的に切り換える手段を含む、 特許請求の範囲第（１）項に記載の表示装置。
JP60037733A 1984-06-25 1985-02-28 表示装置 Expired - Lifetime JPH0721701B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP84304303.5 1984-06-25
GB84304303.5 1984-06-25
EP84304301A EP0166043B1 (en) 1984-06-25 1984-06-25 Mtl storage cell with inherent output multiplex capability

Publications (2)

Publication Number Publication Date
JPS619689A JPS619689A (ja) 1986-01-17
JPH0721701B2 true JPH0721701B2 (ja) 1995-03-08

Family

ID=8192673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60037733A Expired - Lifetime JPH0721701B2 (ja) 1984-06-25 1985-02-28 表示装置

Country Status (5)

Country Link
US (1) US4672579A (ja)
EP (1) EP0166043B1 (ja)
JP (1) JPH0721701B2 (ja)
CA (1) CA1236574A (ja)
DE (1) DE3483265D1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780844A (en) * 1986-07-18 1988-10-25 Commodore-Amiga, Inc. Data input circuit with digital phase locked loop

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1482050A (fr) * 1966-03-08 1967-05-26 Labo Cent Telecommunicat Mémoire matricielle en circuits intégrés
US3815106A (en) * 1972-05-11 1974-06-04 S Wiedmann Flip-flop memory cell arrangement
DE2021824C3 (de) * 1970-05-05 1980-08-14 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithische Halbleiterschaltung
NL7408502A (nl) * 1973-07-06 1975-12-30 Philips Nv Geheugenmatrix.
NL7309453A (nl) * 1973-07-06 1975-01-08 Philips Nv Geheugenmatrix.
US3986178A (en) * 1975-07-28 1976-10-12 Texas Instruments Integrated injection logic random access memory
DE2612666C2 (de) * 1976-03-25 1982-11-18 Ibm Deutschland Gmbh, 7000 Stuttgart Integrierte, invertierende logische Schaltung
GB1517119A (en) * 1976-12-22 1978-07-12 Ibm Cathode ray tube control apparatus
US4196363A (en) * 1978-08-21 1980-04-01 International Business Machines Corporation Open collector bit driver/sense amplifier
DE2967103D1 (en) * 1978-10-03 1984-08-16 Tokyo Shibaura Electric Co Semiconductor memory device
JPS55103691U (ja) * 1979-01-10 1980-07-19
JPS5593380A (en) * 1979-01-10 1980-07-15 Sharp Corp Processing system for video signal
JPS55150179A (en) * 1979-05-04 1980-11-21 Fujitsu Ltd Semiconductor memory unit
JPS57116430A (en) * 1981-01-13 1982-07-20 Toshiba Corp Inverted logical circuit

Also Published As

Publication number Publication date
DE3483265D1 (de) 1990-10-25
EP0166043A1 (en) 1986-01-02
JPS619689A (ja) 1986-01-17
EP0166043B1 (en) 1990-09-19
US4672579A (en) 1987-06-09
CA1236574A (en) 1988-05-10

Similar Documents

Publication Publication Date Title
US4550315A (en) System for electronically displaying multiple images on a CRT screen such that some images are more prominent than others
US4542376A (en) System for electronically displaying portions of several different images on a CRT screen through respective prioritized viewports
US4559533A (en) Method of electronically moving portions of several different images on a CRT screen
US4574279A (en) Video display system having multiple selectable screen formats
US4686521A (en) Display apparatus with mixed alphanumeric and graphic image
US4914729A (en) Method of filling polygonal region in video display system
US6002385A (en) Computer display system controller
US4490797A (en) Method and apparatus for controlling the display of a computer generated raster graphic system
CA1310146C (en) Display controller utilizing attribute bits
US4730185A (en) Graphics display method and apparatus for color dithering
JP2632844B2 (ja) カラー・パレツト・システム
US4217577A (en) Character graphics color display system
CA1148285A (en) Raster display apparatus
US4757309A (en) Graphics display terminal and method of storing alphanumeric data therein
US4203102A (en) Character display system
KR890003178B1 (ko) 디스플레이 시스템
GB2157927A (en) Circuit for processing digital image data in a high resolution raster display
JPH0690613B2 (ja) 表示制御装置
EP0673012A2 (en) Controller for a display with multiple common lines for each pixel
US5086295A (en) Apparatus for increasing color and spatial resolutions of a raster graphics system
US4616220A (en) Graphics display comparator for multiple bit plane graphics controller
US4835526A (en) Display controller
EP0215984B1 (en) Graphic display apparatus with combined bit buffer and character graphics store
WO1985002049A1 (en) Method of electronically moving portions of several different images on a crt screen
US5072214A (en) On-screen display controller