JPS6132592A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS6132592A
JPS6132592A JP15295584A JP15295584A JPS6132592A JP S6132592 A JPS6132592 A JP S6132592A JP 15295584 A JP15295584 A JP 15295584A JP 15295584 A JP15295584 A JP 15295584A JP S6132592 A JPS6132592 A JP S6132592A
Authority
JP
Japan
Prior art keywords
active element
mounted active
terminal
hybrid integrated
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15295584A
Other languages
English (en)
Other versions
JPH0563956B2 (ja
Inventor
隆 斉藤
新居崎 信也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15295584A priority Critical patent/JPS6132592A/ja
Publication of JPS6132592A publication Critical patent/JPS6132592A/ja
Publication of JPH0563956B2 publication Critical patent/JPH0563956B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、回付型能動素子の放熱を良好にすると共に、
高周波特性をも向上した混成集積回路に関する。
〔発明の背景〕
近年の電子技術は、日を追うごとに著しく向上している
。とれにつれて、モジュールの小型化や高速化が目立っ
てきている。
この電子技術の趨勢に対応して、リードインダクタンス
の問題を考慮しながら、面付電子部品を混成集積回路上
に搭載することが行なわれるようになってきた。
ここに面付型能動素子の一例(CB−233型)として
、第2図及び第6図に示し説明すると、このパッケージ
は、マイクロ波トランジスタ用に開発されたものであシ
、実装状態において、極力配線が短くなるように配慮さ
れている。
その理由は、高周波領域にあっては、面付型能動素子1
の端子2や配線が長いと、インダクタンスや容量が増え
て、発振や波形の乱れを生じさせるという悪影響がでる
からである。又回路によっては、面付型能動素子は発熱
するので、この熱に対する十分なる配慮が払われないと
、この熱による回付型能動素子の破壊を招くことになる
このように、面付型能動素子を混成集積回路に搭載する
ためには、インダクタンスの問題と、放熱に対する配慮
が十分になされなければならない。
従来の混成集積回路への面付型能動素子の搭載は、第4
図及び第5図に示す如く行なわれていた。
先ず第4図において、混成集積回路の配線基板5の配線
パターン面に、面付型能動素子1を密着させ、面付型能
動素子1の端子2と、配線パターン4とを最短にして半
田3により接続していた。
このようにすることによって、端子2と配線パターン4
との接続を最短にしてインダクタンスの問題を解決し、
かつ、端子2と配線パターン4とを面接触にして熱伝導
を良好にし、基板5に放熱するようにして一応両方の問
題を解決するようにしていた。
然しなから、面付型能動素子1の各端子2は、可成シ近
接して面付型能動素子1に取付けられているため、イン
ダクタンスの問題をできる限)考慮して、最短の長さで
、各端子2と配線パターン4とを半田3にて接続した場
合、第4図に示すように半田6′が流れ込み、ショート
の原因となる。このように、半田3′のように流れ込む
ことによって、量産における歩留シが頗る悪いという問
題があった。
この半田3′の流れ込みを防止するために、第5図に示
す搭載手段が提案された。
この搭載の仕方は、端子2を折シ曲げ、面付型能動素子
1を浮き上がらせた状態にしたものである。これによシ
ー化、半田の流れ込みが防止され、ショートの問題が解
決されたが、端子2の長さが長くなって、インダクタン
スの増加をまねき、発振、波形の乱れを生じ、高周波的
に特性が劣化すると共に、端子2と配線パターン4との
接触面積が小さくなって熱伝導が悪くなシ、面付型能動
素子1を破壊するという欠点があった。
このように半田の流れ込みによるショートの問題と、イ
ンダクタンス、放熱の問題は、相反するものかあル、こ
れら全ての問題を同時に解決するのは、困難である。
このような理由によって、これら問題のうち、いずれか
の問題は免れ得ないものとして処理されているのが実情
である。
〔発明の目的〕
本発明は、上記実情に鑑みなされたものであシ、半田の
流れ込みの問題を解決すると共に、インダクタンスを減
少して高周波特性を向上させ、かつ、放熱をも良好にし
た混成集積回路を提供せんとするものである。
〔発明の概要〕
即ち、本発明は、回路基板の面付型能動素子1搭載部分
に貫通孔を設け、この孔に面付型能動素子をこの貫通孔
に嵌入して、この嵌入された面付型能動素子に突出して
設けた端子と回路基板に形成した配線パターンの端子と
を面接触させることによシ、リードの長さを最短にして
熱伝導を良くシ、この面接触部分を半田付けすることを
特徴とする。
〔発明の実施例〕
以下、本発明の一実施例について詳細に説明する。第1
図において、6は、配線基板50面付型能動素子1を搭
載する位置に明けられた貫通孔である。4は、配線基板
5の表面に形成された配線パターン、10は抵抗である
。面付型能動素子1には、配線パターン4に適合するよ
うに設けられた複数の端子2が突出して設けられている
この面付型能動素子1は、上記貫通孔6に嵌入され、端
子2と配線パターン4とが面接触され、゛この面接触部
は、半田3によって電気的に接続される。
第6図において、面付型能動素子1を貫通孔6に嵌入す
る時の状態を示す。
このように構成した本実施例において、半田付け3は、
端子20表面に乗せられ、近接して設けられている他の
端子2のところまでは流れ込まない。(第4図に示す従
来例では、端子2と配線パターン4との当接面が、一種
の毛細管現象となって半田3がしみ込み、近接して設け
た端子2の所まで、半田3′が流れ込む。本実施例では
、このような現象は起らない。)又端子2の長さは、貫
通孔6に嵌入された面付型能動素子1と貫通孔6との間
の隙間となる。
従って端子2の長さは、貫通孔6の大きさを面付型能動
素子1に合せて決めることによシ最短の長さになる。
又熱伝導については、端子2と配線パターン4との接触
面を大きくして、面付型能動素子1で発生した熱を効率
よく配線基板5に伝え放熱する。
第7図に示すものは、貫通孔6に樹脂7を封入して、配
線基板5と面付型能動素子1との接触面を大きくして放
熱効果を高め、更に、配線パターン4の上面にも樹脂1
1を塗布して放熱器(フィン)8を設け、放熱効果をよ
シ高めたものである。
第8図に示す面付型能動素子9のように端子2が屈曲し
て設けられたものでも同様に、第9図に示すように搭載
することができる。
なお樹脂7及び11は、腐食及びショート防止のために
必要な、コーティング工程を省略することが可能である
。又、放熱効果、シーリング効果にも優れているのでモ
ジュールの信頼性にも寄与する。
〔発明の効果〕
以上詳述した通9本発明による混成集積回路によれば、
配線基板に貫通孔を設け、この貫通孔に面付型能動素子
を嵌入して、端子と配線パターンとを面接触させたので
、端子の長さを最短にしてインダクタンスを小さくし高
周波特性を大巾に向上することができた。
又半田付けの流れ込みによるショートもなく、又放熱も
十分にして、熱による面付型能動素子の破壊がなく、信
頼性を向上するなど、優れた効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例を示す縦断面図である。第2
図及び第3図は、面付型能動素子を示す説明用図であシ
、第2図は正面図、第3図は第2図の底面図である。第
4図及び第5図は従来例であシ、第4図は、面付型能動
素子な配線パターンに密着させた場合、第5図は、面付
型能動素子を浮き上がらせて接続した場合のそれぞれ正
面図である。第6図乃至第9図は、本発明の一実施例で
あシ、第6図は、面付型能動素子を貫通孔に嵌入する状
態を示す斜視図、第7図は、樹脂を封入しフィンを取付
けた場合の縦断面図、第8図(a)は面付型能動素子の
平面図、(b)は側面図である。第9図は、第8図(a
)(b)に示す面付型能動素子を接続した場合の縦断面
図である。 1・・面付型能動素子、  2・・・端子、3・・・半
田、       4・・・配線パターン、5・・配線
基板、     6・・・貫通孔。

Claims (1)

    【特許請求の範囲】
  1. 面付型能動素子を搭載する混成集積回路において、回路
    基板の面付型能動素子搭載部分に貫通孔を設け、この貫
    通孔に面付型能動素子を嵌入し、該面付型能動素子に突
    出して設けた端子と回路基板に形成した配線パターンの
    端子とを面接触し、この面接触部分を、半田により接続
    したことを特徴とする混成集積回路。
JP15295584A 1984-07-25 1984-07-25 混成集積回路 Granted JPS6132592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15295584A JPS6132592A (ja) 1984-07-25 1984-07-25 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15295584A JPS6132592A (ja) 1984-07-25 1984-07-25 混成集積回路

Publications (2)

Publication Number Publication Date
JPS6132592A true JPS6132592A (ja) 1986-02-15
JPH0563956B2 JPH0563956B2 (ja) 1993-09-13

Family

ID=15551811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15295584A Granted JPS6132592A (ja) 1984-07-25 1984-07-25 混成集積回路

Country Status (1)

Country Link
JP (1) JPS6132592A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007105368A1 (ja) * 2006-03-10 2007-09-20 Kabushiki Kaisha Toshiba 半導体パッケージの実装装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694053U (ja) * 1979-12-20 1981-07-25
JPS591218U (ja) * 1982-06-24 1984-01-06 ソニー株式会社 高周波回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS591218B2 (ja) * 1980-08-05 1984-01-11 日本電信電話株式会社 光ファイバ用ガラス母材の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694053U (ja) * 1979-12-20 1981-07-25
JPS591218U (ja) * 1982-06-24 1984-01-06 ソニー株式会社 高周波回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007105368A1 (ja) * 2006-03-10 2007-09-20 Kabushiki Kaisha Toshiba 半導体パッケージの実装装置
US8344462B2 (en) 2006-03-10 2013-01-01 Kabushiki Kaisha Toshiba Mounting device for a semiconductor package

Also Published As

Publication number Publication date
JPH0563956B2 (ja) 1993-09-13

Similar Documents

Publication Publication Date Title
JP3051011B2 (ja) パワ−モジュ−ル
JP2702839B2 (ja) 配線基板の電極構造
US5446317A (en) Single in-line package for surface mounting
JPH0621321A (ja) 電気部品実装用支持体付きの集積回路装置
JPS6132592A (ja) 混成集積回路
JPS60260192A (ja) 混成集積回路の製造方法
JP3012184B2 (ja) 実装装置
JPH05198696A (ja) 半導体チップの実装構造
JPS5936268U (ja) 印刷配線板
JPS6373694A (ja) 電子回路基板
JPH05327249A (ja) 電子回路モジュール及びその製造方法
JPH0258356A (ja) 電子部品塔載装置
JPH0430566A (ja) 高出力用混成集積回路装置
JP2737332B2 (ja) 集積回路装置
JPH10150065A (ja) チップサイズパッケージ
JP2554012Y2 (ja) 表面実装用回路基板
JP2761273B2 (ja) プリント配線板
JPS61270899A (ja) 混成集積回路装置
JPS6398183A (ja) プリント配線板装置
KR100241199B1 (ko) 반도체장치와 그 제조방법 및 반도체장치용 테이프 캐리어
JPH04254358A (ja) 電子部品搭載用基板
JPS5856471U (ja) チツプ部品の取付装置
JPH0955580A (ja) プリント基板
JPS63237495A (ja) 複合回路基板
JPH06302751A (ja) 電子部品およびその接続方法