JPS591218U - 高周波回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は高周波用ＦＥＴの構造の一例を示す図、第２図
及び第３図は従来の高周波回路の要部の構造例を示す図
、第４図はこの考案の高周波回路の要部の構造の一例を
示す図、第５図は第４図のＹ−Ｙ’断面図、第６図及び
第７図は直流帰還抵抗を有しバイパスコンデンサを介し
てＦＥＴのソース及びトランジスタのエミッタを接埠す
る回路の一例の接続図、第８図は巳の第６図の場合にこ
の考案を適用した場合の要部の構造の一例を示す図であ
る。 １ＦはＦＥＴ、ｌはそのパッケージ、２はゲートリード
、３はドレインリード、４及び５はソースリード、１０
は配線基板、１１はアース導体である。

Claims (1)

1. 【実用新案登録請求の範囲】 −ｉ側にアース導体が被着された配線基板の他面側にス
   トリップラインを構成する導体が所定のパターン形状に
   被着され、上記配線基板にくり抜き部が藤けられ、この
   くり抜き部に高周波用ＦＥＴ（トランジスタ）のパッケ
   ージ部分がリードが導出されていない面側か上記−面側
   になるように収納され、上記ＦＥＴ（）ランジスタ）の
   ゲート（ベース）電極のリードとドレイン（コレクタ）
   電極のリードとはそれぞれ上記配線基板の上記他面側の
   ストリップラインを構成する導体に接続されるようにさ
   れ、上記ＦＥＴのソース（エミッタ）電極のリードは上
   記パッケージ部分に沿って。 折り曲げられて上記配線基板の上記−面側に導出される
   とともに、そのソース（エミッタ）電極のリードはさら
   に上記配線基板に沿って折り曲げられてこの一面側にお
   いて接続されるようにされた高周波回路。