JPS6126998A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS6126998A JPS6126998A JP14804584A JP14804584A JPS6126998A JP S6126998 A JPS6126998 A JP S6126998A JP 14804584 A JP14804584 A JP 14804584A JP 14804584 A JP14804584 A JP 14804584A JP S6126998 A JPS6126998 A JP S6126998A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- input
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14804584A JPS6126998A (ja) | 1984-07-16 | 1984-07-16 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14804584A JPS6126998A (ja) | 1984-07-16 | 1984-07-16 | メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6126998A true JPS6126998A (ja) | 1986-02-06 |
| JPH0421280B2 JPH0421280B2 (enExample) | 1992-04-09 |
Family
ID=15443901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14804584A Granted JPS6126998A (ja) | 1984-07-16 | 1984-07-16 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6126998A (enExample) |
-
1984
- 1984-07-16 JP JP14804584A patent/JPS6126998A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0421280B2 (enExample) | 1992-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01500377A (ja) | 2個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法 | |
| US4975872A (en) | Dual port memory device with tag bit marking | |
| JPS5868286A (ja) | キヤツシユメモリおよびその作動方法 | |
| JPS6126998A (ja) | メモリ装置 | |
| US20050223129A1 (en) | Arbitration of data transfer requests | |
| JPS61165170A (ja) | バス制御方式 | |
| JP2702943B2 (ja) | 半導体記憶装置 | |
| JPH07182849A (ja) | Fifoメモリ | |
| JPS61237145A (ja) | ストアバツフアの制御方式 | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| JPH01106138A (ja) | 連想記憶装置 | |
| JPS60221857A (ja) | マイクロプロセツサシステム | |
| JPS6214919B2 (enExample) | ||
| JPS598057A (ja) | メモリ装置 | |
| KR880000995B1 (ko) | 기억장치 | |
| JPH03214275A (ja) | 半導体集積回路 | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JP2716284B2 (ja) | 半導体集積回路 | |
| JP2707256B2 (ja) | マイクロコンピユータ | |
| JPS63237143A (ja) | プログラマブルコントロ−ラ | |
| JPH02189627A (ja) | データメモリのアクセス回路 | |
| JPS59114657A (ja) | マイクロコンピユ−タのメモリ用インタ−フエイス回路 | |
| JPS62184561A (ja) | 入出力バツフア制御装置 | |
| JPH02157934A (ja) | 可変長データ処理装置 |