JPS598057A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS598057A JPS598057A JP11573382A JP11573382A JPS598057A JP S598057 A JPS598057 A JP S598057A JP 11573382 A JP11573382 A JP 11573382A JP 11573382 A JP11573382 A JP 11573382A JP S598057 A JPS598057 A JP S598057A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- data
- cpu
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 208000035708 Autosomal dominant striatal neurodegeneration Diseases 0.000 abstract description 2
- 208000036182 autosomal dominant striatal degeneration Diseases 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 238000000547 structure data Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/35—Indirect addressing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子計算機等の中央演算装置からアクセスす
る際の7トレソシンクの方式として、メモリ間接ア1−
レンンクがイづ効であるようなメモリ装置に関するもの
である。
る際の7トレソシンクの方式として、メモリ間接ア1−
レンンクがイづ効であるようなメモリ装置に関するもの
である。
従来より電子計算機を用いたシステムではデータ群の構
成方法としてテーブル構造、チェーン構造、木構造など
が一般に用いられる。たとえば、第1図に示すようにテ
ーブル構造データはあるテーブル人とは異なる階層にあ
るテープ/L/B+、B2あるいはC1,C2へのアク
セスをt+J能にするだめにテーブルA内にアドレスポ
インタadr+〜adr 4の情報をもっている。次に
チェーン構造テークは第2図のようにデータがある順序
に従がって並へられ、このチェーンを更新しながら処理
を進めるような応用に使われるデータ構造である。また
第3図は木構造データの例で2進木リヌ1−データをメ
モリ中に構成する場合の方法を示している。
成方法としてテーブル構造、チェーン構造、木構造など
が一般に用いられる。たとえば、第1図に示すようにテ
ーブル構造データはあるテーブル人とは異なる階層にあ
るテープ/L/B+、B2あるいはC1,C2へのアク
セスをt+J能にするだめにテーブルA内にアドレスポ
インタadr+〜adr 4の情報をもっている。次に
チェーン構造テークは第2図のようにデータがある順序
に従がって並へられ、このチェーンを更新しながら処理
を進めるような応用に使われるデータ構造である。また
第3図は木構造データの例で2進木リヌ1−データをメ
モリ中に構成する場合の方法を示している。
以上いずれのデータ構造においても、次のデータへの連
結の手段としてアドレスポインタをもち、中火演算装置
(以下CPUと称す)はこの71−レスポインタを順々
にたどることにより所定の情報にたどりつくように構成
されている。
結の手段としてアドレスポインタをもち、中火演算装置
(以下CPUと称す)はこの71−レスポインタを順々
にたどることにより所定の情報にたどりつくように構成
されている。
ところでCPUがこれらアドレスポインタをたどる場合
の実現手段として、間接アFレノシンク方式を用いるの
が通常である。以下、CPUが間接アトレッシンクする
場合の従来の動作原理を第4図に従って説明する。GP
Ulは丑ずメモリ3内のアドレスポインタが格納されて
いるアドレス(たとえば第1図a d ro )にアク
セスし、その内容(adr+)をCPUI内の間接アト
17シンク用レシヌタIDAR2に一時記憶し、次にこ
のIDAR2の内容をア1−゛レスとして+11ひメモ
リ3にアクセスすることにより実現される。このように
71・ルスポインタの情報はCPU1によって処理を受
ける必要がないにもかかわらずデータバヌ。
の実現手段として、間接アFレノシンク方式を用いるの
が通常である。以下、CPUが間接アトレッシンクする
場合の従来の動作原理を第4図に従って説明する。GP
Ulは丑ずメモリ3内のアドレスポインタが格納されて
いるアドレス(たとえば第1図a d ro )にアク
セスし、その内容(adr+)をCPUI内の間接アト
17シンク用レシヌタIDAR2に一時記憶し、次にこ
のIDAR2の内容をア1−゛レスとして+11ひメモ
リ3にアクセスすることにより実現される。このように
71・ルスポインタの情報はCPU1によって処理を受
ける必要がないにもかかわらずデータバヌ。
アドレスバスを往復するため間接アドレシンクによるデ
ータアクセス時間は遅くなるという欠点をもつ。特にチ
ェーン構造データ処理、木構造データ処理などのように
多重間接11−レンシンクや間接アドレシンクを多用す
る応用では処理時間の増大が大きな問題になる。
ータアクセス時間は遅くなるという欠点をもつ。特にチ
ェーン構造データ処理、木構造データ処理などのように
多重間接11−レンシンクや間接アドレシンクを多用す
る応用では処理時間の増大が大きな問題になる。
本発明は以上に述べた間接アドレシンクによるデータア
クセス時間の増大という欠点を解決することを目1′1
勺とする。
クセス時間の増大という欠点を解決することを目1′1
勺とする。
本発明は上記目的を達するだめに、間接アドレシングに
よるメモリアクセスをイアなう場合、アドレスポイント
情報を、バスを介してCPU4で転送せずにメモリ装置
内部で処理するように114成したものである。
よるメモリアクセスをイアなう場合、アドレスポイント
情報を、バスを介してCPU4で転送せずにメモリ装置
内部で処理するように114成したものである。
以下、図面を参照しながら本発明の一実施例について説
明する。
明する。
第5図は本発明の一実施例におけるメモリ装置のブロッ
ク図である。
ク図である。
同図において、4はメモリ回路で、各バッファ5、 6
. 7を介してデータを入出力する。8けメモリ回路4
にアドレス情報を出力するアドレスラッチ回路、9は間
接アドレシングクの多重情報をラッチしてメモリ回路4
のデータを1つ読み出す毎に1ずつ減算するダウンタウ
ン回路である。
. 7を介してデータを入出力する。8けメモリ回路4
にアドレス情報を出力するアドレスラッチ回路、9は間
接アドレシングクの多重情報をラッチしてメモリ回路4
のデータを1つ読み出す毎に1ずつ減算するダウンタウ
ン回路である。
10はタウンタウン回路9の内容が○であるか否かを示
す上口検出信号線Xによって外部ハスあるいはメモリ回
路4の出ツノデータのいずれかをラッチランチ回路8に
ラッチすべきかを選択するセレクタ回路、11はゼロ検
出信号線Xにより外部バスとメモリ回路4のデータ信号
線とを結合するグー1−回路である。
す上口検出信号線Xによって外部ハスあるいはメモリ回
路4の出ツノデータのいずれかをラッチランチ回路8に
ラッチすべきかを選択するセレクタ回路、11はゼロ検
出信号線Xにより外部バスとメモリ回路4のデータ信号
線とを結合するグー1−回路である。
」二組のような構成において、以下CPUとメモリ回路
を結合するバスとして、アドレスとデータがマルチプレ
クスして用いられる場合についてその動作を説明する。
を結合するバスとして、アドレスとデータがマルチプレ
クスして用いられる場合についてその動作を説明する。
まず間接アドレシング以外のアクセスにおいてはタウン
カウンタ9の内容は0の状態になっている。CPUから
メモリ装置に列してアクセスすべきアドレス情報は、レ
シーブバッファ6を通してセレクタ回路10に入ツノさ
れる。タウンカウンタ9の内容がQの場合は、セレクタ
回路10はレシーブバッファ6からの信号を選択し出ノ
Jする。よってアドレスラッチ回路8はCPUから送出
されたアドレス情報をアドレス送出信号ADSDに同期
してとり込み、メモリ回路4に出力する。メモリ読出し
時はメモリ回路4から出力されるデータを、タウンカウ
ンタ9が○であり読出しモードであることによって活性
化されだトライステートバッファ7 DTSDに同期してバスに出力し、応答信号DTAKを
返えす。まだ書込み時にはCPUからアトルヌに続いて
送出されてくるデータをレシーブバッファ6、活性化さ
れた1−ライスチー1−バッファ6を通し、CPUから
のデータ送出信号DTSDに同期してメモリ回路4に格
納し応答信号DTAKを返す。
カウンタ9の内容は0の状態になっている。CPUから
メモリ装置に列してアクセスすべきアドレス情報は、レ
シーブバッファ6を通してセレクタ回路10に入ツノさ
れる。タウンカウンタ9の内容がQの場合は、セレクタ
回路10はレシーブバッファ6からの信号を選択し出ノ
Jする。よってアドレスラッチ回路8はCPUから送出
されたアドレス情報をアドレス送出信号ADSDに同期
してとり込み、メモリ回路4に出力する。メモリ読出し
時はメモリ回路4から出力されるデータを、タウンカウ
ンタ9が○であり読出しモードであることによって活性
化されだトライステートバッファ7 DTSDに同期してバスに出力し、応答信号DTAKを
返えす。まだ書込み時にはCPUからアトルヌに続いて
送出されてくるデータをレシーブバッファ6、活性化さ
れた1−ライスチー1−バッファ6を通し、CPUから
のデータ送出信号DTSDに同期してメモリ回路4に格
納し応答信号DTAKを返す。
次にn重間接アドレノシンクによるアクセスの場合につ
いて説明する。捷ずCPUから出力されるアドレス情報
を上記と同様に71−レスラッチ回路8にとり込む。次
にCPUから出力される多重度情報nをレシーブ/<ソ
ファ6を通してタウンカウンタ9に送出信号nSDに同
期して七ノ1−する。
いて説明する。捷ずCPUから出力されるアドレス情報
を上記と同様に71−レスラッチ回路8にとり込む。次
にCPUから出力される多重度情報nをレシーブ/<ソ
ファ6を通してタウンカウンタ9に送出信号nSDに同
期して七ノ1−する。
メモリ読出し時はメモリ回路4から出力されるデータは
、ダウンカウンタ9の内容が○でないことからセレクタ
回路10で選択されアドレスランチ回路8にラッチされ
る。ダウンカウンタ9は1回のメモリアクセスにより1
減じられる。以」二のメモリ読出し、アドレスラッチ、
タウンカウンタ・ディクリメントをくり返し、タウンカ
ウンタ9がQになった時点でトライステ−トハノファ7
が活性化され、CPUからのデータ要求信号DTSDに
同期してデータがバスに出力し、応答信号DTAKを返
す。また書込み時には同様にダウンカウンタ9が○にな
った時点が活性化されだI・うイステートバッファ5を
通し、cptrからのテーク送出信号DTSDに同期し
てテ−りをメモリ回路4にとり込み、応答信号DTAK
を返す。
、ダウンカウンタ9の内容が○でないことからセレクタ
回路10で選択されアドレスランチ回路8にラッチされ
る。ダウンカウンタ9は1回のメモリアクセスにより1
減じられる。以」二のメモリ読出し、アドレスラッチ、
タウンカウンタ・ディクリメントをくり返し、タウンカ
ウンタ9がQになった時点でトライステ−トハノファ7
が活性化され、CPUからのデータ要求信号DTSDに
同期してデータがバスに出力し、応答信号DTAKを返
す。また書込み時には同様にダウンカウンタ9が○にな
った時点が活性化されだI・うイステートバッファ5を
通し、cptrからのテーク送出信号DTSDに同期し
てテ−りをメモリ回路4にとり込み、応答信号DTAK
を返す。
なお以」二の説明で、最終に残されているアドレス情報
をもとにさらに間接ア1−レソシンクする場合は最初に
述べたCPUからのアドレス情報を7トレスラソチ回路
8にセットする必要はない。まだ上記の説明におけるダ
ウンカウンタ9のかわりに外部バスから七ノドでき、メ
モリ回路4から1データを読出すとり七ノ1−されるフ
リップフロップを用い、フリップフロップかり七ソト状
、■である時に上記説明のタウンカウンタ9の内容が0
の時と同様の動作をさせるようにして、1重の間接アト
レッシンク1jJ能なメモリ装置としてもよい。
をもとにさらに間接ア1−レソシンクする場合は最初に
述べたCPUからのアドレス情報を7トレスラソチ回路
8にセットする必要はない。まだ上記の説明におけるダ
ウンカウンタ9のかわりに外部バスから七ノドでき、メ
モリ回路4から1データを読出すとり七ノ1−されるフ
リップフロップを用い、フリップフロップかり七ソト状
、■である時に上記説明のタウンカウンタ9の内容が0
の時と同様の動作をさせるようにして、1重の間接アト
レッシンク1jJ能なメモリ装置としてもよい。
以上のように本発明は間接ア1−レノシンクによるメモ
リアクセスを行なう場合、アト゛レヌポインタ情報をバ
スを介してCPU4で転送せずにメモリ装置内部で処理
することにより、高速のデータアクセスかqJ能になる
。すなわち間接アドレノシンクや多重間接アドレノシン
クを多用するチェーン構造データ処理や木構造テーク処
理などの応用にり]シて、その効果は大なるものかある
。
リアクセスを行なう場合、アト゛レヌポインタ情報をバ
スを介してCPU4で転送せずにメモリ装置内部で処理
することにより、高速のデータアクセスかqJ能になる
。すなわち間接アドレノシンクや多重間接アドレノシン
クを多用するチェーン構造データ処理や木構造テーク処
理などの応用にり]シて、その効果は大なるものかある
。
第1図はテーブル構造をもつテ−りの構成方法を説明す
る図、第2図はチェーン構造をもつテークの構成方法を
説明する図、第3図は木構造をもつデータの構成方法を
説明する図、第4図は従来の間接アドレノシンクを実現
するブロック図、第6図は本発明の一実施例におけるメ
モリ装置のブロック図である。 4・ メモリ回路、6 ・・ア1−レヌラノチ回路、6
・・ セレクタ回路。 代即人の氏名 ノf理士 中 尾 敏 男 ほか1名第
1図 第2図 第3図 第4図 第5図 0 ” v
rAy。
る図、第2図はチェーン構造をもつテークの構成方法を
説明する図、第3図は木構造をもつデータの構成方法を
説明する図、第4図は従来の間接アドレノシンクを実現
するブロック図、第6図は本発明の一実施例におけるメ
モリ装置のブロック図である。 4・ メモリ回路、6 ・・ア1−レヌラノチ回路、6
・・ セレクタ回路。 代即人の氏名 ノf理士 中 尾 敏 男 ほか1名第
1図 第2図 第3図 第4図 第5図 0 ” v
rAy。
Claims (1)
- ア1−レヌ情報を人力し、データを入出力するメモリ回
路と、前記メモリ回路に苅しア1−゛レス情報を出力す
るアトルスラソチ回路と、前記アドレスランチ回路に列
し外部バスあるいは前記メモリ回
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11573382A JPS598057A (ja) | 1982-07-02 | 1982-07-02 | メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11573382A JPS598057A (ja) | 1982-07-02 | 1982-07-02 | メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS598057A true JPS598057A (ja) | 1984-01-17 |
Family
ID=14669741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11573382A Pending JPS598057A (ja) | 1982-07-02 | 1982-07-02 | メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS598057A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62205451A (ja) * | 1986-03-06 | 1987-09-10 | Nec Corp | 反復読み出しメモリ |
-
1982
- 1982-07-02 JP JP11573382A patent/JPS598057A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62205451A (ja) * | 1986-03-06 | 1987-09-10 | Nec Corp | 反復読み出しメモリ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07312078A (ja) | Ramベースのfifoメモリを直列から並列へおよび並列から直列へ変換する構造 | |
JPS61264379A (ja) | 記憶回路 | |
JPS598057A (ja) | メモリ装置 | |
JPH03108182A (ja) | メモリー制御装置及びメモリー制御方法 | |
JPS6027976A (ja) | 先入先出メモリ装置 | |
JPS61165170A (ja) | バス制御方式 | |
US6629229B1 (en) | Message index descriptor | |
JPH02212952A (ja) | メモリアクセス制御方式 | |
JP2531188B2 (ja) | バツフアメモリ | |
JP3217815B2 (ja) | アドレス変換方式 | |
JP2000132451A (ja) | メモリ制御回路 | |
JPH02189627A (ja) | データメモリのアクセス回路 | |
JP2770417B2 (ja) | 画像メモリ装置 | |
JPS61153770A (ja) | 画像処理装置 | |
JPS6126998A (ja) | メモリ装置 | |
JPS6136854A (ja) | メモリ切換装置 | |
JPH0137019B2 (ja) | ||
JPH04195234A (ja) | データ転送方式 | |
JPH05324534A (ja) | Dma転送方式 | |
JPS6220043A (ja) | マルチプロセツサ用非同期同時アクセスの可能なランダムアクセスメモリ− | |
JPS6215642A (ja) | 2アクセス方式メモリ装置 | |
JPH01310463A (ja) | 緩衝記憶装置 | |
JPS6336462A (ja) | シリアル・デ−タ受信回路 | |
JPS6029785A (ja) | メモリ−装置 | |
JPS61125655A (ja) | メモリアクセス制御装置 |