JP2770417B2 - 画像メモリ装置 - Google Patents
画像メモリ装置Info
- Publication number
- JP2770417B2 JP2770417B2 JP12930089A JP12930089A JP2770417B2 JP 2770417 B2 JP2770417 B2 JP 2770417B2 JP 12930089 A JP12930089 A JP 12930089A JP 12930089 A JP12930089 A JP 12930089A JP 2770417 B2 JP2770417 B2 JP 2770417B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- memory
- horizontal
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Input (AREA)
- Television Signal Processing For Recording (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、画像データをシリアルに入出力する画像メ
モリ装置に関する。
モリ装置に関する。
［従来の技術］ 半導体メモリの大容量化に伴い、画像データ、特にテ
レビジョン画像データを対象とする画像メモリ装置が使
用されるようになった。テレビジョン画像データの場
合、画像メモリ装置の入出力にフルアドレスを印加する
必要はなく、所定値から順に変化するアドレス値を自動
生成すればよい。即ち、FIFO（First−In First−Out）
型メモリを使用する。このようなFIFOメモリを画像メモ
リ装置として使用すると、メモリ制御が簡単になり、従
って必要な制御信号線も少なくて済み、回路を安価に製
造できるという利点がある。
レビジョン画像データを対象とする画像メモリ装置が使
用されるようになった。テレビジョン画像データの場
合、画像メモリ装置の入出力にフルアドレスを印加する
必要はなく、所定値から順に変化するアドレス値を自動
生成すればよい。即ち、FIFO（First−In First−Out）
型メモリを使用する。このようなFIFOメモリを画像メモ
リ装置として使用すると、メモリ制御が簡単になり、従
って必要な制御信号線も少なくて済み、回路を安価に製
造できるという利点がある。
［発明が解決しようとする課題］ しかし、少し複雑な信号処理を行なおうとする場合、
必要なデータのみを取り出したい場合などには、迅速に
対処できないという欠点がある。例えば、所謂テレビ電
話器のような静止画像伝送装置では、所定の画素を間引
いて伝送を行なうし、また、受信不良のデータを再送す
る必要もあるが、単なるFIFOメモリでは、これらの処理
を迅速に行なうことができず、却って回路が複雑化す
る。
必要なデータのみを取り出したい場合などには、迅速に
対処できないという欠点がある。例えば、所謂テレビ電
話器のような静止画像伝送装置では、所定の画素を間引
いて伝送を行なうし、また、受信不良のデータを再送す
る必要もあるが、単なるFIFOメモリでは、これらの処理
を迅速に行なうことができず、却って回路が複雑化す
る。
そこで本発明は、画像データを記憶するためのメモリ
にFIFOメモリを用いても、該FIFOメモリに対して画面上
の任意の部分の画像データの書込みや読出しを迅速に行
うことが可能な画像メモリ装置を提供することを目的と
する。
にFIFOメモリを用いても、該FIFOメモリに対して画面上
の任意の部分の画像データの書込みや読出しを迅速に行
うことが可能な画像メモリ装置を提供することを目的と
する。
［課題を解決するための手段］ 本発明に係る画像メモリ装置は、シリアルに入力され
た画像データを記憶し、記憶された画像データをシリア
ルに出力するメモリ手段と、前記メモリ手段における水
平方向の書込み或は読出しアドレスを指定するための水
平アドレス信号を発生する手段であって、所定のアドレ
スを示す水平アドレス信号と共にキャリー信号を発生す
る水平アドレス手段と、前記メモリ手段におけろ垂直方
向の書込み或は読出しアドレスを指定するための垂直ア
ドレス信号を発生する手段であって、前記水平アドレス
手段から発生されるキャリー信号を入力し、入力された
キャリー信号に従って、出力する垂直アドレス信号の内
容を更新する垂直アドレス手段と、前記水平アドレス手
段から前記垂直アドレス手段へ供給されるキャリー信号
を任意にマスクするためのマスク手段とを備えたことを
特徴とする。
た画像データを記憶し、記憶された画像データをシリア
ルに出力するメモリ手段と、前記メモリ手段における水
平方向の書込み或は読出しアドレスを指定するための水
平アドレス信号を発生する手段であって、所定のアドレ
スを示す水平アドレス信号と共にキャリー信号を発生す
る水平アドレス手段と、前記メモリ手段におけろ垂直方
向の書込み或は読出しアドレスを指定するための垂直ア
ドレス信号を発生する手段であって、前記水平アドレス
手段から発生されるキャリー信号を入力し、入力された
キャリー信号に従って、出力する垂直アドレス信号の内
容を更新する垂直アドレス手段と、前記水平アドレス手
段から前記垂直アドレス手段へ供給されるキャリー信号
を任意にマスクするためのマスク手段とを備えたことを
特徴とする。
［作用］ 上述のように構成することにより、メモリに対して画
面上の任意の部分の画像データを書込んだり、或は読出
したりすることができるようになる。
面上の任意の部分の画像データを書込んだり、或は読出
したりすることができるようになる。
［実施例］ 以下、図面を参照して本発明の実施例を説明する。
第１図は本発明の一実施例の概略構成ブロック図を示
す。10は多数のメモリ・セル10Cが二次元的に配置され
た記憶部、12は１ライン分の容量を持つ書込みレジス
タ、14は１ライン分の容量を持つ読出しレジスタ、16は
入力バッファ、18は出力バッファ、20は書込みカウン
タ、22は読出しカウンタ、24は書き込もうとする画像デ
ータの入力端子、26は読み出された画像データの出力端
子である。
す。10は多数のメモリ・セル10Cが二次元的に配置され
た記憶部、12は１ライン分の容量を持つ書込みレジス
タ、14は１ライン分の容量を持つ読出しレジスタ、16は
入力バッファ、18は出力バッファ、20は書込みカウン
タ、22は読出しカウンタ、24は書き込もうとする画像デ
ータの入力端子、26は読み出された画像データの出力端
子である。
第１図の基本的な入出力動作を説明する。入力端子24
に入力する画像データは入力バッファ16を介して書込み
レジスタ12に印加される。書込みレジスタ12の各セル12
Cは、書込みカウンタ20からの水平アドレス信号20Hによ
り書込み制御されている。１ライン分の画像データが書
込みレジスタ12に書き込まれると、書込みカウンタ20は
垂直アドレス信号20Vにより、書込みレジスタ12のデー
タを書き込むべき記憶部10のメモリ・セルを指定する。
この指定は、通常は循環的に行なわれる。これにより、
書込みレジスタ12のデータが記憶部10の所定位置に転送
される。
に入力する画像データは入力バッファ16を介して書込み
レジスタ12に印加される。書込みレジスタ12の各セル12
Cは、書込みカウンタ20からの水平アドレス信号20Hによ
り書込み制御されている。１ライン分の画像データが書
込みレジスタ12に書き込まれると、書込みカウンタ20は
垂直アドレス信号20Vにより、書込みレジスタ12のデー
タを書き込むべき記憶部10のメモリ・セルを指定する。
この指定は、通常は循環的に行なわれる。これにより、
書込みレジスタ12のデータが記憶部10の所定位置に転送
される。
他方、読出しカウンタ22は垂直アドレス信号22Vによ
り、画像データを読み出すべき記憶部10のメモリ・セル
10Cを指定し、これにより、指定されたメモリ・セル10C
のデータは読出しレジスタ14の対応するセル14Cに転送
される。読出しレジスタ14に転送された画像データは、
読出しカウンタ22の水平アドレス信号22Hにより、各セ
ル14Cから順番に読み出され、出力バッファ18から出力
端子26に供給される。
り、画像データを読み出すべき記憶部10のメモリ・セル
10Cを指定し、これにより、指定されたメモリ・セル10C
のデータは読出しレジスタ14の対応するセル14Cに転送
される。読出しレジスタ14に転送された画像データは、
読出しカウンタ22の水平アドレス信号22Hにより、各セ
ル14Cから順番に読み出され、出力バッファ18から出力
端子26に供給される。
以上により、入力端子24に入力するデータが、その順
番で出力端子26から出力される。即ちFIFO動作になって
いる。
番で出力端子26から出力される。即ちFIFO動作になって
いる。
読出しカウンタ22の詳細な回路構成を第２図に示す。
書込みカウンタ20の構成も読出しカウンタ22と同じであ
る。30は水平アドレス信号を発生するフリップフロッ
プ、32は垂直アドレス信号を発生するフリップフロッ
プ、34は初期値としての定数をセットするための直並列
変換回路、36,38は加算器、40,42はアンド回路、44は比
較回路である。加算器36,38はそれぞれフリップフロッ
プ30,32の出力に後述する直並列変換回路34からの加算
ステップ数を加算し、フリップフロップ30,32に帰還す
る。
書込みカウンタ20の構成も読出しカウンタ22と同じであ
る。30は水平アドレス信号を発生するフリップフロッ
プ、32は垂直アドレス信号を発生するフリップフロッ
プ、34は初期値としての定数をセットするための直並列
変換回路、36,38は加算器、40,42はアンド回路、44は比
較回路である。加算器36,38はそれぞれフリップフロッ
プ30,32の出力に後述する直並列変換回路34からの加算
ステップ数を加算し、フリップフロップ30,32に帰還す
る。
▲▼はリセット信号、RCKは読出しクロック信
号、MASKはマスク信号である。
号、MASKはマスク信号である。
直並列変換回路34は、水平・垂直アドレスを発生する
ための初期値をフリップフロップ30,32に出力し、加算
ステップ数を加算器36,38に出力し、フリップフロップ3
0からフリップフロップ32への水平から垂直へのリップ
ル・キャリーを生成するための信号を比較回路44に出力
している。
ための初期値をフリップフロップ30,32に出力し、加算
ステップ数を加算器36,38に出力し、フリップフロップ3
0からフリップフロップ32への水平から垂直へのリップ
ル・キャリーを生成するための信号を比較回路44に出力
している。
フリップフロップ30は直並列回路34からロードされた
初期値から読出しクロックRCKによりカウント・アップ
する。アンド回路42はマスク信号MASKに従い、比較回路
44の出力（キャリー）をマスクする。即ち、マスク信号
MASKがローの間、フリップフロップ32、従って垂直アド
レス22Vは更新されない。この結果、何度でも同じライ
ンの読出しが行なわれる。
初期値から読出しクロックRCKによりカウント・アップ
する。アンド回路42はマスク信号MASKに従い、比較回路
44の出力（キャリー）をマスクする。即ち、マスク信号
MASKがローの間、フリップフロップ32、従って垂直アド
レス22Vは更新されない。この結果、何度でも同じライ
ンの読出しが行なわれる。
なお、リセット信号▲▼によりフリップフロッ
プ30,32はリセットされる。フリップフロップ30はま
た、比較回路44の出力によりリセットされる。
プ30,32はリセットされる。フリップフロップ30はま
た、比較回路44の出力によりリセットされる。
このように同じラインを読み出す機能（書込みの場合
には、メモリ部10の同じライン位置のメモリ・セル10C
に書き込む機能）は、従来の読出しカウンタに比べて、
基本的には比較回路44及びアンド回路42を追加するだけ
で実現できる。従って、本実施例により特に回路が複雑
化し、規模が大型化することはない。
には、メモリ部10の同じライン位置のメモリ・セル10C
に書き込む機能）は、従来の読出しカウンタに比べて、
基本的には比較回路44及びアンド回路42を追加するだけ
で実現できる。従って、本実施例により特に回路が複雑
化し、規模が大型化することはない。
例えば静止画像送信装置で画像データの再送の可能性
がある場合には、第１図の画像メモリ装置から目的のデ
ータをライン単位で読み出す際にマスク信号MASKをロー
にしておき、受信装置からのデータ再送要求をチェック
してから当該マスク信号を解除するようにすればよい。
このようにすると、データ再送の際にもアドレスの再設
定は不要になる。
がある場合には、第１図の画像メモリ装置から目的のデ
ータをライン単位で読み出す際にマスク信号MASKをロー
にしておき、受信装置からのデータ再送要求をチェック
してから当該マスク信号を解除するようにすればよい。
このようにすると、データ再送の際にもアドレスの再設
定は不要になる。
［発明の効果］ 以上、説明したように、本発明によれば、画像データ
を記憶するためのメモリにFIFOメモリを用いても、画像
FIFOメモリに対して画面上の任意の部分の画像データの
書込みや読出しを迅速に行うことが可能な画像メモリ装
置を提供することができ、例えば、本発明に基づく画像
メモリ装置を画像伝送システムに搭載した場合には、前
記画像伝送システムにおける各種動作モードに従った前
記画像メモリ装置に対する画像データの書込みや読出し
を簡単な構成にて自由に行うことができるようになる。
を記憶するためのメモリにFIFOメモリを用いても、画像
FIFOメモリに対して画面上の任意の部分の画像データの
書込みや読出しを迅速に行うことが可能な画像メモリ装
置を提供することができ、例えば、本発明に基づく画像
メモリ装置を画像伝送システムに搭載した場合には、前
記画像伝送システムにおける各種動作モードに従った前
記画像メモリ装置に対する画像データの書込みや読出し
を簡単な構成にて自由に行うことができるようになる。
第１図は本発明の一実施例の概略構成ブロック図、第２
図は第１図の読出しカウンタ22の回路構成例を示すブロ
ック図である。 10:メモリ部、12:書込みレジスタ、14:読出しレジス
タ、16:入力バッファ、18:出力バッファ、20:書込みカ
ウンタ、22:読出しカウンタ、24:入力端子、26:出力端
子、30,32:フリップフロップ、34:直並列変換回路、36,
38:加算器、40,42:アンド回路、44:比較回路
図は第１図の読出しカウンタ22の回路構成例を示すブロ
ック図である。 10:メモリ部、12:書込みレジスタ、14:読出しレジス
タ、16:入力バッファ、18:出力バッファ、20:書込みカ
ウンタ、22:読出しカウンタ、24:入力端子、26:出力端
子、30,32:フリップフロップ、34:直並列変換回路、36,
38:加算器、40,42:アンド回路、44:比較回路
Claims (1)
- 【請求項１】シリアルに入力された画像データを記憶
し、記憶された画像データをシリアルに出力するメモリ
手段と、 前記メモリ手段における水平方向の書込み或は読出しア
ドレスを指定するための水平アドレス信号を発生する手
段であって、所定のアドレスを示す水平アドレス信号と
共にキャリー信号を発生する水平アドレス手段と、 前記メモリ手段におけろ垂直方向の書込み或は読出しア
ドレスを指定するための垂直アドレス信号を発生する手
段であって、前記水平アドレス手段から発生されるキャ
リー信号を入力し、入力されたキャリー信号に従って、
出力する垂直アドレス信号の内容を更新する垂直アドレ
ス手段と、 前記水平アドレス手段から前記垂直アドレス手段へ供給
されるキャリー信号を任意にマスクするためのマスク手
段 とを備えたことを特徴とする画像メモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12930089A JP2770417B2 (ja) | 1989-05-23 | 1989-05-23 | 画像メモリ装置 |
| US07/527,440 US5325189A (en) | 1989-05-23 | 1990-05-23 | Image processing with a multiple-memory apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12930089A JP2770417B2 (ja) | 1989-05-23 | 1989-05-23 | 画像メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02308688A JPH02308688A (ja) | 1990-12-21 |
| JP2770417B2 true JP2770417B2 (ja) | 1998-07-02 |
Family
ID=15006160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12930089A Expired - Fee Related JP2770417B2 (ja) | 1989-05-23 | 1989-05-23 | 画像メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770417B2 (ja) |
-
1989
- 1989-05-23 JP JP12930089A patent/JP2770417B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02308688A (ja) | 1990-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| US7103702B2 (en) | Memory device | |
| JP2770417B2 (ja) | 画像メモリ装置 | |
| CN113658049A (zh) | 一种图像转置的方法、设备和计算机可读存储介质 | |
| US6006314A (en) | Image processing system, storage device therefor and accessing method thereof | |
| JP2950856B2 (ja) | ファーストイン・ファーストアウトメモリ構成方式 | |
| US7538900B2 (en) | Image processing apparatus, image processing method, and image processing system | |
| JPS6067990A (ja) | 密度変換機能を有する画情報処理装置 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JPS6040053B2 (ja) | 画像記憶装置 | |
| JPS59114581A (ja) | デイスプレイ装置 | |
| JP2926859B2 (ja) | 並列処理システム | |
| JPS6057387A (ja) | 計算機作像方式映像発生装置の映像ぬりつぶし回路 | |
| JP3204297B2 (ja) | Ｄｍａ転送制御装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPS59232390A (ja) | 表示装置 | |
| JP3179891B2 (ja) | バス制御方式 | |
| JPS598057A (ja) | メモリ装置 | |
| US7034840B2 (en) | Method for an image reducing processing circuit | |
| JPH0340044A (ja) | 画像メモリシステム | |
| JPH0310971B2 (ja) | ||
| JPH06326921A (ja) | 画像メモリー装置 | |
| JPS59185A (ja) | 陰極線管デイスプレイ装置 | |
| JPH08106430A (ja) | データ転送方法 | |
| JPH06251134A (ja) | 画像データアクセス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |