JPS61258467A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体記憶装置に関し詳しくは、半導体基板上
に突出して形成された容量を有する半導体記憶装置に関
する。

〔発明の背景〕

゛周知のように、絶縁ゲート型電界効果トランジスタな
どのトランジスタと容量をそなえた半導体記憶装置は広
く使用されているが、近年における集積密度の著しい向
上にともない、所要面積の減少が強く要望されている。

そのため、たとえば、特開昭５９−１０３３７１号に記
載のように、半導体基板の主表面から内部比向けて形成
された細溝を容量に利用し、上記細溝の表面上に絶縁膜
を介して一方の電極を形成するとともに、他方の電極を
上記細孔の表面に沿って形成する装置が提案されている
。このような装置により、所要面積を著しく小さくする
ことができるようになった。しかし、集積密度がさらに
高くなるにともない、細溝の形成が困戴となるばかりで
なく、酸化膜の形成など高温の熱処理時に上記細溝部よ
り結晶欠陥が半導体基板に発生してしまうため、性能が
著しく劣化してしまう恐れがある。

〔発明の目的〕

本発明の目的は、上記従来技術の問題点を解決し、所要
面積が著しく小さく、シかも信頼性の高い半導体記憶装
置を提供することである。

〔発明の概要〕

上記目的を達成するため、本発明は半導体基板上に突出
する柱状体を形成して、これを容量に利用する。

すなわち、上記柱状体の表面上に絶縁膜と導電膜ｉｓ〆
夢を積層して形成して容量を形成する。

これにより、細溝形成困難および結晶欠陥発生という、
上記従来の問題を解決するものである。

〔発明の実−例〕

第１図は本発明の一実施例を示す断面図である。

第１図から明らかなように、本発明は、半導体基板１１
上に微細な柱状体１４を形成し、この柱状体１４の外壁
の表面上に絶縁膜１３′と容量電極１７を積層して形成
し、容量とする。

なお、第１図において記号１２は不純物ドープ領域、１
３は絶縁膜、１５は樹脂層、１６はゲート電極、１８は
ソース電極、１９は上部配線をそれぞれ表わす、これに
より、基板表面における柱状体の断面積よりも著るしく
大きい柱状体外壁面積を容量として用いることができる
。また、平面面積を増加することなく記憶容量を大きく
することができるだけではなく、上記従来技術の欠点で
あった細溝形成の困難や結晶欠陥の発生を効果的に防止
することができる。

まず、上記微細な柱状体の形成法について説明する。

第１の方法は、Ｖ　Ｌ　Ｓ　（Ｖａｐｏｒ−Ｌｉｑｕｉ
ｄ−５ｏｌｉｄ）成長により半導体基板上に柱状単結晶
体を形成する方法である。すなわち、シリコン基板の柱
状体を形成する位置にたとえば集束イオンビーム法によ
り金を注入する。この際、イオンビームの直径や強度を
調節することにより、金−シリコン合金領域の大きさを
直径約０．２〜１０μｍの範囲内で制御することが可能
である。上記基板をシリンと、金を注入した位置に金−
シリコン共晶合金液滴が形成される。そこで上記基板を
３７５℃に保った反応炉内に設置し、また、５ｉＣｎ−
／Ｈｚ系混合ガスを導入して光励起法で反応させること
により１合金液滴から過飽和のシリコンが析出して柱状
シリコン単結崩を成長させることができる。

この柱状体の直径は、前記金−シリコン合金領域の直径
を調節することにより、０．２〜１０μｍの範囲内で制
御可能である。なお、柱状体頂部に残留した金−シリコ
ン共晶は、フッ硝酸系のエツチングにより容易に除去で
きる。

第２の方法は、従来からよく知られている異方性エツチ
ングによって半導体基板上に柱状体を形成する方法であ
る。すなわち、シリコン基板上に膜厚数１０００人程度
０シリコン酸化膜を高温酸化により形成し、その上のレ
ジスト膜マスクをパタニングする。次いで、シリコンを
除去する異方性エツチング、例えばトリフロロメタン＜
　ＣＨｖ　ａ　）ガスを用いたりアクティブイオンエツ
チングによってシリコン基板の所望部分を選択的にエツ
チングして所望の高さの柱状体を形成する。その後、を
調節することにより、所望の直径を有する柱状体を形成
することが可能である。

以上１本発明／実施する際の微細柱状体形成方法の説明
を行なったが１本発明は形成方法を限定するものではな
く、他の形成方法を用いてもよいことはいうまでもない
。

第２図は本発明の実施例を示す纒工程図である。

２１に形成された絶縁膜２３上に多結層シリコン。

高融点金属もしくはこれらのシリサイドから形成された
ゲート電極２６を形成し、これをマスクとして、公知の
イオン打込みや熱拡散法によって第２の導電型を有する
不純物ドープ領域２２を形成する。上記ゲート電極２６
はイオン打込みやその後で行なわれる熱拡散に耐え得る
ものであればよく、熱拡散法ではたとえば多結晶シリコ
ンや多結晶シリコンとシリサイドとの２層膜、あるいは
Ｍ　ｏ　、などの高融点金属などを用いることができる
。上記基板表面に第２図（ｂ）に示すように、たとえば
バイアススパッタ法によってシリコン酸化膜３０を形成
した後、第２導電型不純物ドープ領域２２上の柱状体を
形成すべき部分の酸化膜３０をフォトエツチング法によ
り除去して上記不純物ドープ領域２２の表面を露出させ
る６次に、上記第２導電型不純物ドープ領域２２上に上
記ＶＬＳ成長法によって柱状体２４を形成した後、熱酸
化を行ない、柱状体２４の表面に薄いシリコン酸化膜３
１を形成する。第２図（ｃ）に示すように、ソース電極
接続孔を周知のフォトエツチング法により形成し、トリ
イソブチルアルミニウムのガスを用いたＣＶＤ法によ、
す、アルミニウム膜を全面に形成する１次いで、フォト
エツチング法によって−スミ極２８を形成する。しかる
後に、第２図（ｄ）に示すように、表面が平坦になるよ
うにポリイミド樹脂膜２５を全面に塗布し、柱状体の頂
部文 を露出肩せてから上部アルミニウム配線層２９を周知の
方法によって形成する。こうすることによって、第１図
に示した構造の半導体記憶装置が実現される。

本発明に−よれば、集積密度がさらに向上しても、従来
装置のように結晶欠陥発生の恐れがないため。

装置の信頼性を低下させることなく、微細化が可能とな
る。

なお、上記実施例では、柱状体としてＶＬＳ成長による
柱状シリコン単結晶を用いているが、上記のように、異
方性エツチングにより形成した柱状体も同様に用いるこ
とができる。

すなわち、上記のように９反応性スパッタエツチングの
ような異方性エツチング技術を用いて、シリコン基板の
不要部分を選択的に除去して単結晶シリコンからなる柱
状体を形成した後、第２図に示したと同様の方法により
第１図に示した構造が実現でき、また、微細化に際して
、やはり、信頼性を著しく向上させることができる。

なお、上記実施例においては、柱状体を一方の電極とし
て使用したが、本発明は、このような実施例に限定され
るものでないことは、いうまでもない。

たとえば、上記柱状体の表面に絶縁膜を形成した後、さ
らにその上に、第１の電極、絶縁膜および第２の電極を
順次積層して容量を形成することもできる。

また、上記柱状体上に、第１の電極、絶縁膜および第２
の電極を積層してもよいことはいうまでもない。

このように、柱状体を一方の電極として使用しない場合
は、柱状体をドレイン領域のみではなく、それ以外の所
望上に形成することを可能になり、設計の自由度が増加
するという利点がある。

〔発明の効果〕

上記説明から明らかなように１本発明によれば所要面積
を著しく減少させることができ、集積密度の向上に極め
て有効である。また、微細化に際して、装置の信頼性な
らびに性能を著しく向上させることができる。さらに、
容量部を基板上に突出して形成したため、隣接容量間の
電気的な相互作用が無視でき、従って、隣接素子間の間
隔を極めて小さくできるなど、多くの効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例を示す断面図、第２図は本発
明の半導体記憶装置を製造する方法の一例を示す工程図
である。 １１．２１・・・半導体基板、１２．２２・・・不純物
ドープ領域、１３．２３・・・絶縁膜、１４．２４・・
・柱状体、１５．２５・・・ポリイミド樹脂層、１６゜
２６・・・ゲート電極、１７．２７・・・容量電極、１
８゜２８・・・ソース電極、３０．３１・・・シリコン
酸化膜。 第　１　口 第２　図

Claims (1)

【特許請求の範囲】
1. 　半導体基板の主表面上に突出して形成された柱状体の
   表面上に積層して形成された絶縁膜と電極を少なくとも
   有する容量をそなえたことを特徴とする半導体記憶装置
   。