JPS61232637A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61232637A JPS61232637A JP7481485A JP7481485A JPS61232637A JP S61232637 A JPS61232637 A JP S61232637A JP 7481485 A JP7481485 A JP 7481485A JP 7481485 A JP7481485 A JP 7481485A JP S61232637 A JPS61232637 A JP S61232637A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum layer
- opening
- insulating film
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に腐食に対する信頼性を
向上した電極構造を有する半導体装置に関する。
向上した電極構造を有する半導体装置に関する。
半導体素子を外部の電極端子と電気的に接続するために
、半導体素子にボンディングパッドと称する電極を配設
し、金属細線をこれら電極と電極端子間にわたって接続
している。従来、この種のボンディングパッドは、第4
図および第5図に示すように半導体基板21の表面に形
成したフィールド絶縁膜22上にアルミニウム層27を
用いて形成し、その上に被覆したパッシベーション膜2
8の一部をフォトエツチング技術により100μm口程
度に開口して前記アルミニウム層27の一部を開口29
内で露呈させることにより形成している。
、半導体素子にボンディングパッドと称する電極を配設
し、金属細線をこれら電極と電極端子間にわたって接続
している。従来、この種のボンディングパッドは、第4
図および第5図に示すように半導体基板21の表面に形
成したフィールド絶縁膜22上にアルミニウム層27を
用いて形成し、その上に被覆したパッシベーション膜2
8の一部をフォトエツチング技術により100μm口程
度に開口して前記アルミニウム層27の一部を開口29
内で露呈させることにより形成している。
そして、このボンディングパッドのアルミニウム層27
を半導体素子の内部回路(図示せず)と接続するために
、内部回路配線用の下層アルミニウム層24上に前記ア
ルミニウム層27の一部を重畳させ、層間絶縁膜25に
開設したスルーボール26を通して両アルミニウム層2
4.27の接続を行なっている。図中、30は図外の電
極端子との間に接続した金属細線であり、熱圧着法にょ
リアルミニウム層27に接続している。
を半導体素子の内部回路(図示せず)と接続するために
、内部回路配線用の下層アルミニウム層24上に前記ア
ルミニウム層27の一部を重畳させ、層間絶縁膜25に
開設したスルーボール26を通して両アルミニウム層2
4.27の接続を行なっている。図中、30は図外の電
極端子との間に接続した金属細線であり、熱圧着法にょ
リアルミニウム層27に接続している。
前述した従来のボンディングパッドの構造では、パッシ
ベーション膜28を開口してアルミニウム層27を露呈
させているため、樹脂封止を行なった後でも外部から侵
入した水分や樹脂中の不純物によって開口内のアルミニ
ウム層27が腐食されるおそれがある。このため、第6
図のように、パッシベーション膜28や金属細線3oK
覆われていない部分のアルミニウム層27が腐食され、
同図のように腐食がアルミニウム層27の全厚さにまで
進行されたときには金属細線30の接続部は完全に孤立
状態とされてしまう。したがって、金属細線30および
この直下に残存されたアルミニウム層27は、内部回路
配線用の下層アルミニウム層24と電気的に切断された
状態とされ、半導体装置の動作不良という重大な問題が
生じることになる。
ベーション膜28を開口してアルミニウム層27を露呈
させているため、樹脂封止を行なった後でも外部から侵
入した水分や樹脂中の不純物によって開口内のアルミニ
ウム層27が腐食されるおそれがある。このため、第6
図のように、パッシベーション膜28や金属細線3oK
覆われていない部分のアルミニウム層27が腐食され、
同図のように腐食がアルミニウム層27の全厚さにまで
進行されたときには金属細線30の接続部は完全に孤立
状態とされてしまう。したがって、金属細線30および
この直下に残存されたアルミニウム層27は、内部回路
配線用の下層アルミニウム層24と電気的に切断された
状態とされ、半導体装置の動作不良という重大な問題が
生じることになる。
本発明の半導体装置はパッシベーション膜で開口される
金属層に接続した金属細線の接続部の直下位置において
、この金属層の下側に延設した内部回路配線用の配線層
と前記金属層とを、層間絶縁膜の開口を通して導通させ
たボンディングパッドを有している。
金属層に接続した金属細線の接続部の直下位置において
、この金属層の下側に延設した内部回路配線用の配線層
と前記金属層とを、層間絶縁膜の開口を通して導通させ
たボンディングパッドを有している。
次に、本発明について図面を参照して説明する。
第1図および第2図は本発明の一実施例の平面図および
断面図を示しており、シリコン基板1の上面に設けたシ
リコン酸化膜等のフィールド絶縁膜2上にボンディング
パッド3を形成している。
断面図を示しており、シリコン基板1の上面に設けたシ
リコン酸化膜等のフィールド絶縁膜2上にボンディング
パッド3を形成している。
このボンディングパッド3は、図外の内部回路に接続さ
れる配線用の第1アルミニウム層4の一部をボンディン
グパッド位置に延設し、その上に被覆した層間絶縁膜5
を略パッド中央位置において開口し、この開口6内に第
1アルミニウム層4を露呈させている。
れる配線用の第1アルミニウム層4の一部をボンディン
グパッド位置に延設し、その上に被覆した層間絶縁膜5
を略パッド中央位置において開口し、この開口6内に第
1アルミニウム層4を露呈させている。
一方、前記層間絶縁膜5上には第2アルミニウム層7を
形成してこれを所要の形状にパターニングし、更にこの
上にパッシベーション膜8を被覆してその一部を約10
0μm口に開口することにより、第2アルミニウム層7
を開口9内で露呈させ、ボンディングパッド3を陽酸し
ている。このとき、前記層間絶縁膜5の開口6は、この
パッシベーション膜8の開口9内の略中央に位置させる
ようにし、層間絶縁膜5の開口6を通して第1アルミニ
ウム層4と第2アルミニウム層7が互に導通されるよう
にしている。
形成してこれを所要の形状にパターニングし、更にこの
上にパッシベーション膜8を被覆してその一部を約10
0μm口に開口することにより、第2アルミニウム層7
を開口9内で露呈させ、ボンディングパッド3を陽酸し
ている。このとき、前記層間絶縁膜5の開口6は、この
パッシベーション膜8の開口9内の略中央に位置させる
ようにし、層間絶縁膜5の開口6を通して第1アルミニ
ウム層4と第2アルミニウム層7が互に導通されるよう
にしている。
なお、図外の電極端子との間に接続される金属細線10
の一端は、第2アルミニウム層7での開口9の略中央に
熱圧看法によって接続される。
の一端は、第2アルミニウム層7での開口9の略中央に
熱圧看法によって接続される。
したがって、このように構成したボンディングパッド3
の構造では、樹脂封止後に侵入1−てくる水分や樹脂中
の不純物がパッシベーション膜8の開口9に露呈されて
いる第2アルミニウム層7に作用し、第3図のように金
属細線10の接続部の周囲を腐食させ、この接続部を第
2アルミニウム層7の他の部分から孤立させた状態とし
ても、接続部の直下の開口6において第2アルミニウム
層7は第1アルミニウム層4と導通されているため内部
回路との接続が損なわれることはない。これにより、金
属細線10と内部回路との電気的接続を確保でき、水分
や不純物による腐食に対するボンディングパッドないし
半導体装置の信頼性を向上できる。
の構造では、樹脂封止後に侵入1−てくる水分や樹脂中
の不純物がパッシベーション膜8の開口9に露呈されて
いる第2アルミニウム層7に作用し、第3図のように金
属細線10の接続部の周囲を腐食させ、この接続部を第
2アルミニウム層7の他の部分から孤立させた状態とし
ても、接続部の直下の開口6において第2アルミニウム
層7は第1アルミニウム層4と導通されているため内部
回路との接続が損なわれることはない。これにより、金
属細線10と内部回路との電気的接続を確保でき、水分
や不純物による腐食に対するボンディングパッドないし
半導体装置の信頼性を向上できる。
なお、内部回路配線用の第1アルミニウム層4に代えて
、不純物を十分にドープした多結晶シリコンを使用して
もよい。筐た、ボンディングパッド3の接続面を構成す
る第2アルミニウム層7は他の金属材料からなる金属層
であってもよい。
、不純物を十分にドープした多結晶シリコンを使用して
もよい。筐た、ボンディングパッド3の接続面を構成す
る第2アルミニウム層7は他の金属材料からなる金属層
であってもよい。
以上説明したように本発明によれば、ボンディングパッ
ドの金属細線を接続するアルミニウム層の直下で内部回
路配線用の配線層に導通させる構成とすることにより、
外部から侵入した水分や不純物によってパッシベーショ
ン膜に覆われていないアルミニウム層部分が腐食しても
、金属細線つまジ外部リードと内部回路との電気的な接
続を確保し、腐食に対する信頼性の高い半導体装置を得
ることができる。
ドの金属細線を接続するアルミニウム層の直下で内部回
路配線用の配線層に導通させる構成とすることにより、
外部から侵入した水分や不純物によってパッシベーショ
ン膜に覆われていないアルミニウム層部分が腐食しても
、金属細線つまジ外部リードと内部回路との電気的な接
続を確保し、腐食に対する信頼性の高い半導体装置を得
ることができる。
第1図は本発明の一実施例のボンディングパッドの平面
図、第2図は第1図のA−A線断面図、第3図は作用効
果を説明するだめの断面図、第4図は従来構造の平面図
、第5図は第4図のB−B線断面図、第6図は不具合を
説明するための断面図である。 1・・・・・・シリコン基板、2・・・・・・フィール
ド絶縁膜、3・・・・・・ボンディングパッド、4・・
・・・・第1アルミニウム層、5・・・・・・層間絶縁
膜、6・・・・・・開口、7・・・・・・第2アルミニ
ウム、8・・・・・・パッシベーション膜、9・・・・
・・開口、10・・・・・・金属細線。 q、・ 区 区 \ N淀
左 回 \η〉勺 D N蒙
図、第2図は第1図のA−A線断面図、第3図は作用効
果を説明するだめの断面図、第4図は従来構造の平面図
、第5図は第4図のB−B線断面図、第6図は不具合を
説明するための断面図である。 1・・・・・・シリコン基板、2・・・・・・フィール
ド絶縁膜、3・・・・・・ボンディングパッド、4・・
・・・・第1アルミニウム層、5・・・・・・層間絶縁
膜、6・・・・・・開口、7・・・・・・第2アルミニ
ウム、8・・・・・・パッシベーション膜、9・・・・
・・開口、10・・・・・・金属細線。 q、・ 区 区 \ N淀
左 回 \η〉勺 D N蒙
Claims (1)
- 1、金属層を被覆するように設けたパッシベーション膜
の一部を開口し、この開口において前記金属層の表面に
金属細線を接続するボンディングパッドを有する半導体
装置において、前記金属細線の接続部の直下位置で前記
金属層の下側に層間絶縁膜を介して延設した内部回路配
線用の配線層と前記金属層とを導通させたことを特徴と
する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7481485A JPS61232637A (ja) | 1985-04-09 | 1985-04-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7481485A JPS61232637A (ja) | 1985-04-09 | 1985-04-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61232637A true JPS61232637A (ja) | 1986-10-16 |
Family
ID=13558154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7481485A Pending JPS61232637A (ja) | 1985-04-09 | 1985-04-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61232637A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49116961A (ja) * | 1973-03-09 | 1974-11-08 |
-
1985
- 1985-04-09 JP JP7481485A patent/JPS61232637A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49116961A (ja) * | 1973-03-09 | 1974-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020043723A1 (en) | Semiconductor device and manufacturing method thereof | |
JPS6149819B2 (ja) | ||
KR100536036B1 (ko) | 반도체 장치 | |
JPS61232637A (ja) | 半導体装置 | |
JPS61287254A (ja) | 半導体装置 | |
JPS61187262A (ja) | 半導体素子 | |
JPH02113533A (ja) | 半導体装置 | |
JP2982182B2 (ja) | 樹脂封止型半導体装置 | |
JPH01130545A (ja) | 樹脂封止型半導体装置 | |
JPH01241832A (ja) | 電子部品におけるワイヤボンディング構造 | |
JPH04318944A (ja) | 樹脂封止型半導体装置 | |
JP2932824B2 (ja) | 磁気抵抗センサ | |
JPH08167634A (ja) | 半導体装置 | |
JPS62134953A (ja) | 半導体装置 | |
JPH0240928A (ja) | 樹脂封止型半導体装置 | |
JP2005294678A (ja) | 半導体装置およびその製造方法 | |
JPH04121739U (ja) | 半導体装置 | |
JPS60262434A (ja) | 半導体装置 | |
JPH07169877A (ja) | 金属多層集積装置及びその製造方法 | |
JPS6232636A (ja) | 半導体装置 | |
JPH03270029A (ja) | 半導体装置 | |
JPH02125632A (ja) | 半導体装置 | |
JPS62237737A (ja) | 半導体集積回路装置 | |
JPS6146056A (ja) | 半導体装置 | |
JPS60160644A (ja) | 半導体集積回路装置 |