JPH04121739U - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04121739U
JPH04121739U JP1991025886U JP2588691U JPH04121739U JP H04121739 U JPH04121739 U JP H04121739U JP 1991025886 U JP1991025886 U JP 1991025886U JP 2588691 U JP2588691 U JP 2588691U JP H04121739 U JPH04121739 U JP H04121739U
Authority
JP
Japan
Prior art keywords
wire
insulating film
semiconductor device
conductive film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1991025886U
Other languages
English (en)
Inventor
謙 小椋
Original Assignee
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 沖電気工業株式会社 filed Critical 沖電気工業株式会社
Priority to JP1991025886U priority Critical patent/JPH04121739U/ja
Publication of JPH04121739U publication Critical patent/JPH04121739U/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/4557Plural coating layers
    • H01L2224/45572Two-layer stack coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/4557Plural coating layers
    • H01L2224/45573Three-layer stack coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 絶縁被覆されたワイヤの表面に導電性膜を形
成し品質の優れた半導体装置を得る。 【構成】 ワイヤ1の表面に被覆された第1絶縁膜2の
表面に導電性膜3を形成し、ワイヤ1に流れる電気信号
を外部から保護し、その信号の擾乱の発生を防ぐ。そし
てこのワイヤ1により半導体チップとリードとを電気的
に接続して半導体装置を形成する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、半導体装置、特に半導体チップの電気的接続用のワイヤに関するも のである。
【0002】
【従来の技術】
従来、このような分野の技術としては、例えば、特開昭57−152137号 公報、特開昭61−194735号公報或いは特開昭62−265735号公報 等に開示されるものがあった。
【0003】 従来、この種の半導体装置のリードは、隣り合うリード間或いはリードと半導 体チップとの接触によるショート不良等の問題があった。
【0004】 そこで、半導体チップのリードは絶縁被覆を施すようにし、リードの変形によ るショート不良等の発生を防止していた。
【0005】
【考案が解決しようとする課題】
しかしながら、以上述べたような半導体装置ではワイヤに流れる信号の高周波 化に伴ない、ワイヤ間に電気的干渉が生じ、半導体装置は誤動作してしまうとい う問題点があった。
【0006】 本考案は、以上述べたように、信号の高周波化に伴なう半導体装置の誤動作の 発生という問題点を除去し、ワイヤ間の電気的干渉が生じないように絶縁被覆さ れたワイヤに導電性膜を形成することにより、品質の優れた半導体装置を提供す ることを目的とする。
【0007】
【課題を解決するための手段】
本考案は、上記目的を達成するために、半導体装置に於いて半導体チップとリ ードとを電気的に接続し且つ表面が絶縁被覆されているワイヤのその表面に導電 性膜を形成するようにしたものである。
【0008】
【作用】
本考案によれば、半導体装置に於いて、絶縁被覆されたワイヤの表面に導電性 膜を形成している。
【0009】 従って、ワイヤの絶縁被覆されているワイヤに高周波の信号が流れても絶縁被 覆表面の導電性膜により信号は保護され、ワイヤ間の電気的干渉を防止すること ができる。
【0010】
【実施例】
以下、本考案の実施例を図面を用いて説明する。
【0011】 図1は本考案の実施例を示す半導体装置のワイヤの要部拡大側面図、図2は図 1のワイヤのA−A線断面図、図3は本考案の他の実施例を示す半導体装置のワ イヤの要部拡大側面図、図4は図3のワイヤのB−B線断面図である。図1,図 2,図3及び図4の同一部分には同一符号を付した。
【0012】 図1,図2に示すように、例えばAu又はCuなどの導電性金属からなるワイ ヤ1には、その表面に第1絶縁膜2が例えば0.2μm 程度の厚さで被覆されて いる。この第1絶縁膜2は例えば合成樹脂,エナメル,SiO2 ,SiN等の有 機物絶縁物或いは無機物絶縁物が用いられる。
【0013】 この第1絶縁膜2の表面には、更に導電性膜3が例えば0.2μm 〜0.5μ m 程度の厚さで被覆されている。この導電性膜3は例えばAu,Cu,Al等或 いはこれらの混合物が用いられる。
【0014】 ワイヤ1に流れる電気信号は、この導電性膜3によって保護され、信号の擾乱 が生じる事はない。
【0015】 また図3,図4に示すように、導電性膜3の表面に、第2絶縁膜4を例えば0 .2μm 程度の厚さで被覆してもよい。この例によれば、ワイヤ1の強度が増し 変形を抑制すると共に、ワイヤ1間が例え接触しても電気的ショートを防止でき る。
【0016】 尚、この第2絶縁膜4は第1絶縁膜2と同じように有機物絶縁物或いは無機物 絶縁物が用いられる。
【0017】 第1絶縁膜2と第2絶縁膜4とは同じ材料を用いてもよいが、第1絶縁膜2を ワイヤ1及び導電性膜3との密着性が高いものとし、第2絶縁膜4を導電性膜3 との密着性が高く且つ腐食性に強いものとすることが本来好ましく、この場合に は両者が異なる材料となることもある。
【0018】 尚、導電性膜3は、第1絶縁膜2の表面の全面でなく、例えばメッシュ状、螺 旋ライン状、長さ方向に平行ライン状或いは太さ方向に平行ライン状としても、 同様の効果が得られる。但し、この場合は導電性膜3の材料節約や封止樹脂との 密着性向上等も図れる。
【0019】 以上のようなワイヤ1を用いて図示しない半導体チップとリードとを電気的に 接続して半導体装置を得る。
【0020】
【考案の効果】
以上、詳細に説明したように、本考案によれば半導体装置に於いて、半導体チ ップとリードとを電気的に接続し且つ絶縁被覆されたワイヤの、その表面に導電 性膜を形成することにより、ワイヤに流れる電気信号が保護され信号に対して外 部からの擾乱を防止でき、信号が高周波であってもワイヤ間の電気的干渉がなく 誤動作することのない半導体装置が得られ、もって半導体装置に於いて品質の向 上が図れるものである。
【図面の簡単な説明】
【図1】本考案の実施例を示す半導体装置のワイヤの要
部拡大側面断面図である。
【図2】本考案の実施例を示す半導体装置のワイヤの要
部拡大上面断面図である。
【図3】本考案の他の実施例を示す半導体装置のワイヤ
の要部拡大側面断面図である。
【図4】本考案の他の実施例を示す半導体装置のワイヤ
の要部拡大上面断面図である。
【符号の説明】
1 ワイヤ 2 第1絶縁膜 3 導電性膜 4 第2絶縁膜

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 表面が絶縁膜によって被覆されたワイヤ
    によって半導体チップとリードとが接続されている半導
    体装置であって、前記ワイヤは前記絶縁膜の表面に導電
    性膜が形成されていることを特徴とする半導体装置。
JP1991025886U 1991-04-17 1991-04-17 半導体装置 Pending JPH04121739U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991025886U JPH04121739U (ja) 1991-04-17 1991-04-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991025886U JPH04121739U (ja) 1991-04-17 1991-04-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH04121739U true JPH04121739U (ja) 1992-10-30

Family

ID=31910524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991025886U Pending JPH04121739U (ja) 1991-04-17 1991-04-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH04121739U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171333A (ja) * 2010-02-16 2011-09-01 Shuho:Kk 回路基板および電線

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171333A (ja) * 2010-02-16 2011-09-01 Shuho:Kk 回路基板および電線

Similar Documents

Publication Publication Date Title
JPH02285638A (ja) 半導体装置
TWI232482B (en) Semiconductor device
JPS60134442A (ja) 半導体デバイス
JP2559977B2 (ja) バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。
JPS6185844A (ja) 集積回路とその製法
JPH04121739U (ja) 半導体装置
CN1905180B (zh) 半导体器件
JPH0645504A (ja) 半導体装置
JPH08330310A (ja) 半導体装置
JPS5940550A (ja) 半導体装置
JPH0621061A (ja) 半導体装置
JPS61170056A (ja) 半導体装置の電極材料
JPS61232637A (ja) 半導体装置
JPS6057635A (ja) 半導体装置
JP2932824B2 (ja) 磁気抵抗センサ
JPH04116830A (ja) 半導体装置
JPS6146056A (ja) 半導体装置
JP2994167B2 (ja) 半導体装置
JPH02125632A (ja) 半導体装置
JPH08167634A (ja) 半導体装置
JPS60144957A (ja) 半導体装置
CN117280433A (zh) 半导体装置
JPS5984551A (ja) 半導体装置
JPS61259557A (ja) 半導体装置
JPH05291478A (ja) 樹脂封止型半導体装置