JPS60134442A - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JPS60134442A
JPS60134442A JP59251437A JP25143784A JPS60134442A JP S60134442 A JPS60134442 A JP S60134442A JP 59251437 A JP59251437 A JP 59251437A JP 25143784 A JP25143784 A JP 25143784A JP S60134442 A JPS60134442 A JP S60134442A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating layer
layers
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59251437A
Other languages
English (en)
Inventor
エーリツヒ、パンマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS60134442A publication Critical patent/JPS60134442A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、突起状の金属接続端子と多層配線構造を備
え、接続端子の基底面の下におかれる部分を除いて多層
配線構造の各導体層の間が絶縁層によって分離されてい
る半導体デバイスに関するものである。
〔従来の技術〕
半導体電子回路は実際に使用される場合能の電気回路部
品と結合されていなければならないが、この結合ははん
だ結合によるかあるいは配線結合による。その場合結合
による損傷を避けるため半導体回路の構成部品に直接結
合せず、結合片を間において結合する。この種の結合片
の一例は半導体技術においてよ〈知られているマイクロ
パンク構造の基板に設けられる接触点である。これによ
に干渉することが避けられる。この接触点と半導体デバ
イスの接続端子との結合は製造者１片の手によって半導
体デバイスの総ての接続端に対する結合と同時に実施さ
れる。この過程は自動テープ・ボンディングと呼ばれて
いる。半導体デバイスの接続端子はこの場合金属の突起
の形であり、場合により多種類の材料から構成される。
最上層ははんだ付は又は熱接着可能とするだめ金で作ら
れるか金層で被覆される。少ぐとも表面部分だけを金、
銀、銅等のはんだ付は可能の材料とし、錫又は鉛・錫合
金で被覆することも可能である。接続端子は半導体デバ
イスの周縁部の不活性区域とその活性区域のいずれかに
酸かれてもよい。
集積回路が複雑になりその集積度がと昇すると共に、回
路内の信号と電位の伝送に対して従来の単層配線に代っ
て多重配線技術が採用されることが多くなった。この場
合信号と電位の伝送は一つの平面ではなく、二酸化シリ
コン、窒化シリコン、各種のポリイミド等の電気絶縁層
で分離された多数の導電層を通して行なわれる。同じ信
号又は電位を導く導電層相互の結合はそれぞれの接続端
子の近傍で行なわれる。
第３図に示した従来の半導体技術による構造では、接続
端子にの基底面Ｇの下に次の諸層が置かれている。
１、基底面Ｇの全体に拡がる電気導体路層２，４Ｉ６．
８゜ ２　基底面Ｇの下に大きな孔を持ち、導体路層４６．８
の一部だけに拡がる電気絶縁層３，５゜７゜ ３、同じく基底面Ｇの下に大きな孔を持ち、最上部の導
体路層８の上に置かれた終端面安定化層９゜ 接続端子にの基底面Ｇは表面安定化層９の表面に接して
いる接続端子下面の外縁端で決まり、との縁端から下し
た鉛直投影線が基底面下の区域を限定する。
上記の公知半導体デバイスの製造に際しては絶縁層３，
５．７と表面安定化層９は最初全面的に設けられ、後で
設けられ接続端子にの基底面Ｇの一部に当る部分がエッ
チ除去されて円形又は矩形の孔が作られ、この孔は多層
配線構造の導体路層４．６．８によって埋められる一０
導体路層の材料としてはアルミニウム、シリコン又は銅
を４％まで含むアルミニウムの外にチタン、白金、金お
よび導電性のケイ化物等が使用される。導体路層４゜６
．８と絶縁層５，７は絶縁層３　、５　、　’／にあけ
られている孔の縁において高さが３ｐｍ以上の段を作っ
ている。そのため導体路に破断部Ｕが発生し、デバイス
の機能を阻害し最後には全くの不良品とする。
この層構造の最上層として接続端子の基底面Ｇに対応す
る部分に蒸着又はスパッタリングによって厚さ０．１乃
至２７ｒｌｎの薄い金属層Ｈを設け、これを接着層とし
て又導電路層８ならびに表面安定化層９と金属接続端子
との間の拡散障壁として使用する。接続端子Ｉ（自体は
例えば蒸着又は電解析出によって全面的に設けた後フォ
トエツチングにより不要部分を除去する。その際前述の
３μｍ以上の段差に基き接触孔の側縁から始まり上に向
って延びる蒸着亀裂と呼ばれている亀裂Ｓが接続端子に
発生し、エツチング剤と電解液がそこに侵入して接触エ
ツチングやコロ−ジョンにより半導体デバイスの破壊に
導くことがある。
〔発明が解決すべき問題点〕
この発明の目的は、突起状の金属接続端子と多層配線構
造を備える半導体デバイスに対して上記の欠点を除き縁
端部に被断や亀裂等が発生することなく従って接触エツ
チングとコロ−ジョンも発生しない半導体デバイスを提
供することである。
〔問題点の解決手段〕
この目的は冒頭に挙げた種類の半導体デバイスに対して
特許請求の範囲第１項に特徴として挙げた構造を採用す
ることによって達成される。
〔効果〕
この発明による半導体デバイスでは絶縁層のエツチング
によって作られる段の高さが低く、導体路の破断や接続
端子の蒸着に際して蒸着亀裂と欠陥個所の発生が阻止さ
れる。
この発明の種々の実施態様は特許請求の範囲第２項以下
に示されている。
〔実施例〕
第１図と第２図に示した二つの実施例についてこの発明
を更に詳細に説明する。
第１図に示しだ実施例では突起状の接続端子にの基底面
部分に接着層Ｈが設けられ、それに続いて導体路層２，
４，６．８と絶縁層３，５．７および終端面安定化層９
が交互に重ねて設けられている。各絶縁層３，５．７の
縁端と基底面Ｇの縁端から基層ｌに垂直に引いた投影ｍ
Ｒとの間の間隔は、上から下に向って階段状に減少し下
に向って縮小する円錐面を形成する。この半導体デバイ
スの製造に当っては基層１１例えば酸化物層の表設ける
。この導体路層２の上に第１絶縁層３を最高２μｍ（最
適値は１μｍ）の厚さに全面的に設ける。第１絶縁層３
は例えばポリイミド樹脂とし、通常の塗装技術によって
とりつけることができる。
基底面Ｇの縁端からの垂直投影線Ｒに沿った部分では絶
縁層３を写真蝕刻法によって除去し、その下の導体路層
２を部分的に露出させる。ここで第２導体路層４を全面
的にとりつけると部分的に除去された絶縁層３の縁端に
段ができるが、その高さが２μｍ以下であるため前述の
障害の発生の危険はない。続いて導体路層４の１に絶縁
層５を全面的に設けた後絶縁層３の除去部分の上にある
絶縁層５の部分とそれに続く付加部分を除去する。
この付加部分の幅は絶縁層５又は３の少くとも２倍とす
る。絶縁層５と３の厚さが異るときは付加部分の幅を決
める規準として厚い方の層の厚さをとる。以後導体路層
４と絶縁層５の布設と同じ手順により必要とする総ての
導体路層と絶縁層を交互にとりつける。それに続いて終
端面安定化層９した後接着層Ｈと接続端子Ｋを設ける。
導体路層の数は図面に示されている、４層に限定されな
い。
同様に図面に記入されて接続端子、導体路層および絶縁
層の寸法も一例として挙げたものである。
必要なのは絶縁層３，５．７の接続端子Ｋを取囲む部分
の厚さを最高２μｍ、特に最高１μＩｎとすることであ
る。これによって総ての導電路層２゜４．６．８が接続
端子にの下に集まると同時に、絶縁層３．５．７の縁端
に第３肉に示したような高い段の形成に避けられる。更
に終端面安定化層９の表面において接続端子にの周囲に
形成される段の高さは最高で絶縁Ｎｉ３　＋　ｓ　＋　
７の中の最高の厚さに等しくなる。従ってこの発明によ
る絶縁層３．５．７の構成により導体路の破断、接続端
子の蒸着亀裂と欠陥が充分阻止される。
第２図に示した実施例も第１図のものと同様な構成であ
るが、接続端子にの下における絶縁層３゜５．７の除去
部分が下向きに縮小する円錐面ではなく、上向きに縮小
する円錐面を形成する点だけが異っている。
【図面の簡単な説明】
第３図は突起状接続端子と多層配線構造を備える半導体
デバイスの公知例、第１図と第２図はこの発明の互に異
る実施例を示すもので、Ｋは突起状接続端子、Ｇは接続
端子の基底面、２と４と６と８は導体路層、３と５と７
は絶縁層である。

Claims (1)

  1. 【特許請求の範囲】 １）多層配線構造の各導体路層が突起状接続端子（Ｋ）
    の基底面（Ｇ）の下にある部分を除いて少くとも一つの
    絶縁層によって互に絶縁され、導体路層の間に置かれた
    絶縁層（３゜５．７）が接続端子の基底面の縁端から引
    いた鉛直投影線（Ｒ）から互に異った水平距離の点に終
    っていることを特徴とする突起状の金属接続端子と多層
    配線構造を備える半導体デバイス。 幻　隣シ合せた二つの絶縁層（３，５ないし５゜７ンの
    終端の鉛直投影線ｔ　Ｒ）からの水平距離の差が少くと
    もこれらの層の一方の厚さの２倍であることを特徴とす
    る特許請求の範囲第１項記載の半導体デバイス。 ３）隣り合せた二つの絶縁＋！＋３．５ないし５゜７）
    の厚さが互に異っているとき鉛直投影線からの水平距離
    の差を決める規準として厚い方の絶縁層の厚さが採用さ
    れることを特徴とする特許請求の範囲第２項記載の半導
    体デバイス。 ４ン　導体路層＋２．４，６．８）の間の絶縁層（３，
    ５，７）の厚さが接続端子（Ｋ）を取囲む区域において
    最高２ｐｍであることを特徴とする特許請求の範囲第１
    項乃至第３項の一つに記載の半導体デバイス。 ５）導体路層（２＋４＋６＋８）の間の絶縁層（３，５
    ，７）の厚さが接続端子（Ｋ　）を取囲む区域において
    最高１μｍであることを特徴とする特許請求の範囲第１
    項乃至第３項の一つに記載の半導体デバイス。 ６）接続端子（Ｋ）を取囲む絶縁層（３，５゜７）の終
    端が下に向って縮小する円錐面上にあることを特徴とす
    る特許請求の範囲第１項乃至第５項の一つに記載の半導
    体デバイス。 ７）接続端子（［）を取囲む絶縁層＋３．５゜７）の終
    端が丘に向って縮小する円錐面１にあることを特徴とす
    る特許請求の範囲第１項乃至第５項の一つに記載の半導
    体デバイス。
JP59251437A 1983-11-30 1984-11-28 半導体デバイス Pending JPS60134442A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19833343367 DE3343367A1 (de) 1983-11-30 1983-11-30 Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
DE3343367.4 1983-11-30

Publications (1)

Publication Number Publication Date
JPS60134442A true JPS60134442A (ja) 1985-07-17

Family

ID=6215695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59251437A Pending JPS60134442A (ja) 1983-11-30 1984-11-28 半導体デバイス

Country Status (5)

Country Link
US (1) US4680610A (ja)
EP (1) EP0152557B1 (ja)
JP (1) JPS60134442A (ja)
AT (1) ATE40615T1 (ja)
DE (2) DE3343367A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196564A (ja) * 1985-02-25 1986-08-30 シーメンス、アクチエンゲゼルシヤフト フイルムキヤリヤ集積回路とその製造方法
US4970571A (en) * 1987-09-24 1990-11-13 Kabushiki Kaisha Toshiba Bump and method of manufacturing the same
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
US5554997A (en) * 1989-08-29 1996-09-10 Hughes Aircraft Company Graphite composite structures exhibiting electrical conductivity
JP3258740B2 (ja) * 1993-01-29 2002-02-18 三菱電機株式会社 突起電極を有する半導体装置の製造方法
US5557148A (en) * 1993-03-30 1996-09-17 Tribotech Hermetically sealed semiconductor device
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
US6040618A (en) * 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
US7388279B2 (en) * 2003-11-12 2008-06-17 Interconnect Portfolio, Llc Tapered dielectric and conductor structures and applications thereof
DE102005022600A1 (de) * 2005-05-10 2006-11-23 Atmel Germany Gmbh Integrierter Schaltkreis mit Abgleichelementen und Verfahren zu seiner Herstellung
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS494622U (ja) * 1972-04-13 1974-01-15

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421165A (en) * 1977-07-18 1979-02-17 Nec Corp Semiconductor device
JPS5473561A (en) * 1977-11-24 1979-06-12 Hitachi Ltd Electrode structure of semiconductor device
US4258382A (en) * 1978-07-03 1981-03-24 National Semiconductor Corporation Expanded pad structure
JPS609349B2 (ja) * 1980-10-20 1985-03-09 三菱電機株式会社 ダイナミック・ランダム・アクセス半導体メモリ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS494622U (ja) * 1972-04-13 1974-01-15

Also Published As

Publication number Publication date
EP0152557A1 (de) 1985-08-28
EP0152557B1 (de) 1989-02-01
ATE40615T1 (de) 1989-02-15
DE3476608D1 (en) 1989-03-09
DE3343367A1 (de) 1985-06-05
US4680610A (en) 1987-07-14

Similar Documents

Publication Publication Date Title
KR100709662B1 (ko) 반도체 장치 및 그 제조 방법
EP1020903B1 (en) A semiconductor device using a lead frame and its manufacturing method
KR100643065B1 (ko) 솔더링 가능한 패드 및 와이어 본딩 가능한 패드를 구비하는 금속 재배치 층
KR100290193B1 (ko) 반도체장치및그제조방법
JP3502800B2 (ja) 半導体装置の製造方法
JPS60134442A (ja) 半導体デバイス
JPS61112356A (ja) 集積回路に貫通導体を形成する方法
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
JP2001189414A (ja) 半導体チップの製造方法および半導体チップならびに半導体モジュール、電子機器
JP2559977B2 (ja) バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。
JPS61160946A (ja) 半導体装置の接続構造体
JPS59222947A (ja) 半導体装置およびその製造方法
JPS61251047A (ja) 半導体デバイスパッケージ及びその製造方法
US4962287A (en) Flexible printed wire board
JPH04348049A (ja) Ｉｃモジュールの接続方法
JP2974840B2 (ja) 半導体素子の実装方法
JP3800872B2 (ja) 半導体装置および半導体装置の製造方法
JP2002050715A (ja) 半導体パッケージの製造方法
JP2002313930A (ja) 半導体装置およびその製造方法
JPH03268385A (ja) はんだバンプとその製造方法
JPH0661404A (ja) 半導体装置
JP3254406B2 (ja) 電子部品搭載用基板
JP3313233B2 (ja) 半導体装置
JPS60134443A (ja) 半導体デバイス
JP2006515470A (ja) チップスタックの製造方法