JPS61230699A - 記憶方式 - Google Patents
記憶方式Info
- Publication number
- JPS61230699A JPS61230699A JP60071143A JP7114385A JPS61230699A JP S61230699 A JPS61230699 A JP S61230699A JP 60071143 A JP60071143 A JP 60071143A JP 7114385 A JP7114385 A JP 7114385A JP S61230699 A JPS61230699 A JP S61230699A
- Authority
- JP
- Japan
- Prior art keywords
- contents
- rom
- storage
- storage device
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野］
本発明は読み出し専用記憶装置（以下ＲＯＭと略す）を
有する電子回路の記憶方式に関するものである。
有する電子回路の記憶方式に関するものである。
（従来の技術］
周知の様に電子回路においては最近のメモリの発達に伴
い漢字文字ノミターン等のマスクＲ，ＯＭ（集積回路の
原版から設計を行ない製造されたオリ・クナルＲＯＭ
）が多く使用されつつある。
い漢字文字ノミターン等のマスクＲ，ＯＭ（集積回路の
原版から設計を行ない製造されたオリ・クナルＲＯＭ
）が多く使用されつつある。
そして、このマスクＲＯＭを使用するにあたって灯、ラ
ンダムアクセスメモリ（以下Ｒ，ＡＭと略す）やプログ
ラム消去形ＲＯＭ （以下ＥＦＲＯＭと略す）等によっ
て一旦作成し、十分な評価を行なってからマスクＲＯＭ
を作成すると言う様な手段をとっていた。
ンダムアクセスメモリ（以下Ｒ，ＡＭと略す）やプログ
ラム消去形ＲＯＭ （以下ＥＦＲＯＭと略す）等によっ
て一旦作成し、十分な評価を行なってからマスクＲＯＭ
を作成すると言う様な手段をとっていた。
（発明が解決しようとする問題点）
従って、マスクＲＯＭを作成するにあたっては高額な費
用と多くの時間を必要とし、しかも一度マスクＲＯＭを
作成したならばその構造上容易に変更ができないととは
明らかである。
用と多くの時間を必要とし、しかも一度マスクＲＯＭを
作成したならばその構造上容易に変更ができないととは
明らかである。
ところがこのように十分な評価全行なって漢字文字パタ
ーン等を記憶させたにもかかわらず、マスクＲＯＭの内
容に変更が生じた場合や、ユーザ等の強い要求によって
マスクｌ’ｔＯＭの内容を変更せざるをえない場合、或
いは極めて小書な変更が生じた場合には、再びマスクか
ら設計し、 Ｒ，ＯＭを製造しなければならないと言う
問題があった。
ーン等を記憶させたにもかかわらず、マスクＲＯＭの内
容に変更が生じた場合や、ユーザ等の強い要求によって
マスクｌ’ｔＯＭの内容を変更せざるをえない場合、或
いは極めて小書な変更が生じた場合には、再びマスクか
ら設計し、 Ｒ，ＯＭを製造しなければならないと言う
問題があった。
そとで本発明は、マスクＴ１０Ｍ等の内容ケ変更するこ
となく新たに記憶装置全付加することにょカ、上記問題
点ケ解決し、内容の変更に対応できるようにした記憶方
式全提供するとと７目的とする。
となく新たに記憶装置全付加することにょカ、上記問題
点ケ解決し、内容の変更に対応できるようにした記憶方
式全提供するとと７目的とする。
（問題点全解決するための手段〕
この目的孕達成させるため、本発明は、ＲＯＭを有する
電子回路において、前記ＲＯＭと新たにアドレスデコー
ダと記憶装置と？付加し、前記ＲＯＭの内容のかわシに
、少なくも一部の内容全新たに付加した記憶装置から出
力させる様な構成の記憶方式である。
電子回路において、前記ＲＯＭと新たにアドレスデコー
ダと記憶装置と？付加し、前記ＲＯＭの内容のかわシに
、少なくも一部の内容全新たに付加した記憶装置から出
力させる様な構成の記憶方式である。
（実施例）
以下、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は本発明の実施の一例のブロック図で、マスクＲ
ＯＭＩの外部回路としてアドレスデコーダ２と記憶装置
３と論理回路金膜け、マスクＩ’ｔＯＭ１とアドレスデ
コーダ２にアドレス信号Ａ？与え、マスクＲＯＭＩの内
容ＤＯはＡＮＤゲート４とＯＲゲート６全へて、出力デ
ータＤとして出力させ、アドレスデコーダ２に工ってデ
コードさｎたアドレス信号Ｎ′は記憶装置３に与え、記
憶装置３からの出力データＤ１はＡＮＤゲート５とＯＲ
ゲート６葡へて、出力させるようにしたものである。
ＯＭＩの外部回路としてアドレスデコーダ２と記憶装置
３と論理回路金膜け、マスクＩ’ｔＯＭ１とアドレスデ
コーダ２にアドレス信号Ａ？与え、マスクＲＯＭＩの内
容ＤＯはＡＮＤゲート４とＯＲゲート６全へて、出力デ
ータＤとして出力させ、アドレスデコーダ２に工ってデ
コードさｎたアドレス信号Ｎ′は記憶装置３に与え、記
憶装置３からの出力データＤ１はＡＮＤゲート５とＯＲ
ゲート６葡へて、出力させるようにしたものである。
そしてコントロール信号ＣＤはマスクＲＯＭ １の内容
ＤＯｉ出力させるか、記憶装置３の内容Ｄｌｉ出力させ
るかを決定する信号である。
ＤＯｉ出力させるか、記憶装置３の内容Ｄｌｉ出力させ
るかを決定する信号である。
さて、本実施例において、例えばマスクＲＯＭ １の１
００番地から１０３番地の内容に変更が生じ、その内容
のかわりに記憶装置３の内容を出力させる例全第２図を
参照して説明する。
００番地から１０３番地の内容に変更が生じ、その内容
のかわりに記憶装置３の内容を出力させる例全第２図を
参照して説明する。
今、こ＼でマスクＲＯＭ１の１００番地から１０３番地
までにそれぞれｕ 、 ｖ 、 ｗ 、 ｘが、また記
憶装置３の０番地から３番地までにそれぞれＵ。
までにそれぞれｕ 、 ｖ 、 ｗ 、 ｘが、また記
憶装置３の０番地から３番地までにそれぞれＵ。
Ｖ 、Ｗ 、Ｘが記憶されていると仮定する。さらに記
憶装ｆｌ ３には各アドレスにコントロールビットカ１
ビット付加されて込て、マスクＲＯＭ １のかわりに記
憶装ｅ３からの内容全出力させたいとき論理％１〃、そ
うでな−とき翳ｏｌを記憶し、前記第１図におけるコン
トロール信号ｏＤとして得られる構造となっているとす
る。
憶装ｆｌ ３には各アドレスにコントロールビットカ１
ビット付加されて込て、マスクＲＯＭ １のかわりに記
憶装ｅ３からの内容全出力させたいとき論理％１〃、そ
うでな−とき翳ｏｌを記憶し、前記第１図におけるコン
トロール信号ｏＤとして得られる構造となっているとす
る。
そうだとすると、アドレス信号Ｎがマスクｌ’ＬＯＭ１
の１００番地を示すと、マスクＲ，ＯＭＩの内容、すな
わちＵがＡＮＤゲート４に与えられるが、一方アドレス
信号へはアドレスデコーダ２によってアドレス信号４／
、すなわち０番地に変換され記憶装置３に与えられる。
の１００番地を示すと、マスクＲ，ＯＭＩの内容、すな
わちＵがＡＮＤゲート４に与えられるが、一方アドレス
信号へはアドレスデコーダ２によってアドレス信号４／
、すなわち０番地に変換され記憶装置３に与えられる。
そうすると、記憶装置３がら０番地の内容■とコントロ
ール信号ＯＤが同時に出力され、コントセール信号ＯＤ
によってマスクＲＯＭＩの内容Ｕが禁止され、記憶装置
３の内容ＵがＯＲゲート６をへて出力データＤｏが得ら
れる。
ール信号ＯＤが同時に出力され、コントセール信号ＯＤ
によってマスクＲＯＭＩの内容Ｕが禁止され、記憶装置
３の内容ＵがＯＲゲート６をへて出力データＤｏが得ら
れる。
同様にしてｖ 、 ｗ 、 ｘのかわりにＶ、Ｗ、Ｘが
出力データＤＯとして得られることになる。
出力データＤＯとして得られることになる。
（発明の効果］
以上の説明から判る様に、本発明はマスクＲＯＭ等の内
容を変更することなく、新たに記憶装置３全付加するこ
とにより、内容の変更に対応できる効果があり、配憶方
式として工業的に優ｆＬｙｙｃものである。
容を変更することなく、新たに記憶装置３全付加するこ
とにより、内容の変更に対応できる効果があり、配憶方
式として工業的に優ｆＬｙｙｃものである。
４、図面ノｆＩｆ１．＠ ｆｘ 説明
第１図は本発明実施例のブロック図、第２図はマスクＲ
ＯＭＩ及び記憶装置３の内容の説明図である。
ＯＭＩ及び記憶装置３の内容の説明図である。
１・・・マｘりＲ，ＯＭ、２・・・アドレスデコーダ、
３・・・記憶装置、４．５・・・ＡＮＤゲート、６・・
・ＯＲゲート
３・・・記憶装置、４．５・・・ＡＮＤゲート、６・・
・ＯＲゲート
Claims (1)
- 読み出し専用記憶装置を有する電子回路において、前
記読み出し専用記憶装置と同じアドレス信号を受けて新
たなアドレス信号を生成するアドレスデコーダと、前記
新たなアドレス信号を受けてデータを出力する記憶装置
とを付加し少くとも一部の内容を新たに付加した記憶装
置から出力させるための切換回路を有することを特徴と
した記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60071143A JPS61230699A (ja) | 1985-04-05 | 1985-04-05 | 記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60071143A JPS61230699A (ja) | 1985-04-05 | 1985-04-05 | 記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61230699A true JPS61230699A (ja) | 1986-10-14 |
Family
ID=13452073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60071143A Pending JPS61230699A (ja) | 1985-04-05 | 1985-04-05 | 記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230699A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220299A (ja) * | 1988-02-29 | 1989-09-01 | Nec Corp | 読み出し専用メモリー装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52153632A (en) * | 1976-06-16 | 1977-12-20 | Toshiba Corp | Memory correction system |
| JPS5335A (en) * | 1976-06-23 | 1978-01-05 | Toshiba Corp | Contents rewriting method for fixed memory |
| JPS551607A (en) * | 1978-06-16 | 1980-01-08 | Nec Corp | Read data correction system of mask read-only memory |
| JPS56111198A (en) * | 1980-02-08 | 1981-09-02 | Hitachi Ltd | Correcting system for read only memory |
-
1985
- 1985-04-05 JP JP60071143A patent/JPS61230699A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52153632A (en) * | 1976-06-16 | 1977-12-20 | Toshiba Corp | Memory correction system |
| JPS5335A (en) * | 1976-06-23 | 1978-01-05 | Toshiba Corp | Contents rewriting method for fixed memory |
| JPS551607A (en) * | 1978-06-16 | 1980-01-08 | Nec Corp | Read data correction system of mask read-only memory |
| JPS56111198A (en) * | 1980-02-08 | 1981-09-02 | Hitachi Ltd | Correcting system for read only memory |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220299A (ja) * | 1988-02-29 | 1989-09-01 | Nec Corp | 読み出し専用メモリー装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987581A (en) | Configurable address line inverter for remapping memory | |
| JPH04141794A (ja) | Ｉｃカード | |
| JPS61230699A (ja) | 記憶方式 | |
| JPS623520B2 (ja) | ||
| JPS5945694A (ja) | Ｒｏｍ読出し情報変更方式 | |
| JPH04359320A (ja) | 電子機器 | |
| JPS63225839A (ja) | セキユリテイ機能付きｒｏｍ | |
| JP3251265B2 (ja) | メモリ出力制御回路 | |
| JPH11232885A (ja) | 半導体記憶装置 | |
| JPH0962320A (ja) | データ処理装置 | |
| JPH02280231A (ja) | マイクロプログラム制御装置 | |
| JPS62224854A (ja) | マイクロ・コンピユ−タ | |
| JPS61133449A (ja) | コンピユ−タにおける外部メモリへのアクセス方法 | |
| JPH04336694A (ja) | メモリーカード | |
| JPS62180585A (ja) | チツプセレクト回路 | |
| JPH0380492A (ja) | 記憶装置 | |
| JPH07302229A (ja) | データフロー制御装置およびメモリ装置 | |
| JPH06195527A (ja) | Ｉｃメモリカード | |
| JPH0527944A (ja) | データ書き込み・送出装置 | |
| JPS62276636A (ja) | メモリ制御回路 | |
| JPS62124689A (ja) | プログラマブルチツプセレクト信号発生回路 | |
| JPS63234497A (ja) | メモリ装置 | |
| JPH0448497A (ja) | Ｐｒｏｍ | |
| JPH10275113A (ja) | 記憶装置 | |
| JPH0540685A (ja) | アドレスデコーダ |