JPS61225942A - フレ−ム同期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ローカルエリアネットワーク等のデジタル信
号伝送に用いられるマルチフレーム伝送方式におけるフ
レーム同期検出回路に関する。

〔発明の技術的背景〕

一般にフレーム同期ワードを分散して各フレームの先頭
に挿入するマルチフレーム方式を用いたデジタル信号伝
送装置におけるフレーム同期検出回路は、第６図または
第７図に示すように講成されている。

第６図に示すフレーム同期検出回路は、入力信号ＡＩＩ
：ｌフレームごとに多点監視するもので、入力された信
号を１フレ一ム分遅延して出力する１０個のシフトレジ
スタＳＲ１〜ＳＲ１，およびこれらシフトレジスタＳＲ
１〜ＳＲ１，の各出力を各ピット毎に監視してフレーム
同期検出信号を出力するナンド回路ＮＡから構成される
。ここでこの第６図に示す回路においては、フレーム同
期・母ターンとして１０００１１０１１１０誉（舛はＯ
または１）が用いられており、シフトレジスタＳＲＩ〜
ＳＲ１゜は例。

えば１フレーム長に対応する１９３ステージのシフトレ
ジスタからそれぞれ構成されている。

第７図に示すフレーム同期検出回路は、フレーム同期パ
ターンＣを出力するリファレンス信号発生器１１と、フ
レーム同期ノＪ？ターンＣと入力信号Ａとを比較してそ
の比較結果に基づく信号を出力する比較器１２と、比較
結果に基づく信号をクロックセレクタ回路１４からのク
ロック／４ルスにより取込み、出力信号ヲリファレンス
信号発生器１１およびクロックセレクタ回路１４へ出力
するフリッグフロッ！１３とから構成されている。

すなわち、入力信号Ａはリファレンス信号発生器１１か
ら出力するフレーム同期・ぐターンＣと１ピツトごとに
順次、比較器１２で比較され、その比較結果に基づく信
号がフリラグフロ、ｆ１３に加えられ、このフリップフ
ロップ１３は、りｌ：Ｉツクセレクタ回路１４から１ピ
ツトごとに出力する受信クロ、りＥが加えられ、比較器
１２からの信号と受信クロックＥからの入力があると出
力Ｑか゛らリファレンス信号発生器１１およびクロック
セレクタ回路１４へ出力信号を出力する。ここで前記比
較器１２で入力信号Ａとフレーム同期信号Ｃが一致する
と、クロックセレクタ回路１４はフレームクロックＦを
出力し、一致した位置から１フレーム長後の入力信号Ａ
と７レ一ム同期／Ｊ？ターンＣとの一致が得られるか否
かを調べ、その結果、一致しない時はその位置から再び
受信クロ、りＥにより１ピツトごとの入力信号Ａとフレ
ーム同期ｚ？ターンＣとの比較を行ない、一致している
時は続けて１フレーム長ごとの比較を行ないフレーム同
期ノ４ターンに関し、全てに一致が得られると同期がと
れたと判定し、リファレンス信号発生器１１からは同期
検出信号Ｂが外部へ出力する。

〔背景技術の問題点〕

しかし、このような従来のフレーム同期検出回路におい
て、第６図に示したものではフレームメモリのために大
容量のメモリを必要とし、特にフレーム同期・臂ターン
が長いとメモリの量も増大してしまい高価なものとなる
。また第７図に示したものではリファレンス信号発生器
および比較器を必要とするので回路構成が複雑になると
ともに、入力信号とフレーム同期信号を逐次監視してい
くので同期復帰時間が長くなるという問題点があった。

〔発明の目的〕

本発明は、上記問題点に鑑みなされたもので、回路構成
を簡単にしフレームメモリの量を減少させるとともに、
同期復帰時間の短縮を図かるフレーム同期検出回路を提
供することを目的とする。

〔発明の概要〕

本発明は入力された状態信号を所定時間遅延して出力す
る遅延回路と、フレーム同期をとるべき入力信号および
前記遅−回路が出力する状態信号に基づき次の状態信号
を求め、この次の状態信号を前記遅延回路へ入力する状
態検出回路とを設け、この状態検出回路に入力信号とし
てフレーム同期７４ターンが一フレーム周期毎に入力さ
れた場合に到達する所定の状態を示す状態信号を前記状
態検出回路が出力することによってフレーム同期を検出
するようにしたものである。

〔発明の実施例〕

以下、本発明の実施例としてＰＣＭ　１次群のフレーム
同期信号を検出する方法について第１図乃至第５図の図
面に基づき詳細に説明する。

第１図は、本発明の基本構成回路を示す図で、第２図は
本発明に用いる入力信号の構成図の一例である。

状態検出回路２０に取込まれる入力信号Ａは、例えば１
２フレームからなり、各フレームはそれぞれ１ピツトの
フレーム同期ワードＳと１９２ビツトのデータ信号すに
よって構成されており、各フレームのフレーム同期ワー
ドＳの個数は１２個で、この１２個のピット列によりフ
レーム同期／４ターンが構成されている。

フレーム同期・母ターンは、予め状態検出回路２０に記
憶されており、フレーム同期をとるべき入力信号Ａが取
込まれると状態検出回路２０は、入力信号Ａと後述する
遅延回路（シフトレジスタ）３０から出力される状態信
号に対応したフレーム同期パターンのピット内容とを各
ビット毎に比較する。この比較結果に対して、状態検出
回路２０は前記フレーム同期・２ターンの次のビットに
遷移するか、最初のビットに遷移するか判定し、判定し
たビットに対応する４ピツトの状態信号Ｄ３〜Ｄｏを出
力端子からシフトレジスタ３０に出力する。

つまシ状態検出回路２０は、入力信号Ａとフレーム同期
パターンのピット内容との比較において、両者が一致し
た時は第３図の状態遷移図に示すように、８里から８１
２方向へ従に状態遷移を起こす状態信号を、不一致の時
は最初の８１に状態を戻す状態信号Ｄ３〜Ｄ、をシフト
レジスタ３０に出力する。

シフトレジスタ３０は、上述した状態検出回路２０から
出力される状態信号Ｄ３〜ｎｏを取込み、１フレーム長
（１９３ビ、ト）シフトさせり後ニ状態検出回路２０に
出力する。すなわち状態検出回路２０には１フレーム長
前の状態信号Ｄ３〜Ｄ。

が入力されることとなり、状態検出回路２０はこの状態
信号に対応するフレーム同期・母ターンのピット内容と
入力信号とを順次比較する。

そして上記比較により状態遷移がＳｔＺまで進みフレー
ム同期・やターンの最終ピットにおいて一致が検出され
ると、状態検出回路２０は外部にフレーム同期の確立を
示すフレーム同期検出信号Ｂを出力し、最初の８１に状
態を遷移する状態信号をシフトレジスタ３０に出力する
。

ところで上記状態検出回路２０は、例えばリードオンリ
ーメモリ（ＲＯＭ）　ｔ−用いても構成することができ
る。入力信号Ａのフレーム同期・母ターン會＠１０００
１１０１１１０舛”とすると、状態検出回路２０を構成
するこのＲＯＭに書き込まれるデータは、第１表、第２
表に示すようになる。

第１表　　　　　　　第２表 すなわち正しいフレーム同期・母ターンのピット列がＡ
４から入力すると、第１表に示すように、ＲＯＭから読
み出される出力信号Ｄ３〜Ｄｏは次の状１ｉを示すデー
タに遷移する。

状態信号Ｄ３〜Ｄｏは、シフトレジスタ３ｏの入力端子
！３〜ＩｏＫ入力し、１フレーム長後出力端子０３〜Ｏ
ｏから出力する。このようにしてＲＯＭのアドレスＡ３
〜ＡｏがＢまで進む（状態が８１１になる）と、出力信
号Ｄ４がＬになる（同期）母ルスが出力される）。

一方、Ａ４にフレーム同期／ＪＰターンのピット列と不
一致の信号が入力すると、第２表に示すように、状態信
号り、〜Ｄｏは＠Ｏｍとなる（状態を８皿に戻す）。

なお、上記実施例に用いたフレーム同期パターンの場合
、第４図に示すような事態が生じることカアル。つまり
正しいフレーム同期・ぐターｙｏピット列＠１０００１
１０１１１０舛　”がＡ４から入力し、アドレスＡｓ　
ｘＡｏがたまたま″３”（状態が８４　）になっている
と、第１段目（左側）ではアドレスＡ４に信号″′０″
が入力することを期待しており、この場合アドレスＡ４
に信号＠１＃が入力すると、アドレスＡ３〜ＡＯは“Ｏ
”（Ｓｔの状態）になる。そして以下１人力信号と状態
信号に対応したフレーム同期ノＪ？ターンのピット内容
を各ピット毎に比較すると第５図のループが成立し、ア
ドレスＡに正しいフレーム同期／Ｊ？ターンが入力され
ているにもかかわらず同期がとれないこととなってしま
う。

この対策としては、シフトレジスタ出力ｔノｅワー・オ
ン・リセットすることにより、アドレスＡ３〜Ａｏ　ｔ
″″０＃にする方法と状態遷移の仕方を変える方法が考
えられる。しかし前者の方法では、入力信号はランダム
・データにフレーム同期・母ターンがのった信号である
時、また伝送路誤シによって入力信号に誤りが生じた時
には対応ができないこととなる。

そこで状態遷移図を改良して第５図に示す状態遷移図を
採用すると、状態はＳ４から８２に遷移することとなる
ので、上述の不都合を解消することができる。またこの
とき状態検出回路２０ｔ−構成するＲＯＭに書き込まれ
名データは、第３表に示すようになる。

第３表 なお、本発明における状態遷移は、実施例に用いた状態
遷移の方法に限らず入力信号のフレーム同期・やターン
の組み合わせがかわれば、その同期パターンにあわせて
ＲＯＭの内容を書き換え、別の状態遷移を行なわせるこ
ともできる。また本実施例では状態検出回路にＲＯＭを
用いたが本発明ではＲＯＭに限らす項生ロジックを構成
する他の素子を用いることもできる。

〔発明の効果〕

以上説明したように本発明は入力された状態信号を所定
時間遅延して出力する遅延回路と、フレーム同期をとる
べき入力信号および前記遅延回路が出力する状態信号に
基づき次の状態信号を求めこの次の状態信号を前記遅延
回路へ入力する状態検出回路とを設け、この状態検出回
路に入力信号としてフレーム同期・ぐターンが一フレー
ム周期毎に入力された場合に到達する所定の状態を示す
状態信号を前記状態検出回路が出力することによってフ
レーム同期を検出するようにしているので、回路構成が
簡単になシメモリの量を減少することができ、コストの
低下を図ることができる。また入力信号をフレーム同期
・ｉターンの各ピットと比較しているため、同期引込み
時間が短かくなシ、かつ入力信号の各ピットがフレーム
同期・やターンのピットであるか否かを判別することな
く、フレーム同期フレームを検出するので判別のための
信号処理を不要にするという効果を奏する。

【図面の簡単な説明】

Ｗｃ１図は本発明の基本構成回路図、第２図は本発明の
実施例に用いる入力信号の構成図、第３図は同期ノ４タ
ーンの状態遷移図、第４図は第３図により同期ノやター
ンを遷移させた特殊な一例、第５図は第３図を改良した
状態遷移図、第６図は従来のフレーム同期信号検出回路
の一実施例、第７図は同じく他の実施例である。 ２０・・・状態検出回路、３０・・・遅延回路、Ａ・・
・入力信号、Ｂ・・・フレーム同期検出信号、Ｓ・・・
フレーム同期ワード、ｂ・・・データ信号 第１図 第３図

Claims (2)

【特許請求の範囲】
1. （１）入力された状態信号を所定時間遅延して出力する
   遅延回路と、フレーム同期をとるべき入力信号および前
   記遅延回路が出力する状態信号に基づき次の状態信号を
   求め、この次の状態信号を前記遅延回路へ入力する状態
   検出回路とを備え、この状態検出回路に入力信号として
   フレーム同期パターンが一フレーム周期毎に入力された
   場合に到達する所定の状態を示す状態信号を前記状態検
   出回路が出力することによってフレーム同期を検出する
   ことを特徴とするフレーム同期検出回路。
2. （２）状態検出回路は所定アドレスにより指定される領
   域には所定の状態であるフレーム同期検出状態を示すデ
   ータを記憶すると共に前記所定アドレス以外のアドレス
   により指定される領域にはフレーム同期パターンが入力
   された場合に前記所定アドレスを作成できるように次に
   読み出すべき領域を指示するアドレスデータの一部を記
   憶し、フレーム同期をとるべき入力信号と遅延回路が出
   力する状態信号とにより形成されるアドレスにより指定
   される領域に記憶されたアドレスデータを読み出し、こ
   のアドレスデータを前記遅延回路へ状態信号として入力
   する記憶回路であることを特徴とする特許請求の範囲第
   （１）項記載のフレーム同期検出回路。