JPS61222160A - 光電変換素子の形成方法 - Google Patents
光電変換素子の形成方法Info
- Publication number
- JPS61222160A JPS61222160A JP60063036A JP6303685A JPS61222160A JP S61222160 A JPS61222160 A JP S61222160A JP 60063036 A JP60063036 A JP 60063036A JP 6303685 A JP6303685 A JP 6303685A JP S61222160 A JPS61222160 A JP S61222160A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion layer
- layer
- high resistance
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000002411 adverse Effects 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000001179 sorption measurement Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ファクシミリ、デジタル複写機等の画像読取
り用等に用いられる光電変換素子の形成方法に関する。
り用等に用いられる光電変換素子の形成方法に関する。
従来技術
一般に、この種の光電変換素子の光電変換材料としての
半導体材料には、Ｓｉ、Ｇｅ等の■族材料、Ｇ ａ Ａ
ｓ等のｍ−ｖ族材料、ＣｄＳ、ＺｎＯ等の■−■族材
料がある。そして、ブアクシミリ。
半導体材料には、Ｓｉ、Ｇｅ等の■族材料、Ｇ ａ Ａ
ｓ等のｍ−ｖ族材料、ＣｄＳ、ＺｎＯ等の■−■族材
料がある。そして、ブアクシミリ。
複写機等に用いる原稿読取り素子の加工プロセスは一般
に第４図に示す方式が採られる。即ち、同図（ａ）に示
すように基板１上に光電変換膜（充電変換材料）２を形
成し、これを同図（ｂ）に示すように所定形状にパター
ン加工する０次に、同図（ｃ）に示すように光電変換膜
２上に電極３を形成し、更に同図（ｄ）に示すように全
面にパシベーション膜４を形成するものである。
に第４図に示す方式が採られる。即ち、同図（ａ）に示
すように基板１上に光電変換膜（充電変換材料）２を形
成し、これを同図（ｂ）に示すように所定形状にパター
ン加工する０次に、同図（ｃ）に示すように光電変換膜
２上に電極３を形成し、更に同図（ｄ）に示すように全
面にパシベーション膜４を形成するものである。
ところが、同図（ｂ）に示す加工工程では、酸。
アルカリを用いるウェットプロセスかプラズマエツチン
グ等のドライプロセスが採られるが、何れにしても光電
変換膜２表面に種々な形で残渣が残り、これが素子特性
を変化させることになる。これは、ウェットプロセスに
よる場合、特に特性劣化が大きい、又、最後に、同図（
ｄ）に示すように表面安定化１表面保護用にパシベーシ
ョン膜４を形成するが、この場合でもプロセスの影響を
完全に除去することはできないものである。特に、第４
図のプロセスが光電変換材料の光導電効果を利用する場
合には、光電変換膜２の表面の効果が大きく効いてくる
ため、加工プロセスの影響を低減させることが重要とな
る。
グ等のドライプロセスが採られるが、何れにしても光電
変換膜２表面に種々な形で残渣が残り、これが素子特性
を変化させることになる。これは、ウェットプロセスに
よる場合、特に特性劣化が大きい、又、最後に、同図（
ｄ）に示すように表面安定化１表面保護用にパシベーシ
ョン膜４を形成するが、この場合でもプロセスの影響を
完全に除去することはできないものである。特に、第４
図のプロセスが光電変換材料の光導電効果を利用する場
合には、光電変換膜２の表面の効果が大きく効いてくる
ため、加工プロセスの影響を低減させることが重要とな
る。
目的
本発明は、このような点に鑑みなされたもので、光電変
換層の加工プロセスにおいてこの光電変換層に殆ど悪影
響を与えることのない光電変換素子の形成方法を提供す
ることを目的とする。
換層の加工プロセスにおいてこの光電変換層に殆ど悪影
響を与えることのない光電変換素子の形成方法を提供す
ることを目的とする。
構成
本発明は、上記目的を達成するため、 基板上に光電変
換層を形成する工程と、この光電変換層上のこの光電変
換層の材質と同一材質による高抵抗層を連続的に形成す
る工程と、これらの高抵抗層と光電変換層とを所定形状
にパターン加工する工程とからなることを特徴とするも
のである。
換層を形成する工程と、この光電変換層上のこの光電変
換層の材質と同一材質による高抵抗層を連続的に形成す
る工程と、これらの高抵抗層と光電変換層とを所定形状
にパターン加工する工程とからなることを特徴とするも
のである。
以下、本発明の第一の実施例を第１図及び第２図に基づ
いて説明する。まず、第１図（ａ）に示すように基−５
上に半導体材料による光電変換層６を形成するとともに
、この光電変換層６上に連続的に高抵抗層７を形成する
。この高抵抗層７は前記光電変換層６の材料と同一材料
により形成される。そして、同図（ｂ）に示すように高
抵抗層７を含めて前記光電変換層６を所定形状にパター
ン加工し、同図（Ｑ）に示すように電極８を形成するも
のである。このようなプロセスによれば、光電変換層６
の大部分が空気中に晒されることがなく、Ｈ２Ｏ，Ｎ、
、０２等の光電変換層６表面への吸着を抑えることがで
きる。又、光電変換層６と高抵抗層７とは、例えばスパ
ッタリング法プラズマＣＶＤ法、光ＣＶＤ法等の薄膜形
成方法により真空を破ることなく形成できるので、この
点でも、より不純物の混入を防止することができる。
いて説明する。まず、第１図（ａ）に示すように基−５
上に半導体材料による光電変換層６を形成するとともに
、この光電変換層６上に連続的に高抵抗層７を形成する
。この高抵抗層７は前記光電変換層６の材料と同一材料
により形成される。そして、同図（ｂ）に示すように高
抵抗層７を含めて前記光電変換層６を所定形状にパター
ン加工し、同図（Ｑ）に示すように電極８を形成するも
のである。このようなプロセスによれば、光電変換層６
の大部分が空気中に晒されることがなく、Ｈ２Ｏ，Ｎ、
、０２等の光電変換層６表面への吸着を抑えることがで
きる。又、光電変換層６と高抵抗層７とは、例えばスパ
ッタリング法プラズマＣＶＤ法、光ＣＶＤ法等の薄膜形
成方法により真空を破ることなく形成できるので、この
点でも、より不純物の混入を防止することができる。
ここで、高抵抗層７の具体的な形成を、プラズマＣＶＤ
法を用いたａ −Ｓ ｉの場合を例にとり説明する。ま
ず、ａ−８ｉによる光電変換層６は、通常、ＳｉＨ４ガ
スを高周波電源パワー：１〜５ＯＷ、圧カニ〜ＩＴｏｒ
ｒ、流量：〜１００１０００Ｍの条件により形成するが
、特に基板５の温度の効果が大きく２００〜３５０℃が
標準的である。しがして、高抵抗層７は基板５の温度が
室温〜２００℃、より好ましくは５０〜１００″Ｃ程度
の条件で形成する。これは第２図に示す基板温度に対す
る導電率（低効率の逆数）の変化の特性により理解し得
る０図中、σｐは光導電率、σＤは暗導電率を示す、こ
のような特性を利用し、まず、基板温度を２００〜３５
０℃としてａ−８ｉ層を形成してこれを光電変換層６と
し、次に基板温度を下げて５０〜１００℃程度として膜
形成を行ないこれを高抵抗層７とするものである（基板
温度以外の条件は一定にしておく）。ここで、光電変換
層６の抵抗値は１０ａΩ程度とされるが、高抵抗層７の
抵抗値は１０”Ω以上とされる。
法を用いたａ −Ｓ ｉの場合を例にとり説明する。ま
ず、ａ−８ｉによる光電変換層６は、通常、ＳｉＨ４ガ
スを高周波電源パワー：１〜５ＯＷ、圧カニ〜ＩＴｏｒ
ｒ、流量：〜１００１０００Ｍの条件により形成するが
、特に基板５の温度の効果が大きく２００〜３５０℃が
標準的である。しがして、高抵抗層７は基板５の温度が
室温〜２００℃、より好ましくは５０〜１００″Ｃ程度
の条件で形成する。これは第２図に示す基板温度に対す
る導電率（低効率の逆数）の変化の特性により理解し得
る０図中、σｐは光導電率、σＤは暗導電率を示す、こ
のような特性を利用し、まず、基板温度を２００〜３５
０℃としてａ−８ｉ層を形成してこれを光電変換層６と
し、次に基板温度を下げて５０〜１００℃程度として膜
形成を行ないこれを高抵抗層７とするものである（基板
温度以外の条件は一定にしておく）。ここで、光電変換
層６の抵抗値は１０ａΩ程度とされるが、高抵抗層７の
抵抗値は１０”Ω以上とされる。
このような本実施例方式によるものと、第４図の如き従
来のものとを比較してみると、まず、光電変換層のパタ
ーン加工後の経時変化は、従来方式では光電流が１００
ｎＡ→５０ｎＡと変化が大であったが、本実施例によれ
ば１００ｎＡ→８０ｎＡと変化が小になったものである
。又、工程数の点でも、従来は多め（第４図では、４工
程）であるが、本実施例では少なめ（第１図では３工程
でパシベーション形成工程を省略できる）となる。
来のものとを比較してみると、まず、光電変換層のパタ
ーン加工後の経時変化は、従来方式では光電流が１００
ｎＡ→５０ｎＡと変化が大であったが、本実施例によれ
ば１００ｎＡ→８０ｎＡと変化が小になったものである
。又、工程数の点でも、従来は多め（第４図では、４工
程）であるが、本実施例では少なめ（第１図では３工程
でパシベーション形成工程を省略できる）となる。
第３ＷＩは第二の実施例を示すもので、電極８を先に形
成するものに適用したものである。
成するものに適用したものである。
なお、これらの実施例では、高抵抗層７を光電変換層６
上に全面的に形成するようにしたが、少なくともその一
部に形成するものであればよい。
上に全面的に形成するようにしたが、少なくともその一
部に形成するものであればよい。
効果
本発明は、上述したようにパシベーション膜方式に代え
て、光電変換層の材質と同一材質による高抵抗層を光電
変換層上に連続的に形成する工程を含むので、加工プロ
セスに対して光電変換層をこの高抵抗層により保護する
ことができ、プロセスによる光電変換層への悪影響をな
くし良好なる特性のものとすることができるものである
。
て、光電変換層の材質と同一材質による高抵抗層を光電
変換層上に連続的に形成する工程を含むので、加工プロ
セスに対して光電変換層をこの高抵抗層により保護する
ことができ、プロセスによる光電変換層への悪影響をな
くし良好なる特性のものとすることができるものである
。
第１図（ａ）〜（ｃ）は本発明の第一の実施例を工程順
に示す断面図、第２図は基板温度に対する導電率の変化
特性図、第３図（ａ）〜（Ｑ）は本発明の第二の実施例
を工程順に示す断面図、第４図（ａ）〜（ｄ）は従来例
を工程順に示す断面図である。 ５・・・基板、６・・・光電変換層、７・・・高抵抗摺
出 願 人 株式会社 リ コ −１．３図
に示す断面図、第２図は基板温度に対する導電率の変化
特性図、第３図（ａ）〜（Ｑ）は本発明の第二の実施例
を工程順に示す断面図、第４図（ａ）〜（ｄ）は従来例
を工程順に示す断面図である。 ５・・・基板、６・・・光電変換層、７・・・高抵抗摺
出 願 人 株式会社 リ コ −１．３図
Claims (1)
- 基板上に光電変換層を形成する工程と、この光電変換層
上のこの光電変換層の材質と同一材質による高抵抗層を
連続的に形成する工程と、これらの高抵抗層と光電変換
層とを所定形状にパターン加工する工程とからなること
を特徴とする光電変換素子の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60063036A JPS61222160A (ja) | 1985-03-27 | 1985-03-27 | 光電変換素子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60063036A JPS61222160A (ja) | 1985-03-27 | 1985-03-27 | 光電変換素子の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61222160A true JPS61222160A (ja) | 1986-10-02 |
Family
ID=13217696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60063036A Pending JPS61222160A (ja) | 1985-03-27 | 1985-03-27 | 光電変換素子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61222160A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399130A (ja) * | 1986-10-13 | 1988-04-30 | Sumitomo Electric Ind Ltd | ワイヤ−放電加工用電極線 |
-
1985
- 1985-03-27 JP JP60063036A patent/JPS61222160A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399130A (ja) * | 1986-10-13 | 1988-04-30 | Sumitomo Electric Ind Ltd | ワイヤ−放電加工用電極線 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581099A (en) | Method for preparation of a photosensor | |
| JPS62122268A (ja) | 固体撮像素子 | |
| JPS61222160A (ja) | 光電変換素子の形成方法 | |
| JP3034327B2 (ja) | キャパシタ電極の形成方法 | |
| JPH01295457A (ja) | 積層型固体撮像装置及びその製造方法 | |
| JPH0513802A (ja) | 光電変換装置 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPS5844867A (ja) | 固体撮像装置及びその製造方法 | |
| JP3003875B2 (ja) | フォトセンサの製造方法 | |
| US4705598A (en) | Method of producing photosensor | |
| JPS61108165A (ja) | 固体撮像素子 | |
| JPH0582733A (ja) | 容量素子 | |
| JPH0456275A (ja) | 固体撮像装置の製造方法 | |
| JPH05291295A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0715882B2 (ja) | 埋込み層を有する半導体基板の製作方法 | |
| JPH04217364A (ja) | 光電変換素子及びその製造法 | |
| JPH04215426A (ja) | 半導体装置の製造方法 | |
| JPH10200149A (ja) | フォトダイオードの製造方法 | |
| JPS639756B2 (ja) | ||
| JPH0541530A (ja) | フオトセンサの作製法 | |
| JPH0812932B2 (ja) | フォトセンサアレイ | |
| JPH0327022A (ja) | 薄膜ダイオードの製造方法 | |
| JPH04133358A (ja) | 半導体装置用電極 | |
| JPH05347427A (ja) | 光センサ | |
| JPS60249228A (ja) | 撮像タ−ゲツト |