JPH01295457A

JPH01295457A - 積層型固体撮像装置及びその製造方法

Info

Publication number: JPH01295457A
Application number: JP63126503A
Authority: JP
Inventors: Yoshinori Iida; 義典飯田; Shinji Uke; 真司宇家; Hidenori Shibata; 英紀柴田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-05-24
Filing date: 1988-05-24
Publication date: 1989-11-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、固体撮像素子チップ上に光導電体膜を積層し
て構成される積層型固体撮像装置に係わり、特に画素電
極部構造の改良をはかった積層型固体撮像装置及びその
製造方法に関する。

（従来の技術）固体撮像素子チップ上に光導電体膜を積層した２階建て
構造の固体撮像装置は、感光部の開口面積を広くするこ
とができるため、高感度且つ低スミアと云う優れた特性
を有する。このため、この固体撮像装置は、各種監視用
テレビジョンや高品位テレビジョン等のカメラとして有
望視されている。この種の固体撮像装置用の光導電体膜
としては、現在のところ、アモルファス材料膜が用いら
れている。例えば、５ｅ−Ａｓ−Ｔｅ膜、　Ｚｎ５ｅ−
ＺｎＣｄＴｅ。

ａ−８ｉ：Ｈ膜（水素化非晶質シリコン膜）等である。

これらの材料の中で特に、特性や加工性の良さ、低温形
成の可能性等から、ａ−８１：Ｈ膜が本命になりつつあ
る。

第８図はこの種の積層型固体撮像装置の概略構造を示す
断面図であり、図中１０はｐ型Ｓｉ基板、１１はｐ＋素
子分離層、１２はｎ”垂直ＣＣＤチャネル、１３はｎ＋
＋蓄積ダイオード、１５ａ。

１５ｂは転送ゲート電極、１６は第１絶縁層、１７は画
素電極配線、１８は第２絶縁層、２０は画素電極、２１
は光導電体膜、２２は透明電極を示している。ここで、
画素電極２０及び光導電体膜２１は、第９図に示す如く
して形成される。まず、第９図（ａ）に示す如く、第２
絶縁層１８上に電極材料２０′を堆積した後、この上に
レジスト３１を形成する。次いで、第９図（ｂ）に示す
如くレジスト３１をマスクに電極材料２０′をエツチン
グして画素電極２０を形成し、その後同図（Ｃ）に示す
如くレジスト３１を除去する。この状態では、第９図（
ｄ）に示す如く画素電極２０の表面に自然酸化膜９１が
形成されることがある。そこで、次に第９図（ｅ）に示
す如くこの自然酸化膜９１をエツチング除去する。この
とき、絶縁層１８の露出部も僅かながらエツチングされ
る。その後、第９図（ｆ）に示す如く、全面に光導電体
膜２１を堆積する。このとき、光導電体膜２１には、下
地の段差により異常成長９２が生じることがある。

ところで、積層型固体撮像装置においては、光導電体膜
を積層することによる画像欠陥、残像の増大という問題
がある。画像欠陥は、光導電体膜堆積時の基板表面形状
、特に段差形状により光導電体膜の異常成長が起こり光
導電体膜の耐圧が低下することで発生し、再生画像上で
は白色の点キズとして現われる（昭和６０年秋季応用物
理学会予稿集１）、４６４．昭和５９年春季応用物理学
会予稿集ｐ、４０５）。この画像欠陥を低減するために
、画素電極端やコンタクトホール端の断面形状をテーバ
形状とし、表面段差を緩和する方法がある。しかし、テ
ーバ形状による段差の緩和は必らずしも十分ではなく、
また画素電極の膜厚についても制約されるため十分な低
スミア特性を得られれないこともある。

残像の増加は、光導電体膜中のトラップ準位によりトラ
ップされた信号電荷が先オフ後に熱的に放出されること
によるものである。画素電極と光導電体膜の界面近傍に
おけるトラップ準位に起因する残像を低減するために、
画素電極として表面の自然酸化膜の除去が容易な金属シ
リサイドを用いる方法が既に提案されている（特願昭６
２−２９７９［ｉ５３号）。しかし、この方法では画素
電極表面の自然酸化膜除去工程において、画素電極間の
いわゆる画素分離領域の絶縁膜がエツチングされる。こ
のため、画素分離領域に凹形状及び画素電極のオーバー
リング形状となることがあり、これらの表面形状に起因
する画像欠陥が発生する場合がある（第９図（ｅ））。

また、一般に金属シリサイドは金属よりも光透過率が高
いため低スミア特性を得るためには画素電極の厚膜化が
必要であり、やはり表面の段差形状に起因する画像欠陥
の増加を招く。

一方、本来は積層型固体撮像装置の特長の一つである低
スミア特性をさらに向上するためには、前述の画素電極
の厚膜化以外にも、画素分離領域の小面積化により半導
体基板内に侵入する長波長光を低減する方法がある。し
かし、この画素分離幅はフォトリソグラフィ工程の最小
加工寸法により制限されてしまう。画素分離領域とオー
バーラツプする光シールド膜を設けることにより低スミ
ア特性を得る方法もあるが、この方法では素子製造工程
が複雑化する上に光シールド膜形成による基板表面の段
差構造が生じ、やはり画像欠陥の増加を招く。

（発明が解決しようとする課８）このように従来の積層型固体撮像装置においては、光導
電体膜堆積前の基板表面に画素電極端部による段差が生
じ、この段差形状に起因して画像欠陥が発生するという
問題があった。また、スミア特性改善のために画素電極
の厚膜化及び画素電極下への光シールド膜の形成を行え
ば、前記の段差はさらに大きくなる。さらに、残像特性
改善のために画素電極表面酸化膜の除去処理を行えば、
同様に前記の段差は大きくなる。いずれにせよ、この段
差形状に起因する画像欠陥が発生し、低スミア、低残像
且つ低画像欠陥という特性を満足できないという問題が
あった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、画素電極を厚膜化しても光導電体膜
堆積直前の基板表面を平坦にすることができ、低スミア
、低残像と同時に低画像欠陥という特徴を持つ積層型固
体撮像装置及びその製造方法を提供することにある。

［発明の構成］（課題を解決するための手段）本発明の骨子は、積層型固体撮像装置における画素電極
間の画素分離領域に絶縁体からなる画素分離層を形成す
ることにより、光導電体膜堆積時の基板表面の平坦性を
良好に保つことにある。

即ち本発明は、半導体基板上に信号電荷蓄積ダイオード
及び信号電荷読出し部が配列され、且つ最上部に信号電
荷蓄積ダイオードに電気的に接続された画素電極が形成
された固体撮像素子チップと、このチップ上に積層され
た光導電体膜とを備えた積層型固体撮像装置において、
前記画素電極間を電気的に分離する領域に絶縁体からな
る画素分離層を埋込み形成するようにしたものである。

また本発明は、上記構造の積層型固体撮像装置の製造方
法において、前記画素電極形成後に全面に絶縁膜を堆積
し、次いでこの絶縁膜上にレジストを塗布してその表面
を平坦化し、しかるのち前記レジスト及び絶縁膜を前記
画素電極の表面に達するまでエツチングするようにした
方法である。

また本発明は、上記構造の積層型固体撮像装置の製造方
法において、前記画素電極間を電気的に分離するための
画素分離領域に絶縁膜を選択的に形成した後、全面に電
極材料を堆積し、次いでこの電極材料上にレジストを塗
布してその表面を平坦化し、しかるのち前記レジスト及
び電極材料を前記絶縁膜の表面に達するまでエツチング
するようにした方法である。

さらに本発明は、上記絶縁膜を選択形成する代わりに、
画素分離領域に金属シリサイドからなる光シールド層を
選択的に形成した後、この先シールド層を酸化すること
で光シールド層表面に酸化シリコンからなる画素分離層
（絶縁膜）を形成するようにした方法である。

（作　用）本発明によれば、画素分離領域に画素分離層（絶縁膜）
を埋込むことにより、画素電極端部の段差がなくなり、
画素電極の膜厚によらず光導電体膜堆積時の基板表面の
平坦性を良好に保つことが可能である。従って、表面段
差に起因する画像欠陥を大幅に低減でき、さらに画素電
極を厚くすることが可能であるのでスミア特性も向上す
る。

また、画素分離層の断面形状をテーバ形状とする、或い
は画素分離層内に光シールド層を埋込む等の構造も可能
となり、これによりスミア特性を更に向上することも可
能となる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は、本発明の第１の実施例に係わる積層型固体撮
像装置の概略構造を示す断面図であり、信号電荷読み出
し部にインターライン転送ＣＣＤ（Ｉｎｔｅｒｌｌｎｅ
　Ｔｒａｎｓｆｅｒ　ＣＣＤ）を用いた例である。

これを製造工程に沿って説明すれば、まずｐ型Ｓｉ基板
（半導体基板）１０の表面層にｐ＋層（素子分離領域）
１１、ｎ＋層（垂直ＣＣＤチャネル）１２及びｎ＋＋層
（蓄積ダイオード）１３を形成する。さらに、この基板
１０上にゲート絶縁膜を介して垂直ＣＣＤの転送ゲート
電極１５ａ。

１５ｂを形成する。次いで、この上に第１絶縁層１６を
堆積した後に、該絶縁層１６に画素電極配線１７と蓄積
ダイオード１３との電気的導通のためのコンタクトホー
ルを形成する。そして、画素電極配線１７を形成した後
に、表面形状を平坦化する目的でＢＰＳＧ或いはＰＳＧ
からなる第２絶縁層１８を形成し、この絶縁層１８に画
素コンタクトホールを形成する。

次に、画素分離層１９及び画素電極２０を形成し、最後
に光導電体膜２１と透明電極２２を形成することになる
が、これらの工程については第２図に示す工程断面図を
用いて説明する。第２図は、第１図における画素分離層
１９１画素電極２０゜光導電体膜２１及び絶縁層１８を
拡大して示す図であり、その他の部分については省略し
ている。

第２図（ａ）は絶縁層１８及びコンタクトホールを形成
した直後の状態であり、この状態から同図（ｂ）に示す
如く電極材料２０′として金属シリサイド、例えばＭｏ
シリサイド２０′をスパッタ法により堆積する。さらに
、第２図（Ｃ）に示す如く、フォトリソグラフィにより
画素領域のパターンにレジスト３１を形成する。次いで
、ＣＦ、、０２混合ガスを用いたＣ　Ｄ　Ｅ　（Ｃｈｅ
ｍｌｃａｌ　Ｄｒｙ　Ｂｔｃｈｉｒｇ）により、第２図
（ｄ）に示す如くレジスト３１をマスクにＭｏシリサイ
ド２０′を選択エツチングし画素電極２０を形成する。

その後、第２図（ｅ）に示す如くレジスト３１を除去す
る。

次いで、第２図（「）に示す如く、画素分離層材料１９
′として例えば酸化シリコン膜をプラズマＣＶＤ法によ
り全面に堆積し、その上に同図（ｇ）に示す如く表面の
平坦化のためにレジスト３２を塗布する。続いて、ＣＦ
４．Ｈ，及び０２混合ガスを用いたＲ　Ｉ　Ｅ　（Ｒｅ
ａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）により、レジ
スト３２と酸化シリコン１９′の等速エツチング行い、
第２図（ｈ）に示す如く画素電極２０間に画素分離層１
９を埋込んだ構造を得る。

次いで、第２図（１）に示す如く、光導電体膜２１とし
て例えば水素化非晶質シリコン膜をプラズマＣＶＤ法に
より全面に堆積し、最後に光導電体膜２１上の感光部全
面に透明電極２２として例えばＩ　Ｔ　Ｏ（Ｉｎｄｉｕ
ｍ　Ｔｌｒ　０ｘｉｄｅ）をスパッタ法により形成する
ことで、前記第１図の構造の積層型固体撮像装置を得る
。

次に、画素電極２０１画素分離層１９及び光導電体膜２
１の製造工程の他の例を第３図を用いて説明する。第３
図は、第２図と同様に第１図における画素分離層１９、
画素電極２０．光導電体膜２１及び第２絶縁層１８を拡
大した図であり、その他の部分については省略している
。絶縁層１８の形成及び画素コンタクトホールの形成ま
では先に説明したのと同一である。

第３図（ａ）は絶縁層１８及びコンタクトホールを形成
した直後の状態であり、この状態から同図（ｂ）に示す
如く画素分離層材料１９′として、例えば酸化シリコン
をプラズマＣＶＤ法により堆積する。さらに、第３図（
Ｃ）に示す如く、フォトリソグラフィにより画素分離層
のパターンにレジスト３３を形成する。次いで、ＣＦ４
．Ｎ２混合ガスを用いたＲＩＥにより、第３図（ｄ）に
示す如くレジスト３３をマスクに酸化シリコン１９′を
選択エツチングして画素分離層１９を形成する。その後
、第３図（ｅ）に示す如くレジスト３３を除去する。

次いで、第３図（１’）に示す如く、画素電極材料２０
′として金属シリサイド、例えばＭｏシリサイドをスパ
ッタ法により全面に堆積し、その上に同図（ｇ）に示す
如く表面平坦化のためのレジスト３２を塗布する。続い
て、ＣＦ４　ｒ　０２混合ガスを用いたＲＩＥにより、
レジスト３２とＭｏシリサイド２０′の等速エツチング
を行い、第３図（１１）に示す如く画素分離層１９によ
り分離された画素領域に画素電極２０を埋め込んだ構造
を得る。

次いで、第３図（ｉ）に示す如く、光導電体膜２１とし
て例えば水素化非晶質シリコン膜をプラズマＣＶＤ法に
より全面に堆積し、最後に光導電体膜２１上に感光部全
面に透明電極２２として例えばＩＴＯをスパッタ法によ
り形成することで、前記第１図の構造の積層型固体撮像
装置を得る。

か（して製造された積層型固体撮像装置においては、画
素電極２０間の画素分離領域に絶縁体からなる画素分離
層１９が埋込まれた構造となる。

従って、画素電極２０と画素分離層１９との間に段差構
造が生じないため、段差構造に起因する光導電体膜２１
の異常成長は発生せず、その結果、画像欠陥は著しく低
減される。また、第１図の構造においては画素電極２０
の膜厚に関係なく、常に画素電極２０と画素分離層１９
とが平坦となるため、画素電極２０の厚膜化によるスミ
ア特性の向上を行っても画像欠陥は増加しない。また、
第２図及び第３図の工程において、画素分離層１９の材
料として窒化シリコンを用いれば、画素電極２０の表面
の自然酸化膜のＨＦ或いはＮＨ４Ｆによるエツチングを
光導電体膜２１の堆積直前に行っても表面の平坦性は維
持され、上記エツチング処理による残像特性の向上を行
っても画像欠陥は増加しない。

第４図は本発明の第２の実施例に係わる積層型固体撮像
装置の概略構造を示す断面図である。この実施例が先に
説明した第１の実施例と異なる点は、画素分離層１９を
テーパ状に形成したことにあり、その他は第１の実施例
と同様である。この装置の製造工程を第５図を参照して
説明する。

絶縁層１８及び画素コンタクトホールの形成までの製造
工程については第１実施例と全く同じである。この後、
本実施例では、第５図（ａ）に示す如く、画素分離層材
料１９′として画素電極表面酸化膜とエツチングの選択
性のある材料、例えば窒化シリコン膜をプラズマＣＶＤ
法により形成する。さらに、第５図（ｂ）に示す如く、
フォトフォトリソグラフィにより画素分離のパターンに
レジスト３３を形成する。次いで、テーパーエツチング
として例えばＣＦ４．０２及びＮ２混合ガスを用いたＣ
ＤＥを行い、第５図（ｃ）に示す如く窒化シリコン１９
′を選択エツチングして画素分離層１９を形成する。こ
のとき、画素分離層１９は上方が狭くなるテーバ形状と
なる。この後、第５図（ｄ）に示す如くレジスト３３を
除去する。

次いで、第５図（ｅ）に示す如く、画素電極材料２０′
として金属シリサイド例えばＭｏシリサイドをスパッタ
法により全面に堆積し、その上に第５図（ｒ）に示す如
く表面平坦化と同時に画素電極間の電気的分離を行うた
めのレジスト３２を塗布する。続いて、ＣＦ４．０□混
合ガスを用いたＲＩＥにより、レジスト３２とＭｏシリ
サイド２０′の等速エツチングを行い、第５図（ｆ’）
に示す如く画素分離層１９により分離された画素領域に
画素電極２０を埋込んだ構造を得る。

以上が画素分離層１９及び画素電極２０の形成工程であ
る。次に光導電体膜２１の堆積を行うが、その段階で画
素電極２０としてのＭｏシリサイドの表面には、第５図
（ｇ）に示す如く自然酸化膜２３が数１０人形成されて
いる。従って、低残像化のための手段としてＨＦ或いは
ＮＨ４Ｆによる自然酸化膜２３のエツチングを行った直
後に、第５図（ｈ）に示す如く光導電体膜２１を例えば
プラズマＣＶＤにより堆積する。これ以降は、先の実施
例と同様に、感光部全面に透明電極２２として例えばＩ
ＴＯを形成することにより前記第４図に示す如き構造が
得られる。

第４図の構造によれば、画素分離幅はフォトリソグラフ
ィの限界よりも狭くすることが可能な上、画素電極２０
の膜厚を厚くすることが可能であるので、半導体基板１
０中へ侵入する長波長光量は著しく低減され、さらに低
スミア特性を得ることができる。また、画素電極２０形
成後の表面形状が平坦である上、画素電極表面酸化膜の
エツチング工程においても画素分離層１９はエツチング
されない。このため、光導電体膜２１の堆積時にも基板
表面の平坦性は維持できることとなり、光導電体膜の異
常成長は起こらず画像欠陥は著しく減少する。

第６図は本発明の第３の実施例に係わる積層型固体撮像
装置の概略構造を示す断面図である。この実施例が先の
第２の実施例と異なる点は、画素分離領域内に光シール
ド層２４を埋込み形成したことにあり、それ以外は第４
図と同様の構造となっている。この装置の製造工程を第
７図を参照して説明する。

この実施例では、前記絶縁層１８及びコンタクトホール
の形成に続き、第７図（ａ）に示す如く光シールド層材
料２４′として金属シリサイド、例えばＭ　ｏシリサイ
ドをスパッタ法により堆積する。

さらに、第７図（ｂ）に示す如く、リソグラフィにより
光シールド層パターンにレジスト３３を形成する。次い
で、Ｍｏシリサイド２４′のテーバエツチングとして、
例えばＣＦ４．０２の混合ガスを用いたＣＤＥを行い、
第７図（ｃ）に示す如く光シールド層２４を形成する。

その後、第７図（ｄ）に示す如くレジスト３３を除去す
る。

次いで、テーバ形状の光シールド層２４の熱酸化、例え
ばドライ０２雰囲気、　ｔｏｏｏ’ｃで３時間の熱酸化
により、第７図（ｅ）に示す如＜　１ｏｏｏ人の５ｉｎ
２膜を形成する。このＳｉＯ２膜が画素分離帯２５とな
り、前記画素分離層１９と同様の機能を果たすことにな
る。その後の工程は第１の実施例（第３図（ｆ’）〜（
１））と略同じであり、画素電極材料２０′として金属
シリサイド、例えばＭｏシリサイドをスパッタ法により
堆積し、さらに平坦化のためのレジスト３２を塗布する
（第７図（ｆ））。続いて、ＮＦ、、０２混合ガスを用
いたＲＩＥによりレジスト３２とＭｏシリサイド２０′
の等速エツチングを行い（第７図（ｇ））、光導電体膜
２１の堆積直前に低残像化のためのＭ。

シリサイド表面の自然酸化膜２３のエツチングをＨＦ或
いはＮＦ４Ｆにより行い（第７図（ｈ））、光導電体膜
２１を例えばプラズマＣＶＤにより堆積する（第７図（
Ｉ））。最後に、光導電体膜２１上に感光部全面に透明
電極２２として、例えばＩＴＯを形成することにより、
前記第６図に示す如き構造が得られる。

なお、本実施例においては、画素分離帯２５は画素電極
２０上の自然酸化膜２３と同じ５ｊＯ２であり、光導電
体膜２１の形成前のＨＦ或いはＮＨ４Ｆエツチングによ
る画素分離領域での凹形状の形成が心配される。しかし
、現実には手用化用レジスト３２とＭｏシリサイド２０
’　の等速エツチング後（第７図（ｈ））に僅かに画素
分離帯２５が凸形状となっているので、ＨＦ或いはＮＨ
４Ｆ処理による凹形状の形成は起こらず、従って画像欠
陥も発生しない。

第６図の構造によれば、画素分離幅はフォトリソグラフ
ィーの限界より狭くすることが可能な上、この狭い画素
分離領域下にも光シールド層２４が埋込まれており、さ
らに画素電極１０の膜厚を厚くしても表面の平坦性が保
たれる。従って、半導体基板１０中へ侵入する長波長光
量は第１及び第２の実施例よりさらに低減され低スミア
特性を得られる。また、光導電体膜２１堆積時の表面平
坦性が良いので、光導電体膜の異常成長は起こらず画素
欠陥は著しく減少する。

なお、本発明は上述した実施例に限定されるものではな
い。実施例ではＣＣＤ撮像素子を用いたが、ＭＯＳ型や
ＢＢＤ型撮像素子チップを用いてこれにａ−Ｓｉ：Ｈ光
導電体膜を積層する場合にも、本発明を同様に適用する
ことができる。さらに、ａ−３Ｉ　：　Ｈ光導電体膜の
製法も、実施例のものに限らず、例えば光励起膜形成法
により形成してもよい。また、光導電体膜はａ−８１：
ＩＩ膜が主体であればよ＜　、　ａ−８ｉＣ：Ｈ、ａ−
３ＩＧｅ：Ｈ，ａ−３ｉＮ：ＩＩ　。

ａ−８ＩＳｎ：ＩＩ、更にこれらのＦを含有するものを
用いた場合にも本発明はａ効である。

また、実施例では画素電極を１層の金属シリサイドによ
り構成したが、製造プロセス上に画素電極の膜剥がれの
問題が生じる場合には、金属シリサイドの下に被着性の
良好な導電膜を挿入して、画素電極を２層から構成して
もよい。さらに、画素電極及び光シールド層としての金
属シリサイドは、Ｍｏ、Ｗ、Ｃｒのシリサイドに限るも
のではなく、自然酸化膜として５ｉＯ７が優先的に形成
され、且つ５ｉｎ２のエッチャントであるＨＦやＮＨ４
Ｆ等の水溶液に対して十分な耐性のあるものであればよ
い。また、第１の実施例における画素分離帯には酸化シ
リコン膜、窒化シリコン膜に限らず絶縁性を持ち、且つ
ＨＦ或いはＮＨ４Ｆによるエツチングに対して十分な耐
性のある材料であればよい。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。

［発明の効果］以上詳述したように本発明によれば、画素電極の膜厚に
よらず光導電体膜堆積時の基板表面の平坦性を良好に保
つことが可能であるので、表面段差に起因する画像欠陥
を大幅に低減できる。また、画素電極の厚膜化は勿論の
こと、画素分離幅の減少１画素分離層内への光シールド
層の埋込みを行うことも可能であるので、画像欠陥を増
加することなくスミア特性を大幅に向上することができ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わる積層型固体撮像
装置の概略構造を示す断面図、第２図及び第３図は第１
図の装置の製造工程を示す断面図、第４図は本発明の第
２の実施例の概略構造を示す断面図、第５図は第４図の
装置の製造工程を示す断面図、第６図は本発明の第３の
実施例の概略構造を示す断面図、第７図は第６図の装置
の製造工程を示す断面図、第８図は従来の積層型固体撮
像装置の概略構造を示す断面図、第９図は従来装置の製
造工程を示す断面図である。１０・・・ｐ型Ｓｉ基板（半導体基板）、１１・・・ｐ
＋層（素子分離領域）、１２・・・ｎ′″層（垂直ＣＯ
Ｄチャネル）、１３・・・ｎ＋＋層（蓄積ダイオード）
　、１５ａ、１５ｂ−・・垂直ＣＣＤ転送ゲート電極、
１６・・・第１絶縁層、１７・・・画素電極配線、１８
・・・第２絶縁層、１９・・・画素分離層、２０・・・
画素電極、２１・・・光導電体膜、２２・・・透明電極
、２３・・・自然酸化膜、２４・・・光シールド層、２
５・・・画素分離帯、３１，３２．３３・・・レジスト
。出願人代理人　弁理士　鈴江武彦第１図２図第３図第４図第６図５図

Claims

【特許請求の範囲】

（１）半導体基板上に信号電荷蓄積ダイオード及び信号
電荷読出し部が配列され、且つ最上部に信号電荷蓄積ダ
イオードに電気的に接続された画素電極が形成された固
体撮像素子チップと、このチップ上に積層された光導電
体膜とを備えた積層型固体撮像装置において、前記画素
電極間を電気的に分離する領域に絶縁体からなる画素分
離層を埋込み形成してなることを特徴とする積層型固体
撮像装置。
（２）前記画素分離層は、その断面がテーパ形状である
ことを特徴とする請求項１記載の積層型固体撮像装置。
（３）半導体基板上に信号電荷蓄積ダイオード及び信号
電荷読出し部が配列され、且つ最上部に信号電荷蓄積ダ
イオードに電気的に接続された画素電極が形成された固
体撮像素子チップと、このチップ上に積層された光導電
体膜とを備えた積層型固体撮像装置の製造方法において
、前記画素電極形成後に全面に絶縁膜を堆積し、次いで
この絶縁膜上にレジストを塗布してその表面を平坦化し
、次いで前記レジスト及び絶縁膜を前記画素電極の表面
に達するまでエッチングすることを特徴とする積層型固
体撮像装置の製造方法。
（４）半導体基板上に信号電荷蓄積ダイオード及び信号
電荷読出し部が配列され、且つ最上部に信号電荷蓄積ダ
イオードに電気的に接続された画素電極が形成された固
体撮像素子チップと、このチップ上に積層された光導電
体膜とを備えた積層型固体撮像装置の製造方法において
、前記画素電極間を電気的に分離するための画素分離領
域に絶縁膜を選択的に形成した後、全面に電極材料を堆
積し、次いでこの電極材料上にレジストを塗布してその
表面を平坦化し、次いで前記レジスト及び電極材料を前
記絶縁膜の表面に達するまでエッチングすることを特徴
とする積層型固体撮像装置の製造方法。
（５）半導体基板上に信号電荷蓄積ダイオード及び信号
電荷読出し部が配列され、且つ最上部に信号電荷蓄積ダ
イオードに電気的に接続された画素電極が形成された固
体撮像素子チップと、このチップ上に積層された光導電
体膜とを備えた積層型固体撮像装置の製造方法において
、前記画素電極間を電気的に分離するための画素分離領
域に金属シリサイドからなる光シールド層を選択的に形
成した後、この光シールド層を酸化することで光シール
ド層表面に酸化シリコンからなる画素分離層を形成し、
次いで全面に電極材料を堆積し、次いでこの電極材料上
にレジストを塗布してその表面を平坦化し、次いで前記
レジスト及び電極材料を画素分離層の表面に達するまで
エッチングすることを特徴とする積層型固体撮像装置の
製造方法。