JPH10200149A - フォトダイオードの製造方法 - Google Patents
フォトダイオードの製造方法Info
- Publication number
- JPH10200149A JPH10200149A JP9003631A JP363197A JPH10200149A JP H10200149 A JPH10200149 A JP H10200149A JP 9003631 A JP9003631 A JP 9003631A JP 363197 A JP363197 A JP 363197A JP H10200149 A JPH10200149 A JP H10200149A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- substrate
- photodiode
- hgcdte
- zns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 暗電流の低い、高性能のＨｇＣｄＴｅフォト
ダイオードを高い歩留まりで製造する方法を提供する。 【解決手段】 ｐ型のＨｇＣｄＴｅ層２を有する基板１
上に選択的にＢ＋イオン注入しｎ型の領域５を形成し、
基板の表面に第一の保護膜ＺｎＳを形成する。第一の保
護膜を除去した基板の表面部分を除去する。表面部分が
除去された前記基板上に選択的に第二の保護膜７例えば
ＺｎＳを形成し、前記基板上に電極金属８を選択的に形
成する。
ダイオードを高い歩留まりで製造する方法を提供する。 【解決手段】 ｐ型のＨｇＣｄＴｅ層２を有する基板１
上に選択的にＢ＋イオン注入しｎ型の領域５を形成し、
基板の表面に第一の保護膜ＺｎＳを形成する。第一の保
護膜を除去した基板の表面部分を除去する。表面部分が
除去された前記基板上に選択的に第二の保護膜７例えば
ＺｎＳを形成し、前記基板上に電極金属８を選択的に形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、赤外線検知に用い
られるＨｇＣｄＴｅを使用したフォトダイオードの製造
方法に関する。
られるＨｇＣｄＴｅを使用したフォトダイオードの製造
方法に関する。
【０００２】
【従来の技術】Ｈｇ1-x Ｃｄx Ｔｅ（ＨｇＣｄＴｅ）は
組成ｘの値によりバンドギャップ（Ｅg ）が０から１．
６ｅＶまで変化し、組成ｘが０．２付近でＥg が約０．
１ｅＶとなるため、光波長帯８〜１２μｍの赤外線検知
用のフォトダイオードとして用いられる。従来のＨｇＣ
ｄＴｅを用いたフォトダイオードの製造方法について、
図４に示す概略の工程順断面図で説明する。
組成ｘの値によりバンドギャップ（Ｅg ）が０から１．
６ｅＶまで変化し、組成ｘが０．２付近でＥg が約０．
１ｅＶとなるため、光波長帯８〜１２μｍの赤外線検知
用のフォトダイオードとして用いられる。従来のＨｇＣ
ｄＴｅを用いたフォトダイオードの製造方法について、
図４に示す概略の工程順断面図で説明する。
【０００３】例えば、ＣｄＺｎＴｅ基板１１上に成長し
たＨｇＣｄＴｅ結晶１２（以下、ＨｇＣｄＴｅ基板と表
記する）で、ｐ型でキャリア濃度が１×１０16ｃｍ-3の
ものを用い、その表面層１２ａを例えば臭素−メタノー
ル溶液でエッチングする（図４（ａ））。
たＨｇＣｄＴｅ結晶１２（以下、ＨｇＣｄＴｅ基板と表
記する）で、ｐ型でキャリア濃度が１×１０16ｃｍ-3の
ものを用い、その表面層１２ａを例えば臭素−メタノー
ル溶液でエッチングする（図４（ａ））。
【０００４】その後、例えば、フォトレジスト１４を介
してＢ+ イオンを１５０ｋｅＶ、１×１０14ｃｍ-2の条
件でイオン注入して選択的にｎ型領域１５を形成し（図
４（ｂ））、フォトレジスト１４は除去する。
してＢ+ イオンを１５０ｋｅＶ、１×１０14ｃｍ-2の条
件でイオン注入して選択的にｎ型領域１５を形成し（図
４（ｂ））、フォトレジスト１４は除去する。
【０００５】次に、保護膜として例えばＺｎＳ１６を真
空蒸着法により選択的に形成する（図４（ｃ））。この
場合、イオン注入により生じたＨｇＣｄＴｅ基板表面付
近のダメージ層を除去するため、ＨｇＣｄＴｅ基板表面
を薄くエッチングした後に保護膜を形成することもあ
る。
空蒸着法により選択的に形成する（図４（ｃ））。この
場合、イオン注入により生じたＨｇＣｄＴｅ基板表面付
近のダメージ層を除去するため、ＨｇＣｄＴｅ基板表面
を薄くエッチングした後に保護膜を形成することもあ
る。
【０００６】次に、電極１７を選択的に形成することに
より、赤外線に感度を有するフォトダイオードが完成す
る（図４（ｄ））。
より、赤外線に感度を有するフォトダイオードが完成す
る（図４（ｄ））。
【０００７】
【発明が解決しようとする課題】高感度のフォトダイオ
ードを製造するには、表面再結合電流あるいは表面トン
ネル電流の少ない表面保護膜を用い、暗電流を低下させ
ることが重要な点の一つである。
ードを製造するには、表面再結合電流あるいは表面トン
ネル電流の少ない表面保護膜を用い、暗電流を低下させ
ることが重要な点の一つである。
【０００８】上記のフォトダイオードの場合、図４の構
造においてフォトダイオードの表面保護膜にはＺｎＳを
用いている。この保護膜は低温での形成が可能であり、
膜中のトラップが少なく、また界面での固定電荷密度が
比較的低いという特徴を持っている。しかし、狭バンド
ギャップ半導体であるＨｇＣｄＴｅで高感度のフォトダ
イオードを製造しようとした場合、保護膜にこのＺｎＳ
を用いても、ことにこのフォトダイオードの使用環境で
ある液体窒素温度のような低温では、表面再結合電流あ
るいは表面トンネル電流が無視できなくなり、暗電流が
大きくなり、所望する感度を有するフォトダイオードが
得られないことがある。
造においてフォトダイオードの表面保護膜にはＺｎＳを
用いている。この保護膜は低温での形成が可能であり、
膜中のトラップが少なく、また界面での固定電荷密度が
比較的低いという特徴を持っている。しかし、狭バンド
ギャップ半導体であるＨｇＣｄＴｅで高感度のフォトダ
イオードを製造しようとした場合、保護膜にこのＺｎＳ
を用いても、ことにこのフォトダイオードの使用環境で
ある液体窒素温度のような低温では、表面再結合電流あ
るいは表面トンネル電流が無視できなくなり、暗電流が
大きくなり、所望する感度を有するフォトダイオードが
得られないことがある。
【０００９】ＺｎＳとＨｇＣｄＴｅ基板の界面特性の評
価には、通常ＨｇＣｄＴｅ表面にＺｎＳ膜を介したＭＩ
Ｓ素子を形成し、このＭＩＳ素子のＣ−Ｖ特性を測定し
て、フラットバンド電圧（ＶFB）から界面固定電荷を測
定することが行われている。例えば、従来の技術によっ
てＺｎＳを形成し、これを用いてＭＩＳ構造を作成し、
このＭＩＳ構造のＣ−Ｖ特性を測定した結果の一例を図
５に示す。
価には、通常ＨｇＣｄＴｅ表面にＺｎＳ膜を介したＭＩ
Ｓ素子を形成し、このＭＩＳ素子のＣ−Ｖ特性を測定し
て、フラットバンド電圧（ＶFB）から界面固定電荷を測
定することが行われている。例えば、従来の技術によっ
てＺｎＳを形成し、これを用いてＭＩＳ構造を作成し、
このＭＩＳ構造のＣ−Ｖ特性を測定した結果の一例を図
５に示す。
【００１０】図５の縦軸はＭＩＳ構造のキャパシタンス
のＣ／Ｃmax 、横軸はバイアス電圧（Ｖ）である。図５
は約５ｍｍ角のウエハ内の１０点の測定値である。
のＣ／Ｃmax 、横軸はバイアス電圧（Ｖ）である。図５
は約５ｍｍ角のウエハ内の１０点の測定値である。
【００１１】このＭＩＳ素子の場合、ＶFBは面内で−３
Ｖ〜１Ｖと、正および負両方向に大きくばらついてい
る。また、図５に示したＨｇＣｄＴｅ基板とは別のロッ
トのＨｇＣｄＴｅ基板を用いて同様の測定を行った結果
では、ＶFBのばらつきの度合いはＨｇＣｄＴｅ基板に依
存していることもわかった。
Ｖ〜１Ｖと、正および負両方向に大きくばらついてい
る。また、図５に示したＨｇＣｄＴｅ基板とは別のロッ
トのＨｇＣｄＴｅ基板を用いて同様の測定を行った結果
では、ＶFBのばらつきの度合いはＨｇＣｄＴｅ基板に依
存していることもわかった。
【００１２】また、通常の半導体では、保護膜を形成す
る前に半導体基板表面が空気中に暴露されることなどに
より、その表面が酸化されるなどして汚染が進み、界面
特性が劣化することがあることが知られている。このた
め、これを考慮して、ＨｇＣｄＴｅ基板最表面の汚染を
取り除く目的で、ＺｎＳを形成する直前にＨｇＣｄＴｅ
基板表面をエッチングして除去することも試みたが、こ
の方法によっても界面特性が改善されることはなかっ
た。
る前に半導体基板表面が空気中に暴露されることなどに
より、その表面が酸化されるなどして汚染が進み、界面
特性が劣化することがあることが知られている。このた
め、これを考慮して、ＨｇＣｄＴｅ基板最表面の汚染を
取り除く目的で、ＺｎＳを形成する直前にＨｇＣｄＴｅ
基板表面をエッチングして除去することも試みたが、こ
の方法によっても界面特性が改善されることはなかっ
た。
【００１３】従って、ＨｇＣｄＴｅの場合、保護膜の膜
質の劣化あるいは界面固定電荷の存在はＨｇＣｄＴｅ基
板表面の結晶欠陥あるいは表面の汚染に基づくものだけ
ではなく、ＨｇＣｄＴｅ基板表面近傍に存在している不
純物が関与していることが示唆される。このため、Ｈｇ
ＣｄＴｅでは従来の半導体とは異なり、表面のみの安定
化だけではなく表面近傍の安定化も必要であると考えら
れる。
質の劣化あるいは界面固定電荷の存在はＨｇＣｄＴｅ基
板表面の結晶欠陥あるいは表面の汚染に基づくものだけ
ではなく、ＨｇＣｄＴｅ基板表面近傍に存在している不
純物が関与していることが示唆される。このため、Ｈｇ
ＣｄＴｅでは従来の半導体とは異なり、表面のみの安定
化だけではなく表面近傍の安定化も必要であると考えら
れる。
【００１４】このような理由から、従来の方法でＨｇＣ
ｄＴｅフォトダイオードを作成した場合には、ＨｇＣｄ
Ｔｅ基板表面が十分に安定していないため、高感度なフ
ォトダイオードが得られないばかりか、安定した歩留ま
りを得ることも困難であった。
ｄＴｅフォトダイオードを作成した場合には、ＨｇＣｄ
Ｔｅ基板表面が十分に安定していないため、高感度なフ
ォトダイオードが得られないばかりか、安定した歩留ま
りを得ることも困難であった。
【００１５】
【課題を解決するための手段】上記課題を解決するため
本発明は、第一の導電型のＨｇＣｄＴｅ層を有する基板
上に選択的に第二の導電型の領域を形成する工程と、前
記基板の表面に第一の保護膜を形成する工程と、前記第
一の保護膜を除去する工程と、前記第一の保護膜を除去
した前記基板の表面部分を除去する工程と、表面部分が
除去された前記基板上に選択的に第二の保護膜を形成す
る工程と、前記基板上に電極金属を選択的に形成する工
程とを含むことを特徴とする。
本発明は、第一の導電型のＨｇＣｄＴｅ層を有する基板
上に選択的に第二の導電型の領域を形成する工程と、前
記基板の表面に第一の保護膜を形成する工程と、前記第
一の保護膜を除去する工程と、前記第一の保護膜を除去
した前記基板の表面部分を除去する工程と、表面部分が
除去された前記基板上に選択的に第二の保護膜を形成す
る工程と、前記基板上に電極金属を選択的に形成する工
程とを含むことを特徴とする。
【００１６】また、第一の導電型のＨｇＣｄＴｅ層を有
する基板上に選択的に第二の導電型の領域を形成する工
程と、前記基板の表面に第一の保護膜を形成する工程
と、前記第一の保護膜を除去する工程と、前記第一の保
護膜を除去した基板上に選択的に第二の保護膜を形成す
る工程と、前記基板上に電極金属を選択的に形成する工
程とを含むことを特徴とする。
する基板上に選択的に第二の導電型の領域を形成する工
程と、前記基板の表面に第一の保護膜を形成する工程
と、前記第一の保護膜を除去する工程と、前記第一の保
護膜を除去した基板上に選択的に第二の保護膜を形成す
る工程と、前記基板上に電極金属を選択的に形成する工
程とを含むことを特徴とする。
【００１７】また、第一および第二の保護膜がＺｎＳで
あることを特徴とする。
あることを特徴とする。
【００１８】また、第一および第二の保護膜を６０℃か
ら１３０℃で形成することを特徴とする。
ら１３０℃で形成することを特徴とする。
【００１９】また、第一の保護膜がＺｎＳであることを
特徴とする。
特徴とする。
【００２０】また、第一の保護膜を６０℃から１３０℃
で形成し、また前記第二の保護膜を１３０℃以下で形成
することを特徴とする。
で形成し、また前記第二の保護膜を１３０℃以下で形成
することを特徴とする。
【００２１】また、第一の保護膜を５０ｎｍから５００
ｎｍの厚さに形成することを特徴とする。
ｎｍの厚さに形成することを特徴とする。
【００２２】また、第二の保護膜を２００ｎｍから５０
０ｎｍの厚さに形成することを特徴とする。
０ｎｍの厚さに形成することを特徴とする。
【００２３】また、基板の表面除去層深さが５ｎｍから
１００ｎｍであることを特徴とする。
１００ｎｍであることを特徴とする。
【００２４】本発明はＨｇＣｄＴｅ基板表面近傍に含ま
れている不純物が保護膜内に拡散蓄積されやすい性質を
利用して、保護膜内に不純物を拡散蓄積した後、この保
護膜を除去することによりＨｇＣｄＴｅ基板表面および
表面近傍の清浄化と安定化を図ろうとするものである。
れている不純物が保護膜内に拡散蓄積されやすい性質を
利用して、保護膜内に不純物を拡散蓄積した後、この保
護膜を除去することによりＨｇＣｄＴｅ基板表面および
表面近傍の清浄化と安定化を図ろうとするものである。
【００２５】
【発明の実施の形態】以下本発明の実施の形態であるＨ
ｇＣｄＴｅフォトダイオードの製造方法について図面を
用いて説明する。図１、図２は本発明のフォトダイオー
ドの製造方法について、プレーナ型のフォトダイオード
を例にして工程順に説明する概略の断面図である。
ｇＣｄＴｅフォトダイオードの製造方法について図面を
用いて説明する。図１、図２は本発明のフォトダイオー
ドの製造方法について、プレーナ型のフォトダイオード
を例にして工程順に説明する概略の断面図である。
【００２６】図１（ａ）のように例えばＣｄＺｎＴｅ基
板１上のキャリア濃度１×１０16ｃｍ-3のｐ型ＨｇＣｄ
Ｔｅ結晶２の表面２ａを臭素−メタノール溶液で約２μ
ｍエッチングする。以後、ＣｄＺｎＴｅ基板１とＨｇＣ
ｄＴｅ結晶２を総称してＨｇＣｄＴｅ基板２という。
板１上のキャリア濃度１×１０16ｃｍ-3のｐ型ＨｇＣｄ
Ｔｅ結晶２の表面２ａを臭素−メタノール溶液で約２μ
ｍエッチングする。以後、ＣｄＺｎＴｅ基板１とＨｇＣ
ｄＴｅ結晶２を総称してＨｇＣｄＴｅ基板２という。
【００２７】次に、図１（ｂ）に示すように例えばフォ
トレジスト４を介してＢ+ イオン３を例えば１５０ｋｅ
Ｖのエネルギーで１×１０14ｃｍ-2のドーズ量でイオン
注入し、選択的にｎ型領域５を形成する。その後、フォ
トレジスト４は除去する。
トレジスト４を介してＢ+ イオン３を例えば１５０ｋｅ
Ｖのエネルギーで１×１０14ｃｍ-2のドーズ量でイオン
注入し、選択的にｎ型領域５を形成する。その後、フォ
トレジスト４は除去する。
【００２８】次に、図１（ｃ）に示すようにＨｇＣｄＴ
ｅ基板２の表面全体を臭素−メタノール溶液で約１００
ｎｍエッチングし、イオン注入によって生じたＨｇＣｄ
Ｔｅ基板２表面のダメージ層を除去する。
ｅ基板２の表面全体を臭素−メタノール溶液で約１００
ｎｍエッチングし、イオン注入によって生じたＨｇＣｄ
Ｔｅ基板２表面のダメージ層を除去する。
【００２９】次に、図１（ｄ）に示すようにＨｇＣｄＴ
ｅ基板２の表面全面に第一の保護膜６として例えばＺｎ
Ｓを８５℃で３００ｎｍ形成する。
ｅ基板２の表面全面に第一の保護膜６として例えばＺｎ
Ｓを８５℃で３００ｎｍ形成する。
【００３０】次に、図２（ａ）に示すように第一の保護
膜６を塩酸で除去し、さらにＨｇＣｄＴｅ表面全面を臭
素−メタノール溶液で例えば約１０ｎｍエッチングす
る。
膜６を塩酸で除去し、さらにＨｇＣｄＴｅ表面全面を臭
素−メタノール溶液で例えば約１０ｎｍエッチングす
る。
【００３１】そして、図２（ｂ）に示すように第二の保
護膜７、例えばＺｎＳを８５℃で３００ｎｍの厚さに選
択的に形成し、次に電極金属８を選択的に形成して、フ
ォトダイオードが製造される（図２（ｃ））。
護膜７、例えばＺｎＳを８５℃で３００ｎｍの厚さに選
択的に形成し、次に電極金属８を選択的に形成して、フ
ォトダイオードが製造される（図２（ｃ））。
【００３２】以上説明したように本発明のフォトダイオ
ードの製造方法によれば、高品質の表面保護膜を形成で
き、高感度なＨｇＣｄＴｅフォトダイオードを製造する
ことができる。
ードの製造方法によれば、高品質の表面保護膜を形成で
き、高感度なＨｇＣｄＴｅフォトダイオードを製造する
ことができる。
【００３３】ここで、ＨｇＣｄＴｅフォトダイオードの
品質は、例えば液体窒素温度において−５０ｍＶの負バ
イアス電圧印加時の暗電流の値を用いて表すことができ
る。従来の製造方法によるフォトダイオードでは、暗電
流は平均２．０μＡ、標準偏差１．８μＡである（総数
１００個）。これに対し、本発明のフォトダイオードで
は、暗電流は平均０．２μＡ、標準偏差０．０５μＡで
ある。すなわち暗電流は１／１０と小さくなるため、赤
外線検出感度は１桁向上し、また均一性も向上した。
品質は、例えば液体窒素温度において−５０ｍＶの負バ
イアス電圧印加時の暗電流の値を用いて表すことができ
る。従来の製造方法によるフォトダイオードでは、暗電
流は平均２．０μＡ、標準偏差１．８μＡである（総数
１００個）。これに対し、本発明のフォトダイオードで
は、暗電流は平均０．２μＡ、標準偏差０．０５μＡで
ある。すなわち暗電流は１／１０と小さくなるため、赤
外線検出感度は１桁向上し、また均一性も向上した。
【００３４】上記実施の形態ではＺｎＳの形成温度を８
５℃としたが、６０℃から１３０℃の間では同様な結果
が得られた。また、第一、第二の保護膜共にＺｎＳと
し、その厚さを３００ｎｍとして形成したが、第一の保
護膜では５０から５００ｎｍ、第二の保護膜では２００
から５００ｎｍの間の厚さで形成すれば同様な結果が得
られた。
５℃としたが、６０℃から１３０℃の間では同様な結果
が得られた。また、第一、第二の保護膜共にＺｎＳと
し、その厚さを３００ｎｍとして形成したが、第一の保
護膜では５０から５００ｎｍ、第二の保護膜では２００
から５００ｎｍの間の厚さで形成すれば同様な結果が得
られた。
【００３５】なお、第二の保護膜としてＺｎＳ以外の
膜、例えば陽極硫化膜とＺｎＳを積層した保護膜、ある
いはＳｉＯ2 等を用いた場合でも、この第二の保護膜を
２００から５００ｎｍの厚さで形成すれば、同様な結果
が得られた。
膜、例えば陽極硫化膜とＺｎＳを積層した保護膜、ある
いはＳｉＯ2 等を用いた場合でも、この第二の保護膜を
２００から５００ｎｍの厚さで形成すれば、同様な結果
が得られた。
【００３６】さらに、第一の保護膜を除去した後のＨｇ
ＣｄＴｅ基板表面のエッチング量は１０ｎｍとしたが、
このエッチング量が５から２０ｎｍの間では同様な結果
が、また、０から５ｎｍ、あるいは２０から１００ｎｍ
の間ではフォトダイオードの特性はやや低下するもの
の、本発明の方法を用いない場合と比較して、高性能な
フォトダイオードを作成することができた。
ＣｄＴｅ基板表面のエッチング量は１０ｎｍとしたが、
このエッチング量が５から２０ｎｍの間では同様な結果
が、また、０から５ｎｍ、あるいは２０から１００ｎｍ
の間ではフォトダイオードの特性はやや低下するもの
の、本発明の方法を用いない場合と比較して、高性能な
フォトダイオードを作成することができた。
【００３７】上記実施の形態ではＣｄＺｎＴｅ基板上に
成長したＨｇＣｄＴｅ結晶を例にとって行ったが、この
ＨｇＣｄＴｅ結晶に限られるものではなく、ＣｄＴｅ、
ＧａＡｓ、Ｓｉ等の基板上に成長したＨｇＣｄＴｅ結晶
あるいはバルクのＨｇＣｄＴｅ結晶への適用も可能であ
る。また、プレーナ型フォトダイオードを例として説明
を行ったが、プレーナ型フォトダイオードに限定される
ものではなく、メサ型フォトダイオードへの適用も可能
である。
成長したＨｇＣｄＴｅ結晶を例にとって行ったが、この
ＨｇＣｄＴｅ結晶に限られるものではなく、ＣｄＴｅ、
ＧａＡｓ、Ｓｉ等の基板上に成長したＨｇＣｄＴｅ結晶
あるいはバルクのＨｇＣｄＴｅ結晶への適用も可能であ
る。また、プレーナ型フォトダイオードを例として説明
を行ったが、プレーナ型フォトダイオードに限定される
ものではなく、メサ型フォトダイオードへの適用も可能
である。
【００３８】図３にＨｇＣｄＴｅ表面に第一の保護膜と
してＺｎＳを形成し、この第一の保護膜を除去した後に
ＨｇＣｄＴｅ表面を臭素−メタノール溶液で軽くエッチ
ングし、次いで第二の保護膜として再びＺｎＳを形成
し、前記第二の保護膜の表面にＭＩＳ素子を形成した場
合のＣ−Ｖ特性の測定結果を示す。図３の縦軸はＭＩＳ
構造のキャパシタンスのＣ／Ｃmax 、横軸はバイアス電
圧（Ｖ）である。
してＺｎＳを形成し、この第一の保護膜を除去した後に
ＨｇＣｄＴｅ表面を臭素−メタノール溶液で軽くエッチ
ングし、次いで第二の保護膜として再びＺｎＳを形成
し、前記第二の保護膜の表面にＭＩＳ素子を形成した場
合のＣ−Ｖ特性の測定結果を示す。図３の縦軸はＭＩＳ
構造のキャパシタンスのＣ／Ｃmax 、横軸はバイアス電
圧（Ｖ）である。
【００３９】図３に示すように、ＶFBの面内でのばらつ
きは従来の方法でＺｎＳを形成した場合は、−３Ｖ＜Ｖ
FB＜１Ｖであったものが０＜ＶFB＜１Ｖの範囲に安定し
た。さらにＶFBのＨｇＣｄＴｅ基板のロット間でのばら
つきも小さくなった。
きは従来の方法でＺｎＳを形成した場合は、−３Ｖ＜Ｖ
FB＜１Ｖであったものが０＜ＶFB＜１Ｖの範囲に安定し
た。さらにＶFBのＨｇＣｄＴｅ基板のロット間でのばら
つきも小さくなった。
【００４０】このとき、ＨｇＣｄＴｅ基板表面および表
面近傍の清浄化と安定化は第一の保護膜であるＺｎＳ中
に不純物を拡散蓄積させることで達成されている。従っ
て、第一の保護膜を除去した後に行うＨｇＣｄＴｅ基板
表面のエッチングの量は多すぎると効果が低減する。さ
らに、実際のフォトダイオードを作成する場合にはＨｇ
ＣｄＴｅ基板表面付近にｐｎ接合が形成されているた
め、この接合の深さも考慮してエッチング量を決める必
要がある。
面近傍の清浄化と安定化は第一の保護膜であるＺｎＳ中
に不純物を拡散蓄積させることで達成されている。従っ
て、第一の保護膜を除去した後に行うＨｇＣｄＴｅ基板
表面のエッチングの量は多すぎると効果が低減する。さ
らに、実際のフォトダイオードを作成する場合にはＨｇ
ＣｄＴｅ基板表面付近にｐｎ接合が形成されているた
め、この接合の深さも考慮してエッチング量を決める必
要がある。
【００４１】また、第一の保護膜を除去した後にＨｇＣ
ｄＴｅ基板表面を全くエッチングしない場合も、効果は
あるがエッチングした場合と比較するとこの効果は小さ
い。これは第一の保護膜であるＺｎＳを除去するときに
用いる塩酸によりＨｇＣｄＴｅ表面がダメージを受ける
ためであると考えられる。最も効果の大きいＨｇＣｄＴ
ｅ基板表面のエッチングの量は５ｎｍから２０ｎｍであ
り、２０ｎｍよりも多くエッチングすると逆に基板内の
不純物の影響によって再び効果は低減したが１００ｎｍ
までは効果はあった。
ｄＴｅ基板表面を全くエッチングしない場合も、効果は
あるがエッチングした場合と比較するとこの効果は小さ
い。これは第一の保護膜であるＺｎＳを除去するときに
用いる塩酸によりＨｇＣｄＴｅ表面がダメージを受ける
ためであると考えられる。最も効果の大きいＨｇＣｄＴ
ｅ基板表面のエッチングの量は５ｎｍから２０ｎｍであ
り、２０ｎｍよりも多くエッチングすると逆に基板内の
不純物の影響によって再び効果は低減したが１００ｎｍ
までは効果はあった。
【００４２】また、第一の保護膜は６０℃から１３０℃
の範囲で形成することが望ましい。これは、６０℃未満
では不純物の第一の保護膜への拡散の効果が低下するた
めである。また、第二の保護膜としてＺｎＳを用いた場
合には６０℃から１３０℃の範囲で形成することが望ま
しい。これは、ＺｎＳを６０℃未満で形成したのではそ
の密着性が不足し、その後のプロセスで保護膜の剥離を
生じてしまうためである。ただし、第二の保護膜として
ＺｎＳ以外の保護膜を形成した場合には、その形成温度
は６０℃以上に限定されるものではない。また、１３０
℃を超える温度で第一又は第二の保護膜を形成したので
は、保護膜の形成中にＨｇＣｄＴｅ基板そのものに変質
が生じ、意味がない。
の範囲で形成することが望ましい。これは、６０℃未満
では不純物の第一の保護膜への拡散の効果が低下するた
めである。また、第二の保護膜としてＺｎＳを用いた場
合には６０℃から１３０℃の範囲で形成することが望ま
しい。これは、ＺｎＳを６０℃未満で形成したのではそ
の密着性が不足し、その後のプロセスで保護膜の剥離を
生じてしまうためである。ただし、第二の保護膜として
ＺｎＳ以外の保護膜を形成した場合には、その形成温度
は６０℃以上に限定されるものではない。また、１３０
℃を超える温度で第一又は第二の保護膜を形成したので
は、保護膜の形成中にＨｇＣｄＴｅ基板そのものに変質
が生じ、意味がない。
【００４３】また、第一の保護膜の厚さは５０ｎｍから
５００ｎｍに形成することが望ましい。これは５０ｎｍ
未満では不純物の蓄積効果が小さく、また膜厚の制御が
困難であり、５００ｎｍを超えると不純物の蓄積効果が
飽和傾向を示し、膜の形成に時間がかかり、膜のストレ
スが過大になるためである。
５００ｎｍに形成することが望ましい。これは５０ｎｍ
未満では不純物の蓄積効果が小さく、また膜厚の制御が
困難であり、５００ｎｍを超えると不純物の蓄積効果が
飽和傾向を示し、膜の形成に時間がかかり、膜のストレ
スが過大になるためである。
【００４４】
【発明の効果】本発明によれば、高感度なＨｇＣｄＴｅ
フォトダイオードの製造方法を高い歩留まりで実現でき
る。
フォトダイオードの製造方法を高い歩留まりで実現でき
る。
【図１】本発明を工程順に説明する断面図である。
【図２】本発明を引き続き工程順に説明する断面図であ
る。
る。
【図３】本発明を説明するグラフである。
【図４】従来例を工程順に説明する断面図である。
【図５】従来例を説明するグラフである。
１、１１…ＣｄＺｎＴｅ基板 ２、１２…ＨｇＣｄＴｅ結晶 ２ａ、１２ａ…ＨｇＣｄＴｅ結晶表面 ３、１３…注入イオン ４、１４…フォトレジスト ５、１５…イオン注入によるｎ型領域 ６…第一の保護膜 ７…第二の保護膜 ８…金属電極 １６…保護膜 １７…金属電極
Claims (9)
- 【請求項１】 第一の導電型のＨｇＣｄＴｅ層を有する
基板上に選択的に第二の導電型の領域を形成する工程
と、前記基板の表面に第一の保護膜を形成する工程と、
前記第一の保護膜を除去する工程と、前記第一の保護膜
を除去した前記基板の表面部分を除去する工程と、表面
部分が除去された前記基板上に選択的に第二の保護膜を
形成する工程と、前記基板上に電極金属を選択的に形成
する工程とを含むことを特徴とするフォトダイオードの
製造方法。 - 【請求項２】 第一の導電型のＨｇＣｄＴｅ層を有する
基板上に選択的に第二の導電型の領域を形成する工程
と、前記基板の表面に第一の保護膜を形成する工程と、
前記第一の保護膜を除去する工程と、前記第一の保護膜
を除去した基板上に選択的に第二の保護膜を形成する工
程と、前記基板上に電極金属を選択的に形成する工程と
を含むことを特徴とするフォトダイオードの製造方法。 - 【請求項３】 第一および第二の保護膜がＺｎＳである
ことを特徴とする請求項１又は請求項２記載のフォトダ
イオードの製造方法。 - 【請求項４】 第一および第二の保護膜を６０℃から１
３０℃で形成することを特徴とする請求項３記載のフォ
トダイオードの製造方法。 - 【請求項５】 第一の保護膜がＺｎＳであることを特徴
とする請求項１又は請求項２記載のフォトダイオードの
製造方法。 - 【請求項６】 第一の保護膜を６０℃から１３０℃で形
成し、また前記第二の保護膜を１３０℃以下で形成する
ことを特徴とする請求項３記載のフォトダイオードの製
造方法。 - 【請求項７】 第一の保護膜を５０ｎｍから５００ｎｍ
の厚さに形成することを特徴とする請求項４又は請求項
６記載のフォトダイオードの製造方法。 - 【請求項８】 第二の保護膜を２００ｎｍから５００ｎ
ｍの厚さに形成することを特徴とする請求項４又は請求
項６記載のフォトダイオードの製造方法。 - 【請求項９】 基板の表面除去層深さが５ｎｍから１０
０ｎｍであることを特徴とする請求項１又は請求項２記
載のフォトダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9003631A JPH10200149A (ja) | 1997-01-13 | 1997-01-13 | フォトダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9003631A JPH10200149A (ja) | 1997-01-13 | 1997-01-13 | フォトダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10200149A true JPH10200149A (ja) | 1998-07-31 |
Family
ID=11562849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9003631A Pending JPH10200149A (ja) | 1997-01-13 | 1997-01-13 | フォトダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10200149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958330A (zh) * | 2010-07-23 | 2011-01-26 | 中国科学院上海技术物理研究所 | 一种金属化共用离子注入窗口的碲镉汞光伏探测芯片 |
-
1997
- 1997-01-13 JP JP9003631A patent/JPH10200149A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958330A (zh) * | 2010-07-23 | 2011-01-26 | 中国科学院上海技术物理研究所 | 一种金属化共用离子注入窗口的碲镉汞光伏探测芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3977018A (en) | Passivation of mercury cadmium telluride semiconductor surfaces by anodic oxidation | |
| JPS6146078B2 (ja) | ||
| Nemirovsky et al. | Gate‐controlled Hg1− x Cd x Te photodiodes passivated with native sulfides | |
| US5449943A (en) | Visible and infrared indium antimonide (INSB) photodetector with non-flashing light receiving surface | |
| WO2013187140A1 (ja) | 半導体基板の評価方法、評価用半導体基板、半導体装置 | |
| JPH05267695A (ja) | 赤外線撮像装置 | |
| WO2019019054A1 (en) | RADIATION DETECTOR WITH INTEGRATED DEPOLARIZATION DEVICE | |
| JPH10200149A (ja) | フォトダイオードの製造方法 | |
| JP2928058B2 (ja) | 固体撮像装置の製造方法 | |
| US4726885A (en) | Selenidization passivation | |
| JPH114012A (ja) | Ｐｉｎフォトダイオード | |
| US5036376A (en) | Passivation oxide conversion | |
| JPH09261671A (ja) | 積層型固体撮像装置及びそれを用いたカラーカメラ | |
| JP3191443B2 (ja) | 半導体の表面処理方法 | |
| JPH11274465A (ja) | 固体撮像装置、受光素子、並びに半導体の製造方法 | |
| US4502203A (en) | Method for fabricating semiconductor photodetector | |
| US4736104A (en) | Selenidization passivation | |
| JPH09260717A (ja) | フォトダイオードの製造方法 | |
| JPH06268243A (ja) | 半導体エネルギー検出器の製造方法 | |
| US5188988A (en) | Passivation oxide conversion wherein an anodically grown oxide is converted to the sulfide | |
| EP0070682A2 (en) | Method of producing a semiconductor layer of amorphous silicon and a device including such a layer | |
| JPH0637031A (ja) | 化合物半導体素子の製造方法 | |
| JP2705594B2 (ja) | 赤外線検出素子 | |
| JP2000323741A (ja) | Ｐｎ接合部分を有するドリフト型シリコン放射線検出器の製造方法 | |
| JPH02177480A (ja) | 光半導体装置の製造方法 |