JPS61211879A - 回転ヘツド式デジタルテ−プレコ−ダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、回転ヘッドを用いてＰＣＭ情報データの記
録、再生を行なう回転ヘッド式デジタルテープレコーダ
に関する。

〔従来の技術〕

従来、この種回転ヘッド式デジタルテープレコーダは１
（・Ｊ）ＡＴと称され、種々の規格が提案されている。

たとえばＥＩＪＡの技術ファイルには、ビデオテープレ
コーダを用いて、輝度信号部分にオーディオ信号のＰＣ
Ｍ情報データを挿入するＲＩ）ＡＴの規格、すなわちＥ
　Ｔ　Ｊ　Ａ規格が記載されている。

壕だ、８ミリビテオテープレコーダを用いてＰＣＭ情報
データを記録、再生する回転ヘッド式デジタルテープレ
コーダの規格も提案されている。

そして前述の両規格では、所定量のＰＣＭ情報データを
有する一定ビット数の各１データブロツクが、先頭に同
期データを設けるとともに、末尾にデータブロックの誤
り検査用のＣＲＣ（サイクリック・リダンダンシー・チ
ェック）コードを設けて形成され、記録時は、テープの
各１フイールドに所定数のデータブロックが時系列に記
録される。

また、再生時は、再生されたデータブロックの同期デー
タを抽出して再生同期を制御するとともに、再生された
データブロックのＣＲＣコードにもとづ＜ＣＲＣ検査に
より、誤りが検出されないときにのみ、当該データブロ
ックのアドレスをそのデータブロックのＰＣＭ情報デー
タの再生処理用アドレスとして抽出し、該再生処理アド
レスにもとづき再生されだＰＣＭ情報データを再生処理
する。

一方、再生されたデータブロックのＣＲＣコードにもと
つくＣＲＣ検査により、誤りが検出されると、当該デー
タブロックのＰＣＭ情報データは失なわれてしまう。

ところで回転ヘッド式デジタルテープレコーダの規格と
しては、前述の２規格以外に種々の規格が、デジタルテ
ープレコーダの技術的懇談会であるＤ　Ａ　Ｔ　　懇談
会　ワーキンググループＢ　（Ｊ）ＡＴ（３ＯＮト’Ｅ
Ｉ化ＮＣＥ　ＷＧ−Ｂ）で種々提案され、１９８４年７
月１９日には、第３図に示すイクスペリメンタル　スペ
シイフイケーションズ　オブ　ＲＪ）ＡＴ　　フォーマ
ツ　　ト　　（ＥＸＰＥＲＩＭＩ：Ｎ’ｌ’ＡＬ　　　
　５ＰＥＣ１ｒＦＴＣＡＴＩＯＮＳ　　　　ＯＦ　　　
Ｋ−１）ＡＴＦＯＲＭＸＡＴ）の規格が提案されている
。

そして第３図の規格を説明すると、各１データブロツク
が３６０ビツトで形成されるとともに、各データブロッ
クの先頭から順の各１０ビツトが、同期データ用の同期
エリア（Ｓ）、ＩＤワード用のｌＩ）エリア（Ｉ）　、
アドレス用のアドレスエリア（Ａ）、Ｃ凡Ｃコード用の
ＣＲＣエリア（ｃ）　、　３２個のデータエリア（Ｄｏ
）、（ＤＩ）　、・・・、　（１）ｇｏ）　、　（Ｄａ
ｄ）に設定され、同期エリアＳに一定コードの同期デー
タが書込まれるとともに、アドレスエリア（Ａ）、ＣＲ
Ｃエリア（Ｃ）にアドレス、該アドレスの検査用のＣＩ
ｔＣコードがそれぞれ書込まれる。なお、ＣＲＣコード
はＩＤワードの検査にも共用される。

また、各データエリア（ＤＯ）〜（Ｄａｄ　）のうち、
最初の２８個のデータエリア（ＤＯ）、（ＤＩ）　、・
・・にそれぞれ１０コード用のＰＣＭ情報データが書込
まれる。

さらに、テープの各１フイールドに１２８個のデータブ
ロックを順次に記録するように設定されるとともに、各
データブロックのアドレスが所定数すなわち１２８個毎
に単純増加を巡回的にくり返すように設定され、これに
より各１フイールドの１２８個のデータブロックのアド
レスが０から１２７に順に変化する。

そして第３図の規格にもとづく回転ヘッド式デジタルテ
ープレコーダは、まだ考案されていない。

〔発明が解決しようとする問題点〕

ところで第３図の規格では、再生時に、各データブロッ
クのアドレスおよびＩＤワードはＣ１丸Ｃコードにより
誤りが検査されるが、各データブロックのＰＣＭ情報デ
ータは、ＣＩ′ｔＣコードを用いるのではなく、ＰＣＭ
情報データ内のリードソロモン符号による誤り検出およ
び訂正を行なって再生処理される。

そこで第３図の規格にもとづく回転ヘッド式デジタルテ
ープレコーダを形成する場合は、再生された各データブ
ロックのＰＣＭ情報データを、該各データブロックのア
ドレスを再生処理用アドレスとしてメモリに順次に格納
する必要があり、この場合、メモリに格納される時系列
のＰＣＭ情報データが多い程、正確な誤り検出および訂
正が行なえる。

一方、各データブロックのＣＲＣコードによるアドレス
およびＩＤワードの検査に、たとえば、前述のＥＩＡＪ
規格の検査手法を適用すると、ＣＲＣ検査により誤りが
検出されたときは、そのアドレスおよびＩＤワードが失
なわれることになる。

そしてＣＲＣ検査により誤りが検出されてアドレスが失
なわれると、当該アドレスを有するデータブロックの３
２個のデータエリア（ＤＯ）〜（ＤａＯの全ＰＣＭ情報
データは、メモリに格納するため６アドレス、すなわち
再生処理用アドレスが失なわれるため、誤りの有無にか
かわらず失なわれることになり、この場合、メモリに格
納される時系列のＰＣＭ情報データの数を多くすること
が困難になり、再生されたＰＣＭ情報データの誤り検出
および訂正が正確に行なえなくなる問題点かあする。

〔問題点を解決するだめの手段〕

この発明は、先頭に同期データを有するとともに所定数
のデータブロック毎に単純増加を巡回的′にくり返すア
ドレス、該アドレスの検査用のＣＲＣ（サイクリック・
リダンダンシー・チェック）コード、ＰＣＭ情報データ
が順に配列された各データブロックが順に記録されたテ
ープと、該テープから再生されたデータブロックのアド
レスを当該データブロックのＣＲＣコードによりＣＲＣ
検査し、ＣＲＣ誤りのないときにのみ誤り無検出信号を
出力するＣＲＣ検査部と、前記誤り無検出信号によりロ
ード指令されるカウンタからなり、前記ロード指令によ
り再生されたデータブロックのアドレスを取込んで当該
データブロックのＰＣＭ情報データの再生処理用アドレ
スを出力する再生アドレス検出出力部と、前記ＣＲＣ検
査によりＣｆｔＣ誤りが検出されたときに前記カウンタ
にアップカウント用のクロックを出力し、前記検出出力
部の出力アドレスを１つ増加させて誤りが検出されたデ
ータブロックのＰＣＭ情報データの再生処理用アドレス
に補正する再生アドレス補正手段とを備えたことを特徴
とする回転ヘッド式デジタルテープレコーダである。

〔作用〕

しだがって、ＣＲＣ検査により再生されたデータブロッ
クのアドレスに誤りが検出されても、再生アドレス補正
手段により、ＰＣＭ情報データの再生処理用アドレスが
、再生されたデータブロックの正しいアドレスに補正さ
れる。

〔実施例〕

つぎに、この発明を、その１実施例を示した第１図およ
び第２図とともに詳細に説明する。

第１図は第３図の規格にもとづいて記録されたテープの
再生ブロックの一部を示し、クロック入力端子（１）に
第２図（ａ）に示すように１ビット間隔でクロック信号
が入力されるとともに、テープから再生された各データ
ブロックが同図（ｂ）に示すようにビットシリアルで順
次に再生入力端子（２）に入力される。

そして入力端子（２）のデータブロックは入力端子（１
）のクロック信号にもとづき、１０ビツトシフトレジス
タからなるシリアル−パラレル変換用シフトレジスタ（
３）に入力され、該シフトレジスタ（３）により、シリ
アルのデータブロックが１０ビツト毎のパラレルデータ
に変換され、シフトレジスタ（３）から同期検出用デコ
ーダ（４）およびビット数変換部（５）に、同図（Ｑ）
に示すように、再生されたデータブロックの同期データ
、■Ｄワード、アドレス、ＣＲＵコード、３２個のＰＣ
Ｍ情報データが順次に出力される。

さらに、デコーダ（４）は同期データを抽出し、第２図
（ｄ）に示すように論理０（以下ゝゝ０″と称する）の
同期検出パルスをアンドゲート（６）の一方の入力端子
を介して３６０進カウンタからなる制御用カウンタ（７
）のクリア端子Ｃ）に出力し、これによりクリア端子（
鍋が同図（ｅ）に示すようにローレベルになり、カウン
タ（り）の計数内容が０にクリアリセットされる。なお
、カウンタ（７）が３６０進のカウンタにより形成され
ているのは、各データブロックが３６０ビツトで形成さ
れているためである。

そしてカウンタ（７）は入力端子ｆｉｌのクロック信号
を計数し、第２図（ｆ）に示すように計数内容がＯから
１，２．・・・、　１０　、１１　、　＋２　、・・、
　２０　、２］　、２２゜・・・、　３０　、３１　、
３２　、３３　、３４　、３５　、・・・・・・、３５
９、に順に増加するとともに、計数内容が１　、１１．
２＋。

３１、・・・、　８４］　、　３５１のときそれぞれに
、出力端子パルスに２を出力し、計数内容が３３のとき
にのみ、出力端子（ＯＣ）から、同図（１）に示すよう
にゞゝ１″の第３カウントパルスに８を出力する。

また、カウンタ（７）は出力端子（Ｏａ）〜（ＯＣ）と
ともに出力端子（Ｏｄ）　、（ｏｅ）　、（ｏｆ）を有
し、出力端子（Ｏｄ）〜（Ｏｆ）からは後述の第４．第
５．第６カウントパルスに４．ｋｂ、ｋｅをそれぞれ出
力する。

一方、変換部（５）は規格にもとづき、入力された１０
ピツ１へのパラレルデータを８ビツトのパラレルデータ
に変換するために設けられ、変換部（５）から、８個の
１）型フリップフロップにより形成された第１遅延部（
８）に、８ビツトに変換された同期データ。

ＩＤワード、アドレス、・・・が順次に出力され、遅延
部（８）の各フリップフロップに各ビットが入力される
とともに、該各フリップフロップがクロックパルス１（
１により動作するため、遅延部（８）からは、第２図（
，１）に示すタイミングで８ビツトに変換された同期デ
ータ、１ｊ）ワード、アドレス、・・・が順次に出力さ
れる。

そして遅延部（８）から出力された同期データ、■１）
ワード、アドレス、・・・が８個の１）型フリップフロ
ップにより形成された第２遅延部（９）および、Ｃ＋ｔ
Ｃ検査部（ＩＯに設けられた入カゲート回路（１１）に
順次に入力される。なお、ゲート回路（１１１２人力の
８個の排他的論理和ゲートにより形成されている。

ところで再生されたデータコードのアドレスおよびＩ　
ｉ）ワードのＣ且Ｃ検査を、再生されたアドレス、■１
）ワード、　（２ＲＣコードを用いた単純ハリティ検査
により行なうため、検査部００は入力ゲート回路（ＩＩ
）　、　８個の１）型フリップフロップからなる保持回
路（１２）　、　８人力のノアゲート（１１、Ｉ）型フ
リップフロップからなる出力回路（１４）により形成さ
れている。

なお、ゲー　ト回路（１］）の各排他的論理和ゲートの
一方の入力端子が、遅延部（８）の８ビットの出力端子
それぞれに接続されるとともに、該各排他的論理和ゲー
１〜の出力端子か保持回路０４の各フリップフロップの
入力端子に接続され、かつ、該各フリップフロップの出
力端子が入カゲート回路（１］）の各排他的論理和ゲー
トの他方の入力端子にそれぞれ接続されている。

そして保持回路０２の各フリップフロップは、アンドゲ
ート（６）のローレベル出力でリセットされた後、クロ
ックパルス１（２により、カウンタ（７）の計数内容が
１２　、２２　、３２のとき、すなわち、ゲート回路（
１１）にＩＤワード、アドレス、ＣＲＣコードが入力さ
れたときそれぞれに保持内容を更新する。

したがって、入力ゲート回路０１）が、ＩＤワードの出
力、ＩＩ）ワードとアドレスとの排他的論理演算、該演
算の結果とＣＲＣコードとの排他的論理演算を順に実行
し、この結果、ＣＲＣコードが入力されたときのゲート
回路０υの８ピツ１への出力データからなる８ビツトの
ＣＲＣ検査検査デボ保持回路０りに保持される。

さらに、保持回路αつに保持されたＣＲＣ検査データが
ノアゲート０東に入力され、ＣＲＯ検査によって誤りが
検出されず、ＣＲＣ検査データの全ビットがゝゝ０″に
なればノアゲートα東の出力がゝゝ１″になり、ＣＩＩ
Ｏ検査によって誤りが検出されると、ノアゲートの出力
がゝゝ０″になる。

そしてノアゲート０．１の出力が入力される出力回路（
１４）は、クロックパルスに３に」：す、カウンタ（７
）の計数内容が３３のときにノアゲート（１］の出力を
取込み、Ｃ■Ｃ検査により誤りが検出されないときは、
第２図（１０に示すようにゝゝ１″の誤り無検出信号を
２人力のナントゲート００の一方の入力端子に出力する
。

捷だ、カウンタ（７）の出力端子（Ｏｄ）からナンドゲ
−１−０５１の他方の入力端子に、第２図（１）Ｋ示す
ようにカウンタ（７）の計数内容が３４のときにのみゝ
ゝ１″のクロックパルス１（４が出力される。

そこでナントゲート（１句から１２８進のカウンタによ
り形成されたアドレス検出出力部ＯＱのロード入力端子
（ｆｄ）に、カウンタ（７）の計数内容か３４になるタ
イミングで、第２図１ｉｎ）に示すように誤り無検出信
号にもとづくｔゝ０″のロード指令パルスが出力され、
検出出力部θｅがロード指令される。

なお、検出出力部（１・が１２８進のカウンタにより形
成されているのは、１フイールドの各データブロックの
アドレスか０から１２７の範囲で変化するためである。

捷だ、検出出力部茜の１２８進のカウンタは、たとえば
型番Ｔ’Ｃ７４ＨＣ１６３のカウンタ用集積回路を２個
用いて形成されている。

一方、カウンタ（７）の計数内容が３５になると、カウ
ンタ（７）の出力端子（Ｏｅ）から検出出力部（１０の
クロック端子に、第２図（ｎ）に示すようにゞゝ１″の
クロックパルスに５が出力される。なお、クロックパル
スに５は計数内容が３５のときにのみ１］３力される。

そして検出出力部０６）を形成するカウンタは、ロード
指令されてクロックパルスが入力されると、８ビツトの
データ入力端子（ｊ）のデータ、すなわちアドレスを取
込んで保持内容を更新する。

ところで検出出力部０Ｏがアドレスを取込むときは、遅
延部（８）から、最初のデータエリア（１）Ｏ）のＰＣ
Ｍ情報データが出力されるため、遅延部（８）と検出出
力部θ６）との間に、第２遅延部（９）と８個の１〕型
フリツプフロツプからなる第３遅延部０７）とが縦列に
設けられている。

そして遅延部（９）　、　Ｑ７）がクロックパルス１（
３により動作するため、遅延部（９）の出力データが、
第２図（０）に示すように遅延部（８）の出力データを
１工リア分だけ遅らせたデータになるとともに、遅延部
０７）の出力データが、同図中）に示すように遅延部（
９）の出力データを１工リア分た゛け遅らせたデータに
なり、これにより、検出出力部（１０がアドレスを取込
むときは、遅延部（１７）からデータ入力端子（ｉ）に
、ＣＩｔ　Ｃ検査されたデータブロック、すなわち再生
されたす一タブロックの８ビットに変換されたアドレス
が出力される。

したがって、ＣＲＣ検査によりアドレスの誤すか検出さ
れないときは、再生されたデータブロックのアドレスが
検出部（ＩＱに取込まれ、検出部（１・からは、第２図
（ｑ）に示すように、当該データブロックのＰＣＭ情報
データに対する正しい再生処理用アドレス、すなわち取
込んだアドレスからなる再生処理用アドレスが出力され
る。

つぎに、ＣＴ＜・Ｃ検査によって誤りが検出され、第２
図（ｒ）に示すように検査部００）の出力回路（１４）
の出力信号がゝゝ０″に保持されるときは、同図（ｓ）
に示すようにカウンタ（７）からクロックパルス１（４
が出力されても、ナントゲート００の出力がゝゝ１″に
保持され、同図（モ）に示すように検出出力部０句のロ
ード入力端子口はゝゞ１″に保持されてロード指令パル
スが入力されなくなる。なお、出力回路０４）の出力信
号中のヒゲ状のゝゞ１″のパルスは過渡的なパルスであ
る。

一方、ロード指令パルスが人力されなくても、第２図（
１１）に示すようにカウンタ（７）から検出出力部（１
６１のクロック端子にクロックパルスに５が出力される
。

そして検出出力部（１のを形成するカウンタは、ロード
指令されずに、クロックパルスが入力されると、当該ク
ロックパルスがアップカウント用のクロックになる。

そこで、ＣＲＣ検査によりアドレスの誤りが検出された
ときは、カウンタ（７）か再生アドレス補正手段を形成
し、カウンタ（７）から出力されたクロックパルスに５
にもとづく、アップカウント用のクロックにより、検出
出力部（１６＋を形成するカウンタが、保持内容を１だ
け増加して出力アドレスを１つ増加する。

そして１フイールド内の各データブロックのアドレスか
Ｏから１２７に１つつつ増加して形成されているため、
（Ｘ＃Ｃ検査によりアドレスの誤９か検出され、たとき
に、検出出力部（１６）の出力アドレスを１つ増加し、
再生処理用アドレスを、１つ前のデータブロックのアド
レスに１を加えたアドレスにすることにより、検出出力
部（１６１から出力される再生処理用アドレスか、アド
レスの誤りが検出されたデータブロックに対する正しい
再生処理用アドレスに補正される。

しだがって、ＣＲＵ検査によりアドレスの誤りが検出さ
れたデータブロックに対しても、検出出力部（１０から
に、当該データブロックに対する正しい再生処理用アド
レスが出力される。

そしてＣＲＣ検査によりアドレスの誤りが検出されない
ときだけでなく、アドレスの誤りが検出されるときにも
、検出出力部００から、再生されたデータブロックに対
する正しい再生処理用アドレスが出力されるため、再生
されたアドレスの誤りの有、無にかかわらす、再生され
た各データブロツクのＰＣＭ情報データをメモリに順次
に格納し、リードソロモン符号による誤り検出および訂
正を行なうことが可能にな９、この場合、再生されたア
ドレスの誤りが検出されても、当該アドレスを有するデ
ータブロックのＰＣＭ情報データを失なわないため、前
記メモリに格納される時系列のＰＣＭ情報データの数を
多くして再生されたＰＣＭ情報データの誤り検出および
訂正を正確に行なうことが可能になる。

ところで第２図（ｄ）の破線に示すように、各データブ
ロックの同期データがデコーダ（４）により抽出不可能
な場合、カウンタ（７）が同期データの再生タイミング
でクリアリセットされなければ、誤動作が生じる。

そこで第１図では、カウンタ（７）の計数内容が３５９
になったときにカウンタ（７）の出力端子（Ｏｆ）から
ゝゝ１″の第６カウントパルスに６が出力され、かつ、
該カウントパルスに６がインバータ０８）によ逆反転さ
れてゝゝ０″の擬似同期検出パルスが形成されるととも
に、該擬似同期検出パルスがアンドゲート（６）の他方
の入力端子に入力されるため、各データブロックの同期
データが抽出不可能になってデコーダ（４）から出力さ
れないときは、擬似同期検出パルスにより、カウンタ（
り）の計数内容が正しいタイミングで０にクリアリセッ
トされる。

そして同期データが抽出不可能な場合にも、カウンタ（
り）の計数内容を正しいタイミングでクリアリセットさ
れるため、同期データが欠落した場合などの誤動作が防
止され、再生されたアドレスの誤りの有無および同期デ
ータの欠落などにかかわらず、常に、検出出力部（１０
から正しい再生処理用アドレスが出力され、第３図の規
格に対して良好な再生処理が行なえる回転ヘッド式デジ
タルテープレコーダを提供することが可能になる。

なお、前記実施例では、データブロックにＩＤエリア（
Ｉ）がある場合に適用したが、ＩＤエリア（Ｉ）がない
場合に適用できるのは勿論である。

〔発明の効果〕

以上のように、この発明の回転−・ラド式ビデオテープ
レコーダによると、ＣＲＣ検責部（１めのＣ凡Ｃ検査に
より、再生されたデータブロックのアドレスの誤りが検
出されたときにも、アドレス検出出力部αｅからは、当
該データブロックの正しいアドレスからなる再生処理用
アドレスを出力することができ、再生処理用アドレスに
もとづく各データブロックのＰＣＭ情報データの良好な
再生処理が行なえるものである。

【図面の簡単な説明】

第１図はこの発明の回転ヘッド式デジタルテープレコー
ダの一部のブロック図、第２図（ａ）〜（Ｖ）は第１図
の動作説明用の波形図、第３図はこの発明が適用される
データブロックの構成説明図である。 ＋１１・・・クロック入力端子、（２）・・・再生入力
端子、（３）・・・シリアル−パラレル変換用シフトレ
ジスタ、（４）・・・同期検出用デコーダ、（５）・・
・ビット数変換部、（７）・・・制御用カウンタ、（ｓ
）　、　（９）　、　（１７１・・・遅延部、００・・
・ＣＲＣ検査部、ＯＱ・・・アドレス検出出力部。

Claims (1)

【特許請求の範囲】
1. （１）先頭に同期データを有するとともに所定数のデー
   タブロック毎に単純増加を巡回的にくり返すアドレス、
   該アドレスの検査用のＣＲＣ（サイクリック・リダンダ
   ンシー・チェック）コード、ＰＣＭ情報データが順に配
   列された各データブロックが順に記録されたテープと、
   該テープから再生されたデータブロックのアドレスを当
   該データブロックのＣＲＣコードによりＣＲＣ検査し、
   ＣＲＣ誤りのないときにのみ誤り無検出信号を出力する
   ＣＲＣ検査部と、前記誤り無検出信号によりロード指令
   されるカウンタからなり、前記ロード指令により再生さ
   れたデータブロックのアドレスを取込んで当該データブ
   ロックのＰＣＭ情報データの再生処理用アドレスを出力
   する再生アドレス検出出力部と、前記ＣＲＣ検査により
   ＣＲＣ誤りが検出されたときに前記カウンタにアップカ
   ウント用のクロックを出力し、前記検出出力部の出力ア
   ドレスを１つ増加させて誤りが検出されたデータブロッ
   クのＰＣＭ情報データの再生処理用アドレスに補正する
   再生アドレス補正手段とを備えたことを特徴とする回転
   ヘッド式デジタルテープレコーダ。