JPS61208160A

JPS61208160A - コモン・バスによるデユアル・プロセツサ・システム

Info

Publication number: JPS61208160A
Application number: JP4863985A
Authority: JP
Inventors: Takao Minami; 孝男南
Original assignee: Jeol Ltd
Current assignee: Jeol Ltd
Priority date: 1985-03-12
Filing date: 1985-03-12
Publication date: 1986-09-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ローカル・バスの中間にバス・スイッチでコ
ントロールされるコモン・バスを設けたコモン・バスに
よるデュアル・プロセッサ・システムに関するものであ
る。

〔従来の技術と発明が解決しようとする問題点〕マルチ
・バス（例えばｒＥＥＦｉ７９６バスとして規格制定さ
れているバス）は、マルチ・プロセッサ構成ができるバ
スであるが、バス上のリソースをアクセスする場合、複
数のプロセッサによる同時アクセスを防止するため、必
ずバス調停のサイクルを必要とする。このため、アクセ
ス・タイムが長くなり、コンピュータのスピードを最大
限に生かすことができない構造となっている。特に、リ
ソ−スがプログラム・メモリである場合、コンピュータ
の演算スピードは、極端に制限されてしまう。

また、システム構成からみて、マルチ・バス上に多数の
バス・マスクとなり得るモジュールを搭載することは、
システムの複雑さとプログラミングの難しさから好まし
くなく、一般的には２プロセツサ構成とすることが多い
。

本発明は、上記の考察に基づくものであって、リソース
の共通性を高め、アクセス効率の向上を図ったコモン・
バスによるデュアル・プロセッサ・システムを提供する
ことを目的とするものである。

〔問題点を解決するための手段〕

そのために本発明のコモン・バスによるデュアル・プロ
セッサ・システムは、ローカル・バスの中間にバス・ス
イッチでコントロールされるコモン・バスを設け、該コ
モン・バス上に共通のリソースを配置するとともに、各
プロセッサは、バス・ビジィ・ライン及びバス・リクエ
スト・フィンで結合されたバス調停回路を有し、コモン
・バスや相手方のローカル・バスを利用する際には、当
該バスのバス・ビジィ・ラインが非活性化されているこ
とを条件にバス・スイッチを接続して当該バスを獲得す
ると同時に当該バスのバス・ビジィ・ラインを活性化す
ることを特徴とするものである。

〔作用〕

本発明のコモン・バスによるデュアル・プロセッサ・シ
ステムでは、コモン・バス上に共通のリソースが配置さ
れ、各ローカルで必要とするリソースがローカル・バス
上に配置されるため、各ローカル・バスが効率的に使用
される。そして、コモン・バスや相手方のローカル・バ
スを利用する際にのみバス調停が実行されるため、アク
セス効率も高められる。

〔実施例〕

以下、実施例を図面を参照しつつ説明する。

図は本発明のコモン・バスによるデュアル・プロセッサ
・システムの１実施例構成を示す図であり、１−１ない
し１−１．２−１ないし２−ｍ。

３−１ないし３−ｎはインターフェイス、４と６はロー
カル・バス、５はコモン・バス、７と８はバス・スイッ
チ、９はバス・スイッチ・コントローラ、１０と１１は
ＣＰＵ、１２と１３はバス調停回路、１４はバス調停ラ
インをそれぞれ示している。

図において、バスは、ローカル・バス４、コモン・バス
５、ローカル・バス６からなり、ローカル・バス４は、
ＣＰＵｌ０で主にコントロールされ、ローカル・バス６
は、ＣＰＵＩＩで主にコントロールされる。コモン・バ
ス５は、ＣＰＵ１０及びＣＰＵ１ｌのいずれによっても
コントロールできるが、後述スるようにコントロールに
先立ってコモン・バス５利用のためのバス調停動作が行
われる。インターフェイス１−１ないし１−１２−１な
いし２−ｍ、３−１ないし３−ｎは、それぞれ独立した
インターフェイス・モジュールで、メモリ・モジュール
、Ｉ１０モジュール等、システム構成上必要な機能を有
するものである。これらインターフェイス・モジュール
は、同一のバス仕様で設置をコモン・バス５上に、イン
ターフェイス２−１をローカル・バス６上に、或いはイ
ンターフェイス３−１をローカル・バス４上にそれぞれ
相互交換することが可能となる。

ＣＰＵｌ０及びＣＰ　Ｕｌｌは、中央処理装置で、■Ｃ
１ボード、或いはボックス型等が用いられ、コモン・バ
ス５と相手方のローカル・バス６又は４を利用するとき
に必要となるバス調停のためのバス調停回路１２及びバ
ス調停回路１３を有している。

バス調停回路１２及びバス調停回路１３には、同一バス
に対してＣＰＵｌ０及びＣＰ　Ｕｌｌが同時にアクセス
要求したときに優先順位を決定する機能も含まれている
。それぞれのバス調停回路１２及びバス調停回路１３は
、バス調停に必要なローカル・バス４ビジイ、ローカル
・バス６ビジイ、コモン・バス５ビジイ、及びバス・リ
クエストの各ラインよりなるバス調停ライン１４で結合
されている。

バス・スイッチ・コントローラ９は、それぞれのバス調
停回路１２及びバス調停回路１３からの指令によりバス
・スイッチ７及びバス・スイッチ８をオン／オフしてロ
ーカル・バス４とコモン・バス５とを、ローカル・バス
６とコモン・バス５とを接続、切断するためのコントロ
ールを行うものである。ＣＰＵｌ０及びＣＰＵＩＩがそ
れぞれ直接接続されているローカル・バス４及びローカ
ル・バス６をアクセスする場合にはバス調停は行われな
い。

この状態では、バス・スイッチ７．８共に解放されてい
るため、ローカル・バス４及びローカル・バス６はそれ
ぞれ独立してＣＰＵｌ０及びＣＰＵＩＩによりコントロ
ールされる。従ってバス調停がないため、それぞれのロ
ーカル・バス４及びローカル・バス６に対して速いアク
セス・タイムが得られる。

ＣＰ　ＵＩＯ又はＣＰＵＩＩがコモン・バス５をアクセ
スする場合には、まず、バス調停回路１２又はバス調停
回路１３によりコモン・バス５ビジイのラインが調べら
れ、活性化（フラグがオン）していなければ、バス・ス
イッチ・コントローラ９に指令を発行してコモン・バス
５を獲得すると同時に、コモン・バフ５ビジイのライン
を活性化してコモン・バス５を使用していることを示す
。このことは、バス・スイッチ７又はバス・スイッチ８
が接続されていることを意味している。コモン・バス５
を使用することは、且つ自分自身のローカル・バス４又
はローカル・バス６を使用していることであり、従って
同様にローカル・バス４ビジイ又はローカル・バス６ビ
ジイのラインも活性化していることになる。コモン・バ
ス５を一旦獲得すると、一方のＣＰＵによるコモン・バ
ス５のアクセス要求は、コモン・バス５ビジイ・ライン
が非活性化される（フラグがオフされる）まで待たされ
る。このため、コモン・バス５を獲得したＣＰＵが長時
間コモン・バス５を専有してしまうと、他方のＣＰＵの
処理効率が低下する。そこで、この解決のため、バス調
停回路１２及びバス調停回路１３に、他のＣＰＵからコ
モン・バス５の使用要求（バス・リクエスト）が発行さ
れた場合、コモン・バス５を獲得中のＣＰＵによるコモ
ン・バス５へのアクセスが無ければ、すみやかにコモン
・バス５ビジイのラインを非活性化して、コモン・バス
５を開放する（制御を他のＣＰＵに渡す）機能を持った
ことにより、処理低下に対処することができる。（コモ
ン・バス５を獲得中のＣＰＵがコモン・バス５をアクセ
スしている場合はそのアクセスサイクルが終了した時点
で、コモン・バス５ビジイのラインが非活性化され、か
つコモン・バス５が開放される。）バス・リクエストは、コモン・バス５を獲ｉしてないＣ
ＰＵのみが発生できるようにするため、例えば、コモン
・バス５を獲得してなく、かつコモン・バス５へのアク
セスが発生した場合に活性化（フラグ・オン）させ、コ
モン・バス５の獲得によって非活性化（フラグ・オフ）
させるようにすればよい。

ＣＰＵｌ０がローカル・バス６を、またＣＰＵＩＩがロ
ーカル・バス４をアクセスする場合も、コモン・バス５
をアクセスする場合と同様であるが、この場合には、相
手方のバスが使用中か否かを調べるために、ローカル・
バス４ビジイ、或いはローカル・バス６ビジイのライン
が用いられる０例えば、ＣＰＵｌ０がローカル・バス６
をアクセスする場合には、ＣＰＵｌ０のバス調停回路１
２によりローカル・バス６ビジイのラインが調べられ、
活性化していなければバス・スイッチ・コントローラ９
に指令を発行してローカル・バス６を獲得すると同時に
ローカル・バス４ビジイ、ローカル・バス６ビジイ、及
びコモン・バス５ビジイの各ラインの３ラインを活性化
してバスを使用していることを示す、このことは、バス
・スイッチ７及びバス・スイッチ８の両方が接続されて
いることを意味する。なお、バス獲得後の処理は、コモ
ン・バス５を獲得した場合と同等となる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、コモ
ン・バスをそれぞれのローカル・バスの中間に設けるよ
うにしたので、バス・スイッチによる接続、切り離しが
自由にできる。従って、双方のプロセッサによって使用
する共通のリソースはこのコモン・バス上に配置するこ
とによって、必要な時のみバス調停されてコモン・バス
をアクセスするようにシステム構成できるとともに、共
通のリソースを使用しない時のそれぞれのローカル・バ
スは、コモン・バスを挟んでバス・スイッチにより切り
離されるので、相互干渉なしに独立動作が可能となり、
リソースの競合が緩和されてパフォーマンス（スピード
）の向上を図ることができる。また、ローカル・バス及
びコモン・バスの仕様を同一にすることにより、インタ
ーフェイス・モジュールの相互交換が可能となり、各々
を共通のリソースにしたり、或いはローカル・バス上の
リソースにしたりすることができ、インターフェイス・
モジュールの共通性を高めることができる。さらには、
一度コモン・バスを獲得すると他のプロセッサがバス・
アクセス要求を出さない限りコモン・バスを接続したま
まにすることにより、ローカル・バスと同等の扱いをす
ることができ、その結果、アクセス毎のバス調停を省く
ことができるためバス調停に要する時間がなくなり、ア
クセス効率の向上を図ることができる。

【図面の簡単な説明】

図は本発明のコモン・バスによるデュアル・プロセッサ
・システムの１実施例構成を示す図である。１−１ないし１−１，２−１ないし２−ｍ、３−１ない
し３−ｎ・・・インターフェイス、４と６・・・ローカ
ル・バス、５・・・コモン・バス、７と８・・・バス・
スイッチ、９・・・バス・スイッチ・コントローラ、１
０と１１・・・ＣＰＵ、１２と１３・・・バス調停回路
、１４・・・バス調停ライン。

Claims

【特許請求の範囲】

（１）ローカル・バスの中間にバス・スイッチでコント
ロールされるコモン・バスを設け、該コモン・バス上に
共通のリソースを配置するとともに、各プロセッサは、
バス・ビジィ・ラインで結合されたバス調停回路を有し
、コモン・バスや相手方のローカル・バスを利用する際
には、当該バスのバス・ビジィ・ラインが非活性化され
ていることを条件にバス・スイッチを接続して当該バス
を獲得すると同時に当該バスのバス・ビジィ・ラインを
活性化することを特徴とするコモン・バスによるデュア
ル・プロセッサ・システム。
（２）バス調停回路は、他のプロセッサによるバス・ア
クセス要求がない限り、バス・ビジィ・ラインを活性化
し、バス・アクセス要求のあった場合に、当該バスを獲
得中のプロセッサによるバスへのアクセスがないことを
条件に非活性化するように構成したことを特徴とする特
許請求の範囲第１項記載のコモン・バスによるデュアル
・プロセッサ・システム。