JPH0478902A - バスコントローラ - Google Patents
バスコントローラInfo
- Publication number
- JPH0478902A JPH0478902A JP2193120A JP19312090A JPH0478902A JP H0478902 A JPH0478902 A JP H0478902A JP 2193120 A JP2193120 A JP 2193120A JP 19312090 A JP19312090 A JP 19312090A JP H0478902 A JPH0478902 A JP H0478902A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- pcs
- data
- systems
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
- Hardware Redundancy (AREA)
Abstract
め要約のデータは記録されません。
Description
テム、自動車産業など、産業用システムの制御に広く使
用されているプログラマブルコントローラ(以下PCと
略す)に係り、特にその信頼性向上の為にCPUを二重
化したり、制御機能の向上の為にPCを並列化する為に
使用するバスコントローラに関するものである。
なるような応用では2台以上のPCを使用した冗長系の
制御システムが採用されることも多い。
系、待機2重系などのシステムがある。
せ、その演算結果が一致していることを確認した後、制
御に使用するものである。この場合には2台のPCのプ
ログラム実行の開始時、終了時のタイミングを一致させ
る必要があり、この為の同期化のしくみが必要である。
。待機2重系は2台のPCが同一のプログラムを持ち、
その内の1台だけがプログラムを実行して制御を行うも
のであり、他の1台は実行中のPCが故障した場合など
に制御動作を継続させる為にプログラムの実行を開始す
るシステムである。このシステムの場合には一方のPC
から他方のPCに動作を引継ぐ為に、1スキヤンの実行
の度に一方のPCのレジスタ内容等の内部情報や外部入
力情報などを他方のPCに転送しておく必要があるので
、転送用レジスタやメモリが必要である。又、2台のP
Cに共通な入出カモジュール用の工/○バスを2台のP
Cに選択して接続する為のバスマルチプレクサも必要で
ある。
数決制御システムがある。これは複数のpcの演算結果
の多数決をとり、多数である結果を制御出力とするもの
である。この場合には多数決回路が必須である。
制御プログラムを実行させ、共通の入出カモジュールと
の入出力を行わせるシステムもある。これは1台のPC
だけでは処理が遅くなる場合に、複数のPCに制御を分
担実行させる方法である。この方式では1台のPCの制
御能力が不足した際に次々とPCを付は加えて制御能力
を増すことも可能である。この場合のPCはアドオンC
PUと呼ばれることもある。
長所、短所がある。これらの方式において、PCとI1
0モジュールの間には特殊なバスコントローラが置かれ
、特定の機能を果しているのであるが、これらのバスコ
ントローラは各方式専用に設計、製作されたものであり
、融通性はなかった。
されるバスコントローラに、両系のPCから工/○モジ
ュールへのアクセス内容の一致を検出する回路や工/○
バスのアービタ(調停回路)、両系のPCのシステムバ
スを共通のI10バスに接続する為のバスマルチプレク
サなどを持たせ、これらの回路を用途により選択して機
能させることにより同期2重系、待機2重系、機能分担
2重系などのシステムを構築可能とすることを目的とし
ている。
PCと共通の工/○モジュールと2台のPCのシステム
バスと共通のI10バスとの間に設置されるバスコント
ローラから構成される2重系PCにおいて、バスコント
ローラに両系PCからI10モジュールへアクセスする
際のアドレス、データの一致を検出する手段と両系のP
Cのプログラム実行の同期化を行う手段と、一方のpc
の状態や内部情報を他方のPCに伝達する手段と、共通
のI10バスを2系のPCのシステムバスのどちらに接
続するかを決定する手段と、共通の工/○バスを2系の
PCのシステムバスに上記の決定手段の指定に従って接
続する手段とを持たせ、PC又は外部から上記の手段を
目的により選択的に機能させることにより、同期2重系
、待機2重系、機能分担2重系など各種の動作を可能に
するPC用のバスコントローラである。
易にする為に1−1をA系のPC51−2をB系のPC
と呼ぶことにする。2−1.2−2は各PCのシステム
バス、3はバスコントローラ、31は制御回路、32は
ハンドシェークレジスタ、33は工/○バスアービタ、
34はアドレス−数構出回路、35はデーター数検出回
路、36はアドレスマルチプレクサ、37はデータマル
チプレクサ、4はI10バス、5はI/○モジュールで
ある。
2重化運転、待機2重化運転、並列2重化運転などが可
能である。
する。同期2重化運転ではA系のPCI−1,B系のP
CI−2には同一のプログラムを格納しておく。制御回
路31にPC又は外部から同期2重化運転の指令を書き
込み、バスコントローラ3を同期2重化モードにする。
、アドレスマルチプレクサ36、データマルチプレクサ
37はA系のPCI−1(又はB系のPCI−2)のア
ドレス及びデータをI10バス4に入出力するように設
定される。同期2重化の為には両系のPCの間でプログ
ラム実行の開始タイミングやI/Oモジュール5への出
力又は入力のタイミングを合わせる必要がある。この為
にハンドシェークレジスタ32の中に実行同期用のフラ
グを設けておく。このフラグはA系、B系のPC用に各
々用意されており、一方の系がセットしたフラグは他系
から読めるように構成されている。同期の必要な場合に
、PCはこのフラグをセットする。そして他系のPCの
同期用フラグがセットさ九ているのを確認する。もし、
他系のPCの同期用フラグがセットされていなければ、
そのフラグがセットされる迄確認を繰り返しながら待機
する。他系のフラグがセットされたのが確認できた時点
で、両系のCPUはプログラム実行を開始したり、I1
0モジュール5との入出力を行う。I10入出力の場合
、両系のPCからのコマンド信号のわずかなズレはコマ
ンド制御回路38で調整される。コマンド制御回路38
に両系のPCからのコマンドが出力された場合には以下
の手順で入出力動作が行われる。
PCから出力されたアドレス、データの内容がアドレス
−数構出回路34及びデータ一致検出回路35により調
べられる。両系のPCからのアドレス、データが一致し
ている場合にはアドレスマルチプレクサ36及びデータ
マルチプレクサ37の動作を可能とし、アドレス、デー
タはI10バス4に出力される。これと同時にコマンド
制御回路38は両系のPCからのコマンドの論理積をと
った出力をI10バス4へ書き込みコマンドとして出力
する。アドレス又はデータが一致していなかった場合は
何回かのりトライ動作を試みる。リトライ動作によって
も不一致が消失しない場合には両系のPCを停止させる
。2系のPCの内どちらのPCが故障しているかがハン
ドシェークレジスタ32内のステータスで明から府≦定
できる場合には、健全なPCを1台だけ使用して運転を
継続することも可能である。なお、アドレス、データの
不一致は不一致検出回路からハンドシェークレジスタ3
2にエラー信号として伝えられ、両系のPCから読み出
すことが可能である。
PCから出力されたI10アドレスのみが、アドレス不
一致検出回路34にて調べられる。両系のPCからのア
ドレスが一致している場合には、アドレスマルチプレク
サ36の動作を可能とし、データマルチプレクサ37の
データが流れる方向を入力方向とする。これにより1両
系のPCからのアドレスはI10バス4へ出力される。
ドの論理積をとった出力をI10バス4へ読み込みコマ
ンドとして出力する。I10モジュール5からのデータ
はデータマルチプレクサ37(このときはデータデマル
チプレクサとなっている)を介して両系のPCに分配さ
れる。アドレスバスに何か不具合があった場合のりトラ
イ動作などはデータ出力の場合と同様である。この様に
して2系のPCを同期2重化運転させることが可能であ
る。
る。待機2重化運転の場合もA系のpcl−1、B系の
PCI−2には同一のプログラムを格納しておく。制御
回路31にPC又は外部から待機2重化運転の指令を書
き込み、バスコントローラ3を待機2重化モードにする
。このときアドレス不一致検出回路34及びデータネ−
数構出回路35の動作は停止させられ、工/○バスアー
ビタ33も本来の調停動作は行わずに制御回路31から
の指令に従ってアドレスマルチプレクサ36及びデータ
マルチプレクサ37にバスの選択指令を出すだけの動作
を行う6又、コマンド制御回路38はコマンドマルチプ
レクサの動作を行い、制御回路31の指令に従ってA系
のPCI−1又はB系のPCI−2のコマンドを工/○
バス4に選択して出力するだけの機能を果すようになる
。この待機2重系ではまずA系のPCI−1が現用系と
して動作を開始するものとする。このとき、アドレスマ
ルチプレクサ36.データマルチプレクサ37及びコマ
ンド制御回路38は全てA系PCのバスを選択してI1
0バス4に接続している。従ってA系のPCI−1のプ
ログラム実行及び工/○モジュール5との入出力はA系
のPCが単独で制御を行っている場合と変わりがない。
、ハンドシェークレジスタ32を介してA系のPCの動
作をモニタし、レジスタデータの転送処理やA系のPC
の故障検出を行っている。A系のPCは1スキヤンのプ
ログラム実行を終えると工/○モジュール5との間でデ
ータの入出力を行う。このときA系のPCとB系のPC
の内部状態を同一にする為に、A系のPCl−1からB
系のPCI−2にハンドシェークレジスタ32を介して
内部レジスタの情報を転送する。
フラグの他に、PCの内部レジスタ情報を転送するのに
十分なレジスタ容量があるものとする。
のPCI−2は前回のスキャン実行後の内部レジスタ状
態を使用して、A系のPCが実行中であったスキャン実
行の先頭から、プログラムを継続して実行することがで
きる。このときA系のPCI−1の故障信号を検出した
制御回路31はアドレスマルチプレクサ36、データマ
ルチプレクサ37及びコマンド制御回路38にバス切替
え信号を出力し、B系のPCI−2のシステムバス2−
2を工/○バス4に接続させる。この後B系のPCl−
2はスキャン実行の度に内部レジスタ情報をA系のPC
I−1に転送する動作を開始し、A系のPCへの切換え
準備を行う。上記のようにして2系のPCを待機2重化
運転させることが可能である。
する。並列2重化運転ではA系のPCI−1、B系のP
CI−2は異なるプログラムを持っている。PC又は外
部から制御回路31に並列2重化運転の指令を書き込み
、バスコントローラ3を並列2重化モードにする。この
ときアドレス不一致検出回路34及びデータネ−数構出
回路35の動作は停止させられる。I10バスアービタ
33は本モードのときのみ本来の機能を果す。つまり、
A系のPCI−1又はB系のPCI−2から工/○モジ
ュール5に対してアクセスがあった際に、先に要求のあ
ったPCに工/○バス4の使用権を与え、そのアクセス
が終了するまでその使用権を保持させるのである。この
とき他のPCは使用権を持つPCのアクセスが終わるま
でアドレス、コマンド信号あるいはデータ信号を出力し
たまま待機する。アドレスマルチプレクサ36及びデー
タマルチプレクサ37は工/○バスアービタ33の指令
に従い、I10バス4の使用権を持つ側のPCのシステ
ムバスをI10バス4に接続する動作を行う。
ドバスマルチプレクサの動作を行い、上記のアドレスマ
ルチプレクサ及びデータマルチプレクサと同様の動作を
行う。
することも可能であるし、同期しなくとも動作可能であ
る。同期運転を行うときには同期2重化運転の方法で説
明した方法で同期化を行う。
モジュールであるが、重複していても構わない。但しこ
のときには入力データの同一化の為に一方のPCが読み
込んだデータをハンドシェークレジスタ32を介して他
方のPCに転送するのが通常の方法である。
I/Oモジュール5を共有してプログラムを実行し制御
動作を行うことができる。演算データの内で共有する必
要があるものは、やはりハンドシェークレジスタ32を
介して他方のPCに転送される。並列2重化運転では2
台のpcが別々のプログラムを実行するので、同様のプ
ログラムを1台のPCで実行した場合に比してスキャン
実行時間を短くすることが可能であり、制御の応答性が
増す。又は1台のPCがシーケンス制御動作、他の1台
のpcが数値演算動作などという使用法も可能である。
ムでは、待機2重化運転において待機側のPCを取外し
たときと同様の使用法により、1台だけのPCでも制御
動作を行うことが可能である。これにより、プログラム
のデバッグ中や割込み動作の確認などのときには2台の
PCのプログラムを変更する必要がなくなり、デバッグ
の効率が増すと共に、重大故障により1台のPCが取外
された場合でも残りのPCで制御の継続が可能である。
したプログラマブルコントローラによれば、同一のハー
ドウェア構造を使用しながら、同期2重化運転、待機2
重化運転及び並列2重化運転が可能であり、制御システ
ムが制御データの信頼性を重視するのか、継続性を重視
するのか、制御の応答性を重視するのかにより最適な使
用法を選択することが可能であり、又、−旦システムを
構築した後でも他の運転モードに容易に変更することが
可能であり、柔軟性に富んだシステム構築の可能なバス
コントローラを提供することができる。
を示すブロック図、第2図は本発明のバスコントローラ
を使用したプログラマブルコントローラが同期2重化運
転を行う場合の構成を示すブロック図、第3図は待機2
重化運転の構成を示すブロック図、第4図は並列2重化
運転の構成を示すブロック図である。 1−1.1−2・・・pc 2−1.2−2・・・システムバス 3・・・バスコントローラ 4・・・I/Oバス 5・・・工/○モジュール 31・・・制御回路 32・・・ハンドシェークレジスタ 33・・・I10バスアービタ 34・・・アドレス−数構出回路 35・・・データ一致検出回路 36・・・アドレスマルチプレクサ 37・・・データマルチプレクサ 38・・・コマンド制御回路 代理人 弁理士 則 近 憲 佑 第 図 第 図
Claims (1)
- 2系のプログラマブルコントローラのシステムバスと共
通入出力装置との間に位置するバスコントローラにおい
て、上記バスコントローラは、2系のプログラマブルコ
ントローラからアクセス可能であり一方の系のプログラ
マブルコントローラの状態および内部データを他系に伝
え、かつプログラム実行の同期化の為に使用されるハン
ドシェークレジスタと、両系からのアドレスおよびデー
タバスを共通入出力装置へ選択して接続する為のアドレ
スマルチプレクサおよびデータマルチプレクサと、両系
からのアドレス信号およびデータ信号の内容が一致して
いるかどうかを判定する為のアドレス一致検出回路およ
びデータ一致検出回路と、両系から同時に入出力装置に
対してアクセスがあった場合に、どちらのプログラマブ
ルコントローラにアクセス権を与えるかを判定し、上記
アドレスマルチプレクサ及びデータマルチプレクサを制
御する為のI/Oバスアービタとバスコントローラ内の
回路を選択的に動作させる制御回路を有し、両系のプロ
グラマブルコントローラから上記制御回路へ書き込まれ
た命令に従って上記バスアービタ及び上記アドレス一致
検出回路およびデータ一致検出回路を選択的に動作させ
ることにより、2系のプログラマブルコントローラを同
期二重化運転、待機二重化運転又は上記入出力装置を時
分割で使用することによる並列運転など種々の方法で二
重化運転させることを特徴とするプログラマブルコント
ローラ用のバスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193120A JP2774675B2 (ja) | 1990-07-23 | 1990-07-23 | バスコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193120A JP2774675B2 (ja) | 1990-07-23 | 1990-07-23 | バスコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0478902A true JPH0478902A (ja) | 1992-03-12 |
| JP2774675B2 JP2774675B2 (ja) | 1998-07-09 |
Family
ID=16302594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2193120A Expired - Lifetime JP2774675B2 (ja) | 1990-07-23 | 1990-07-23 | バスコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2774675B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6334194B1 (en) | 1997-11-07 | 2001-12-25 | Nec Corporation | Fault tolerant computer employing double-redundant structure |
| JP2006312115A (ja) * | 2005-05-06 | 2006-11-16 | Tokyo Electric Power Co Inc:The | ガス圧入装置及びガス圧入方法 |
| JP2007235537A (ja) * | 2006-03-01 | 2007-09-13 | Nec Corp | パス切替制御システム、コンピュータシステム及びパス切替制御方法 |
| JP2010117850A (ja) * | 2008-11-12 | 2010-05-27 | Hitachi Ltd | 記憶制御装置 |
| US8978531B2 (en) | 2007-06-20 | 2015-03-17 | Grenzebach Maschinenbau Gmbh | Separating device for an assembly line type production line |
-
1990
- 1990-07-23 JP JP2193120A patent/JP2774675B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6334194B1 (en) | 1997-11-07 | 2001-12-25 | Nec Corporation | Fault tolerant computer employing double-redundant structure |
| JP2006312115A (ja) * | 2005-05-06 | 2006-11-16 | Tokyo Electric Power Co Inc:The | ガス圧入装置及びガス圧入方法 |
| JP2007235537A (ja) * | 2006-03-01 | 2007-09-13 | Nec Corp | パス切替制御システム、コンピュータシステム及びパス切替制御方法 |
| US8978531B2 (en) | 2007-06-20 | 2015-03-17 | Grenzebach Maschinenbau Gmbh | Separating device for an assembly line type production line |
| JP2010117850A (ja) * | 2008-11-12 | 2010-05-27 | Hitachi Ltd | 記憶制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2774675B2 (ja) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| US4933838A (en) | Segmentable parallel bus for multiprocessor computer systems | |
| JPH01154240A (ja) | 単一レールインターフェイスにエラーチェック機能を有する二重レールプロセッサ | |
| JPH04241035A (ja) | 二重化バス制御方法及び装置 | |
| KR920006617B1 (ko) | 멀티프로세서시스템 | |
| JPH0478902A (ja) | バスコントローラ | |
| EP1380951A1 (en) | Fault tolerant information processing apparatus | |
| JPH03238539A (ja) | メモリアクセス制御装置 | |
| JPH07230436A (ja) | プロセッサ構成方法及び情報処理装置 | |
| JPH039497B2 (ja) | ||
| KR960001270B1 (ko) | 리던던시를 갖는 통신제어회로 | |
| JPH03233744A (ja) | 予備系ルート試験方式 | |
| JP2720580B2 (ja) | フォールト・トレラント・コンピュータ | |
| JP2001022710A (ja) | 複数のバス制御装置を有するシステム | |
| JPH03268007A (ja) | シーケンスコントローラ | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| US20050080960A1 (en) | Bus configuration circuit | |
| JPS63167939A (ja) | 複数プロセツサ内蔵型マイクロコンピユ−タ用エミユレ−タ | |
| JP2837522B2 (ja) | 入出力命令制御方式 | |
| JP2000242317A (ja) | プログラマブルコントローラ | |
| JPH03136158A (ja) | マルチプロセッサシステム | |
| JPS5975354A (ja) | プロセッサ装置 | |
| JPS62137654A (ja) | 二重化バスの制御方式 | |
| JPS61208160A (ja) | コモン・バスによるデユアル・プロセツサ・システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080424 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |