JP2007235537A - パス切替制御システム、コンピュータシステム及びパス切替制御方法 - Google Patents

Abstract

【課題】現用系パス側から待機系パス側への切り替えの処理時間を低減できるようにする。
【解決手段】現用系のパスを制御するインタフェース制御部６１は、障害の発生を検出すると、パス切替制御部５の切替制御部５３に障害発生通知信号を出力する。すると、リードバック制御部５２は、障害を発生したインタフェース制御部６１から、コンフィグレーションバス３を介して制御情報を読み込む。また、データ転送制御部５１は、リードバック制御部５２が読み込んだ制御情報を、汎用バス２を介して、待機系のパスを制御するインタフェース制御部６３に書き込む。インタフェース制御部６３への制御情報の移行を完了すると、切替制御部５３は、インタフェース制御部６１に出力するＥｎａｂｌｅ信号をディアサートし、インタフェース制御部６３に出力するＥｎａｂｌｅ信号をアサートする。
【選択図】図１

Description

本発明は、ユニット（装置）間を接続するパスの切り替えを制御するパス切替制御システム及びパス切替制御方法に関する。また、本発明は、パス切替制御方法を用いたコンピュータシステムに関する。

コンピュータシステムや通信システムにおいて、現用系パスと待機系パスとを搭載し、現用系パス側でインタフェース障害を検出すると、現用系パスから待機系へのパスの切り替え制御を行うことが行われている。例えば、特許文献１には、現用系インタフェース装置で異常が発生すると、ＳＴＭ通信装置が待機系インタフェース装置への切り替え制御を行うＡＴＭ通信システムが記載されている。

特開平１０−２７６２０５号公報（段落００２０−００２６、図２）

現用系パスと待機系パスとを搭載したシステムにおいて、パスの切り替え制御を行う場合、ソフトウェア処理によって、障害を検出した現用系パス側から待機系パス側にパスの切り替え制御が行われる。例えば、インタフェース障害により現用系パス側から待機系パス側に切り替える場合、ソフトウェアの障害処理ルーチンを用いてパスの切り替えを行う。そして、障害を検出したパスの閉塞処理を行うとともに、待機系パスの立ち上げ処理を行う。

しかし、ソフトウェア処理によるパス切り替えを行うために、プロセッサタイムが消費され、ソフトウェアによるインタフェースカードへのアクセスが発生する。そのため、現用系パス側から待機系パス側への切り替えの処理時間が長い。

そこで、本発明は、現用系パス側から待機系パス側への切り替えの処理時間を低減できるパス切替制御システム、コンピュータシステム及びパス切替制御方法を提供することを目的とする。

本発明によるパス切替制御システムは、パスの切り替えを制御するパス切替制御システムであって、現用系のパスを制御する現用系パス制御部（例えば、インタフェース制御部６１によって実現される）と、待機系のパスを制御する待機系パス制御部（例えば、インタフェース制御部６３によって実現される）と、ハードウェア（ＩＣや各種制御回路）を用いて構成され、パスの切り替えを制御するパス切替制御部（例えば、パス切替制御部５によって実現される）とを備え、パス切替制御部は、現用系パス制御部の障害が発生すると、現用系パス制御部から制御情報（例えば、ＦＰＧＡ内部のレジスタやメモリに格納されるデータ）を読み出す制御情報読出部（例えば、リードバック制御部５２によって実現される）と、制御情報読出部が読み出した制御情報を、待機系パス制御部に書き込む制御情報書込部（例えば、データ転送制御部５１によって実現される）とを含むことを特徴とする。

また、パス切替制御システムにおいて、現用系パス制御部は、障害の発生を検出すると、障害の発生を通知するための障害発生通知信号をパス切替制御部に出力し、制御情報読出部は、現用系パス制御部から障害発生通知信号を入力すると、現用系パスから制御情報を読み出すものであってもよい。

また、パス切替制御システムにおいて、現用系パス制御部は、ＦＰＧＡを用いて構成され、制御情報読出部は、ＦＰＧＡのリードバック機能を用いて、現用系パス制御部から制御情報を読み出し、制御情報書込部は、制御情報読出部が読み出した制御情報を、ＦＰＧＡを用いて構成された待機系パス制御部に書き込むものであってもよい。

また、パス切替制御システムにおいて、パス切替制御部は、現用系パス制御部及び待機系パス制御部のコンフィグレーションを設定するためのコンフィグレーションバス（例えば、コンフィグレーションバス３）を介して、現用系パス制御部に接続され、制御情報読出部は、コンフィグレーションバスを介して、現用系パス制御部から制御情報を読み出すものであってもよい。

また、パス切替制御システムにおいて、パス切替制御部は、コンフィグレーションバス以外の汎用バス（例えば、汎用バス２）を介して待機系パス制御部に接続され、制御情報書込部は、制御情報読出部が読み出した制御情報を、汎用バスで用いるプロトコルに従って変換し、変換した制御情報を、汎用バスを介して待機系パス制御部に書き込むものであってもよい。

また、パス切替制御システムにおいて、パス切替制御部は、現用系のパス制御部と待機系のパス制御部とを切り替える切替制御部（例えば、切替制御部５３によって実現される）を含み、切替制御部は、制御情報書込部が制御情報の待機系パス制御部への書き込みを完了すると、現用系パス制御部を待機系のパスを制御するパス制御部として設定を変更し（例えば、Ｅｎａｂｌｅ信号をディアサートする）、待機系パス制御部を現用系のパスを制御するパス制御部として設定を変更する（例えば、Ｅｎａｂｌｅ信号をアサートする）ものであってもよい。

本発明によるコンピュータシステムは、パスの切り替えを制御するパス切替制御システムを用いたコンピュータシステムであって、現用系のパスを制御する現用系パス制御部と、待機系のパスを制御する待機系パス制御部と、ハードウェアを用いて構成され、パスの切り替えを制御するパス切替制御部とを備え、パス切替制御部は、現用系パス制御部の障害が発生すると、現用系パス制御部から制御情報を読み出す制御情報読出部と、制御情報読出部が読み出した制御情報を、待機系パス制御部に書き込む制御情報書込部とを含むことを特徴とする。

また、コンピュータシステムにおいて、現用系パス制御部は、ＦＰＧＡを用いて構成され、制御情報読出部は、ＦＰＧＡのリードバック機能を用いて、現用系パス制御部から制御情報を読み出し、制御情報書込部は、制御情報読出部が読み出した制御情報を、ＦＰＧＡを用いて構成された待機系パス制御部に書き込むものであってもよい。

本発明によるパス制御方法は、パスの切り替えを制御するパス切替制御方法であって、ハードウェアを用いて構成されたパス切替制御部が、現用系のパスを制御する現用系パス制御部の障害が発生すると、現用系パス制御部から制御情報を読み出すステップと、パス切替制御部が、読み出した制御情報を、待機系のパスを制御する待機系パス制御部に書き込むステップと、パス切替制御部が、制御情報の待機系パス制御部への書き込みを完了すると、現用系パス制御部を待機系のパスを制御するパス制御部として設定を変更し、待機系パス制御部を現用系のパスを制御するパス制御部として設定を変更するステップとを含むことを特徴とする。

また、パス切替制御方法は、パス切替制御部が、ＦＰＧＡのリードバック機能を用いて、ＦＰＧＡを用いて構成された現用系パス制御部から制御情報を読み出すステップと、パス切替制御部が、読み出した制御情報を、ＦＰＧＡを用いて構成された待機系パス制御部に書き込むステップとを含むものであってもよい。

本発明によれば、ハードウェアを用いて構成されたパス切替制御部によって、ハードウェアによるパスの切り替え制御を実現する。そのため、ソフトウェア処理によるパスの切り替え制御を不要にすることができる。また、ソフトウェア処理による切り替え制御を行う場合と比較して、高速に待機系の代替パスへの切り替えを行うことができる。従って、現用系パス側から待機系パス側への切り替えの処理時間を低減することができる。

また、本発明によれば、現用系パス制御部から待機系パス制御部に制御情報を移行できるので、切り替え前の制御状態をそのまま継続して、待機系パス制御部が切り替え後のパスの制御を行うことができる。そのため、ソフトウェアが、代替パスへの移行の前後でハードウェアの切り替えについて認識する必要をなくすことができ、切り替え前の通信制御をそのまま継続することができる。

また、本発明によれば、現用系パス制御部及び待機系パス制御部をＦＰＧＡを用いて実現する。そして、パス切替制御部は、ＦＰＧＡのリードバック機能を利用して、障害を発生した現用系パス制御部から制御情報を読み出す。そのため、ＦＰＧＡのリードバック機能を利用することによって、ハードウェアによるパスの切り替え制御を容易に実現することができる。

以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明によるパス切替制御システムの構成の一例を示すブロック図である。図１に示すように、パス切替制御システムは、バスブリッジ１、汎用バス２、コンフィグレーションバス３、コンフィグレーションＲＯＭ４、パス切替制御部５及びインタフェース制御部６１，６２，６３を含む。また、図１に示すように、パス切替制御部５は、データ転送制御部５１、リードバック制御部５２及び切替制御部５３を含む。

また、図１に示すように、バスブリッジ１、パス切替制御部５及びインタフェース制御部６１，６２，６３は、汎用バス２を介して接続される。また、コンフィグレーションＲＯＭ４、パス切替制御部５及びインタフェース制御部６１，６２，６３は、コンフィグレーションバス３を介して接続される。

本実施の形態において、パス切替制御システムは、例えば、サーバ装置やストレージ装置を含むコンピュータシステムに適用される。例えば、パス切替制御システムは、ワークステーションやパーソナルコンピュータ、メインフレーム等のサーバ装置に搭載される。そして、パス切替制御システムは、サーバ装置とストレージ装置（例えば、磁気ディスク装置や光ディスク装置）との間のパスや、サーバ装置間のパスの切り替えを制御する。なお、パス制御システムは、例えば、通信システムが備えるスイッチやハブに搭載され、通信システム内のパスの切り替えを制御する用途に用いられてもよい。

まず、本発明によるパス切替制御システムの概念を説明する。本発明において、パス切替制御システムは、ユニット（装置）間を接続するパスを制御するインタフェース制御部６１，６２，６３と、複数のパスを制御し障害発生時に代替パスへの切り替え制御を行うパス切替制御部５とを備えることを特徴としている。

例えば、現用系パスを制御するインタフェース制御部６１がインタフェース障害を検出すると、インタフェース制御部６１は、障害検出通知信号を切替制御部５３に出力し、障害通知を行う。また、障害通知を受けたパス切替制御部５は、リードバック制御部５２を用いて、障害通知を行ったインタフェース制御部６１から、コンフィグレーションバス３を介して内部制御情報の読み出しを行う。

また、リードバック制御部５２は、読み出した制御情報をデータ転送制御部５１に転送し、データ転送制御部５１は、汎用バス２を介して待機系パスを制御するインタフェース制御部６３にコピーする。なお、また、障害を検出した現用系パスを制御するインタフェース制御部６１から待機系パスを制御するインタフェース制御部６３への制御情報の移行が完了すると、切替制御部５３は、Ｅｎａｂｌｅ信号をディアサートし、障害を検出したインタフェース制御部６１の閉塞処理を行う。そして、切替制御部５３は、待機系パスを制御するインタフェース制御部６３を、現用系パスを制御するインタフェース制御部として切り替える。

上記のように、本発明では、パス切替制御システムは、インタフェース障害検出時の代替パスへの切り替えを行うパス切替制御部５を、ハードウェアのみを用いて実現する。そのため、パスの切り替え制御を行うためのソフトウェアの組み込みを不要とし、パス切り替え時のプロセッサタイムの消費の低減を実現している。

また、本発明では、パス切替制御システムは、ＦＰＧＡのリードバック機能を利用して制御情報の読み出しを行うため、既存のインタフェースである汎用バス２及びコンフィグレーションバス３と接続することによって、パス切替制御部５を容易に実現することができる。

次に、パス切替制御システムの各構成要素の機能を説明する。バスブリッジ１は、各種バス間の中継を行うブリッジである。バスブリッジ１は、汎用バス２と、バスブリッジ１の上位側のバスと、サーバ装置のプロセッサやメモリが接続されているバスとの間の中継を行う機能を備える。

コンフィグレーションＲＯＭ４は、インタフェース制御部６１，６２，６３のコンフィグレーション（システム構成）を設定するためのコンフィグレーションデータを格納する。

インタフェース制御部６１，６２，６３は、外部装置（例えば、サーバ装置やストレージ装置）と接続するためのインタフェースを制御する（パスを制御する）ブロック（制御部）である。具体的には、インタフェース制御部６１，６２，６３は、リードバック機能を備えたＦＰＧＡ（Field Programmable Gate Array ）によって実現される。なお、本実施の形態では、パス切替制御システムが３つのインタフェース制御部６１，６２，６３を含む場合を説明するが、パス制御システムは、２つ又は４以上のインタフェース制御部を含んでもよい。

また、インタフェース制御部６１，６２，６３は、コンフィグレーションＲＯＭ４が格納するコンフィグレーションデータを、コンフィグレーションバス３を介してロードすることによって、コンフィグレーションが設定される。なお、本実施の形態では、３つのインタフェース制御部６１，６２，６３のうち、インタフェース制御部６１，６２を現用系のパスを制御する制御部として設定し、インタフェース制御部６３を待機系のパスを制御する制御部として設定する。

また、インタフェース制御部６１，６２，６３は、リードバック機能を備える。「リードバック機能」とは、ＦＰＧＡ内のレジスタやメモリが格納するデータを読み出し可能な機能のことである。本実施の形態では、パス切替制御部５のリードバック制御部５２が、リードバック機能を利用して、コンフィグレーションバス３を介して、ＦＰＧＡ内の制御情報を読み出す。

また、インタフェース制御部６１，６２，６３は、障害（例えば、故障や電源異常）の発生を検出すると、障害の発生を検出した旨を通知するための障害検出通知信号を、パス切替制御部５に出力する機能を備える。

パス切替制御部５は、いずれかのインタフェース制御部６１，６２，６３の障害が発生すると、現用系のパスを制御するインタフェース制御部と、待機系のパスを制御するインタフェース制御部との切替制御を行う機能を備える。パス切替制御部５は、具体的には、ＩＣや各種制御回路等のハードウェア部品を用いて実現される。図１に示すように、パス切替制御部５は、汎用バス２及びコンフィグレーションバス３を介して、インタフェース制御部６１，６２，６３と接続される。

切替制御部５３は、インタフェース制御部６１，６２，６３の障害発生時に、インタフェース制御部６１，６２，６３から障害検出通知信号を入力する機能を備える。例えば、切替制御部５３は、各インタフェース制御部６１，６２，６３と信号線７で接続されており、切替制御部５３は、信号線７を介して障害検出通知信号を入力する。

また、切替制御部５３は、各インタフェース制御部６１，６２，６３を現用系パス又は待機系パスを制御するパス制御部として設定するためのＥｎａｂｌｅ信号を出力する機能を備える。例えば、切替制御部５３は、各インタフェース制御部６１，６２，６３と信号線８で接続されており、切替制御部５３は、信号線８を介してＥｎａｂｌｅ信号を出力する。

例えば、切替制御部５３は、Ｅｎａｂｌｅ信号として、ハイレベルの信号を信号線８を介してインタフェース制御部６１，６２，６３に出力することによって、現用系パスを制御するパス制御部として設定を変更する。また、例えば、切替制御部５３は、Ｅｎａｂｌｅ信号として、ローレベルの信号を信号線８を介してインタフェース制御部６１，６２，６３に出力することによって、待機系パスを制御するパス制御部として設定を変更する。

以下、Ｅｎａｂｌｅ信号の出力によって現用系パスを制御するパス制御部として設定することを、Ｅｎａｂｌｅ信号をアサートするともいう。また、Ｅｎａｂｌｅ信号の出力によって待機系パスを制御するパス制御部として設定することを、Ｅｎａｂｌｅ信号をディアサートするともいう。また、アサートして現用系のパスを制御するパス制御部として設定することを、インタフェース制御部を運用状態にするともいう。また、ディアサートして待機系のパスを制御するパス制御部として設定することを、インタフェース制御部を閉塞状態にするともいう。

なお、切替制御部５３は、Ｅｎａｂｌｅ信号としてローレベルの信号を出力することによってアサートし、Ｅｎａｂｌｅ信号としてハイレベルの信号を出力することによってディアサートするようにしてもよい。

リードバック制御部５２は、切替制御部５３の指示に従って、障害を発生したインタフェース制御部６１，６２，６３から制御情報を読み出す機能を備える。本実施の形態では、リードバック制御部５２は、ＦＰＧＡのリードバック機能を利用して、インタフェース制御部６１，６２，６３の制御情報を、コンフィグレーションバス３を介して読み出す。例えば、リードバック制御部５２は、ＦＰＧＡ内部のレジスタやメモリが格納するデータを、制御情報としてインタフェース制御部６１，６２，６３から読み出す。

データ転送制御部５１は、リードバック制御部５２が読み出した制御情報を解読（解析）する機能を備える。例えば、データ転送制御部５１は、読み出した制御情報のデータ形式を特定する。また、データ転送制御部５１は、解析結果に従って、汎用バス２で用いるプロトコルに従って制御情報を変換する機能を備える。例えば、データ転送制御部５１は、制御情報を、汎用バス２で用いるプロトコルで示されるデータ形式に変換する。また、データ転送制御部５１は、変換した制御情報を、汎用バス２を介して、待機系のインタフェース制御部（本例では、インタフェース制御部６３）に書き込む機能を備える。

次に、動作について説明する。図２は、いずれかのインタフェース制御部６１，６２，６３で障害が発生したときに、現用系パスを制御するパス制御部と待機系パスを制御するパス制御部とを切り替える制御の流れを示す流れ図である。また、図３及び図４は、現用系パスを制御するパス制御部と待機系パスを制御するパス制御部とを切り替える制御の例を示す説明図である。

本実施の形態では、図３に示すように、３つのインタフェース制御部６１，６２，６３のうち、インタフェース制御部６１，６２が現用系のパスを制御するパス制御部であるとし、インタフェース制御部６３が待機系のパスを制御するパス制御部であるとする。

現用系のインタフェース制御部６１は、障害の発生を検出すると、図３に示すように、パス切替制御部５の切替制御部５３に、障害発生通知信号を信号線７を介して出力する（ステップＳ１１）。切替制御部５３は、インタフェース制御部６１から障害発生通知情報を入力すると、リードバック制御部５２に、インタフェース制御部６１の制御情報の読み出しを指示する。

リードバック制御部５２は、切替制御部５３の指示に従って、インタフェース制御部６１から制御情報を読み出す（ステップＳ１２）。この場合、リードバック制御部５２は、図３に示すように、ＦＰＧＡのリードバック機能を利用して、インタフェース制御部６１から、コンフィグレーションバス３を介して制御情報を読み出す。また、リードバック制御部５２は、制御情報を読み出すと、読み出した制御情報をデータ転送制御部５１に転送する。

データ転送制御部５１は、リードバック制御部５２から転送された制御情報を解析し、汎用バス２で用いるプロトコルに従って制御情報を変換する。そして、データ転送制御部５１は、図３に示すように、変換した制御情報を、汎用バス２を介して、待機系のパスを制御するインタフェース制御部６３に書き込む（ステップＳ１３）。

以上の制御に従って、障害を検出した現用系のパスを制御するインタフェース制御部６１の制御情報が、待機系のパスを制御するインタフェース制御部６３に移行される。

待機系パスを制御するインタフェース制御部６３への制御情報の移行が完了すると、切替制御部５３は、現用系パスを制御するインタフェース制御部６１と、待機系パスを制御するインタフェース制御部６３とを切り替える制御を行う（ステップＳ１４）。

具体的には、切替制御部５３は、図４に示すように、インタフェース制御部６１へのＥｎａｂｌｅ信号を信号線８を介してディアサートする。すなわち、切替制御部５３は、障害を発生したインタフェース制御部６１を閉塞状態に設定する。また、切替制御部５３は、図４に示すように、インタフェース制御部６３へのＥｎａｂｌｅ信号を信号線８を介してアサートする。すなわち、切替制御部５３は、インタフェース制御部６１を運用状態に設定する。

以上のように、本実施の形態によれば、ハードウェア部品を用いて構成されたパス切替制御部５によって、パスの切り替え制御を行う。そのため、ソフトウェア処理によるパスの切り替え制御を不要にすることができる。また、ソフトウェア処理によるパスの切り替え制御を不要とし、ハードウェアによるパスの切り替え制御を実現できるので、ソフトウェア処理による切り替え制御を行う場合と比較して、高速に待機系の代替パスへの切り替えを行うことができる。従って、現用系パス側から待機系パス側への切り替えの処理時間を低減することができる。

また、本実施の形態によれば、現用系のインタフェース制御部６１から待機系のインタフェース制御部６３に制御情報を移行できるので、切り替え前の制御状態をそのまま継続して、インタフェース制御部６３が切り替え後のパスの制御を行うことができる。そのため、サーバ装置が搭載するソフトウェアが、代替パスへの移行の前後でハードウェアの切り替えについて認識する必要をなくすことができ、切り替え前の通信制御をそのまま継続することができる。

また、本実施の形態によれば、各インタフェース制御部６１，６２，６３をＦＰＧＡを用いて実現する。そして、パス切替制御部５は、ＦＰＧＡのリードバック機能を利用して、障害を発生したインタフェース制御部６１から制御情報を読み出す。そのため、ＦＰＧＡのリードバック機能を利用することによって、ハードウェアによるパスの切り替え制御を容易に実現することができる。

本発明は、メインフレーム等のサーバ装置を用いたコンピュータシステムにおけるパス切替制御システムとして適用できる。

本発明によるパス切替制御システムの構成の一例を示すブロック図である。 いずれかのインタフェース制御部で障害が発生したときに、現用系パスを制御する制御部と待機系パスを制御する制御部とを切り替える制御の流れを示す流れ図である。 現用系パスを制御する制御部と待機系パスを制御する制御部とを切り替える制御の例を示す説明図である。 現用系パスを制御する制御部と待機系パスを制御する制御部とを切り替える制御の例を示す説明図である。

符号の説明

１ バスブリッジ
２ 汎用バス
３ コンフィグレーションバス
４ コンフィグレーションＲＯＭ
５ パス切替制御部
７，８ 信号線
５１ データ転送制御部
５２ リードバック制御部
５３ 切替制御部
６１，６２，６３ インタフェース制御部

Claims (10)

1. パスの切り替えを制御するパス切替制御システムであって、
   現用系のパスを制御する現用系パス制御部と、
   待機系のパスを制御する待機系パス制御部と、
   ハードウェアを用いて構成され、パスの切り替えを制御するパス切替制御部とを備え、
   前記パス切替制御部は、
   前記現用系パス制御部の障害が発生すると、前記現用系パス制御部から制御情報を読み出す制御情報読出部と、
   前記制御情報読出部が読み出した制御情報を、前記待機系パス制御部に書き込む制御情報書込部とを含む
   ことを特徴とするパス切替制御システム。
2. 現用系パス制御部は、障害の発生を検出すると、障害の発生を通知するための障害発生通知信号をパス切替制御部に出力し、
   制御情報読出部は、前記現用系パス制御部から障害発生通知信号を入力すると、前記現用系パスから制御情報を読み出す
   請求項１記載のパス切替制御システム。
3. 現用系パス制御部は、ＦＰＧＡを用いて構成され、
   制御情報読出部は、ＦＰＧＡのリードバック機能を用いて、前記現用系パス制御部から制御情報を読み出し、
   制御情報書込部は、前記制御情報読出部が読み出した制御情報を、ＦＰＧＡを用いて構成された待機系パス制御部に書き込む
   請求項１又は請求項２記載のパス切替制御システム。
4. パス切替制御部は、現用系パス制御部及び待機系パス制御部のコンフィグレーションを設定するためのコンフィグレーションバスを介して、前記現用系パス制御部に接続され、
   制御情報読出部は、前記コンフィグレーションバスを介して、前記現用系パス制御部から制御情報を読み出す
   請求項３記載のパス切替制御システム。
5. パス切替制御部は、コンフィグレーションバス以外の汎用バスを介して待機系パス制御部に接続され、
   制御情報書込部は、
   制御情報読出部が読み出した制御情報を、前記汎用バスで用いるプロトコルに従って変換し、
   変換した制御情報を、前記汎用バスを介して前記待機系パス制御部に書き込む
   請求項４記載のパス切替制御システム。
6. パス切替制御部は、現用系のパス制御部と待機系のパス制御部とを切り替える切替制御部を含み、
   前記切替制御部は、制御情報書込部が制御情報の待機系パス制御部への書き込みを完了すると、現用系パス制御部を待機系のパスを制御するパス制御部として設定を変更し、前記待機系パス制御部を現用系のパスを制御するパス制御部として設定を変更する
   請求項１から請求項５のうちのいずれか１項に記載のパス切替制御システム。
7. パスの切り替えを制御するパス切替制御システムを用いたコンピュータシステムであって、
   現用系のパスを制御する現用系パス制御部と、
   待機系のパスを制御する待機系パス制御部と、
   ハードウェアを用いて構成され、パスの切り替えを制御するパス切替制御部とを備え、
   前記パス切替制御部は、
   前記現用系パス制御部の障害が発生すると、前記現用系パス制御部から制御情報を読み出す制御情報読出部と、
   前記制御情報読出部が読み出した制御情報を、前記待機系パス制御部に書き込む制御情報書込部とを含む
   ことを特徴とするコンピュータシステム。
8. 現用系パス制御部は、ＦＰＧＡを用いて構成され、
   制御情報読出部は、ＦＰＧＡのリードバック機能を用いて、前記現用系パス制御部から制御情報を読み出し、
   制御情報書込部は、前記制御情報読出部が読み出した制御情報を、ＦＰＧＡを用いて構成された待機系パス制御部に書き込む
   請求項７記載のコンピュータシステム。
9. パスの切り替えを制御するパス切替制御方法であって、
   ハードウェアを用いて構成されたパス切替制御部が、現用系のパスを制御する現用系パス制御部の障害が発生すると、前記現用系パス制御部から制御情報を読み出すステップと、
   前記パス切替制御部が、読み出した制御情報を、待機系のパスを制御する待機系パス制御部に書き込むステップと、
   前記パス切替制御部が、制御情報の前記待機系パス制御部への書き込みを完了すると、前記現用系パス制御部を待機系のパスを制御するパス制御部として設定を変更し、前記待機系パス制御部を現用系のパスを制御するパス制御部として設定を変更するステップとを含む
   ことを特徴とするパス切替制御方法。
10. パス切替制御部が、ＦＰＧＡのリードバック機能を用いて、ＦＰＧＡを用いて構成された現用系パス制御部から制御情報を読み出すステップと、
    前記パス切替制御部が、読み出した制御情報を、ＦＰＧＡを用いて構成された待機系パス制御部に書き込むステップとを含む
    請求項９記載のパス切替制御方法。

Images