KR20070115786A - 디스크 컨트롤러, 채널 인터페이스 및 그 이용 방법 - Google Patents

디스크 컨트롤러, 채널 인터페이스 및 그 이용 방법 Download PDF

Info

Publication number
KR20070115786A
KR20070115786A KR1020070053905A KR20070053905A KR20070115786A KR 20070115786 A KR20070115786 A KR 20070115786A KR 1020070053905 A KR1020070053905 A KR 1020070053905A KR 20070053905 A KR20070053905 A KR 20070053905A KR 20070115786 A KR20070115786 A KR 20070115786A
Authority
KR
South Korea
Prior art keywords
channel
controller
circuit portion
data
read
Prior art date
Application number
KR1020070053905A
Other languages
English (en)
Other versions
KR100943855B1 (ko
Inventor
랜스 플레이크
존 피. 미드
Original Assignee
브로드콤 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브로드콤 코포레이션 filed Critical 브로드콤 코포레이션
Publication of KR20070115786A publication Critical patent/KR20070115786A/ko
Application granted granted Critical
Publication of KR100943855B1 publication Critical patent/KR100943855B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
    • G11B5/59688—Servo signal format patterns or signal processing thereof, e.g. dual, tri, quad, burst signal patterns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

채널 인터페이스는 채널 회로부를 디스크 드라이브의 컨트롤러 회로부에 결합시키는데, 채널 회로부는 채널 레지스터를 포함하고, 컨트롤러 회로부는 읽기 커맨드 및 쓰기 커맨드의 실행에 사용되는 컨트롤러 레지스터를 포함한다. 채널 인터페이스는 컨트롤러 회로부 및 채널 회로부 사이를 결합하는 양방향 전송 경로를 포함하는데, 이는 디스크 읽기 데이터 및 디스크 쓰기 데이터를 전송하고, 컨트롤러 회로부에 채널 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하며, 채널 회로부에 컨트롤러 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하도록 동작한다. 채널 인터페이스는 제1 단방향 전송 경로를 더 포함하는데, 이는 컨트롤러 회로부 및 채널 회로부 사이를 결합하며, 채널 회로부로부터 컨트롤러 회로부로 서보 데이터를 전송하도록 동작한다.

Description

디스크 컨트롤러, 채널 인터페이스 및 그 이용 방법{DISK CONTROLLER, CHANNEL INTERFACE AND METHODS FOR USE THEREWITH}
도 1은 본 발명의 일 실시예에 따른 디스크 드라이브 유닛(100)을 개략적으로 예시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 디스크 컨트롤러(130)를 예시한 블럭도이다.
도 3은 본 발명의 일 실시예에 따른 채널 인터페이스(128)을 예시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 채널 인터페이스 모듈(200), 컨트롤러 인터페이스 모듈(202) 및 물리 인터페이스(204)를 예시한 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 손에 휴대할 수 있는(handheld) 오디오 유닛(51)을 개략적으로 예시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 컴퓨터(52)를 개략적으로 예시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 무선 통신 장치(53)를 개략적으로 예시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 개인 디지털 보조장치(PDA)(54)를 개략 적으로 예시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 랩탑 컴퓨터(55)를 개략적으로 예시한 도면이다.
도 10은 본 발명의 일 실시예에 따른 방법을 예시한 순서도이다.
도 11은 본 발명의 일 실시예에 따른 방법을 예시한 순서도이다.
본 발명은 디스크 컨트롤러, 디스크 드라이브 및 이와 관련된 방법들에 관한 것이다.
자기식 디스크 드라이브(magnetic disk drives) 등과 같이 다양한 디스크 드라이브들이, 직접적으로 또는 SAN(storage area network)나 NAS(network attached storage) 방식과 같이 네트워크를 통해 호스트 장치(host device)를 위한 데이터 스토리지(data storage)를 제공하는 데에 사용된다. 대표적인 호스트 장치들은 데스크 탑 컴퓨터나 랩탑 컴퓨터와 같은 독자적인 컴퓨터 시스템들이나, 서버 등과 같은 기업용 스토리지 장치들, 레이드(redundant array of independent disks, RAID) 어레이, 스토리지 라우터(storage routers), 스토리지 스위치(storage switches) 및 스토리지 디렉터(storage directors) 등과 같은 스토리지 어레이, 그리고 비디오 게임 시스템이나 디지털 비디오 녹화기 등과 같은 다른 소비자용 장치들을 포함한다. 이러한 장치들은 비용 효율적(cost effective)인 방식으로 높은 스 토리지 용량을 제공한다.
디스크 드라이브는 호스트 장치와 인터페이스하며 호스트 장치의 읽기 커맨드와 쓰기 커맨드 등을 실행하는 컨트롤러 회로를 포함한다. 이러한 디스크 컨트롤러는 일반적으로, 디스크를 회전시키거나 하나 또는 그 이상의 읽기/쓰기 헤드들의 위치를 제어하는 데에 사용되는 서보 모터(servo motors) 및 보이스 코일 모터(voice coil motors) 등과 같은 하나 또는 그 이상의 드라이브 장치들의 동작을 제어하고, 또 타이밍 신호들(timing signals)을 생성하며, 디스크에 데이터를 쓰거나 디스크로부터 데이터를 읽는 데에 필요한 신호들을 만들어내고 디코딩하기 위한 하나 또는 그 이상의 집적 회로들을 포함한다. 두 개 또는 그 이상의 집적 회로가 사용될 경우에, 디스크 드라이브를 제어하는 데에 이러한 장치들의 상호 협력이 원활하기 위해서는 이러한 장치들 사이에 인터페이스가 요구된다.
기존의 전통적인 접근법에 따른 다른 한계점들 및 단점들은 당해 기술 분야의 숙련된 자에게, 본 출원의 나머지 부분들에서 도면들을 참조하여 설명되는 본 발명의 몇몇 측면들과 종래의 시스템들의 비교를 통해 명백해질 것이다.
본 발명의 목적은 두 개 또는 그 이상의 집적 회로가 사용될 경우에, 디스크 드라이브를 제어하는 장치들의 상호 협력이 원활하게 하기 위한, 장치들 사이의 인터페이스 및 그 방법을 제공하는 것이다.
본 발명은, 본질적으로 적어도 도면들 중 어느 하나와 관련되어 예시되거나 또는 설명되는 것과 같이, 디스크 컨트롤러, 채널 인터페이스 및 이들을 사용하는 방법들에 대해 개시하며, 이는 후술되는 청구범위에서 더욱 완전하게 개시될 것이다.
본 발명의 일 측면에 따르면 디스크 컨트롤러는 디스크 드라이브 내에서 사용되기 위해 제공되는데, 상기 디스크 컨트롤러는,
상기 디스크 드라이브에 대해 데이터를 기록하거나 데이터를 읽어내며, 채널 레지스터를 포함하는 채널 집적 회로(IC);
복수의 드라이브 내부 장치들의 동작을 제어하고, 읽기 및 쓰기 커맨드들의 실행과 호스트 장치 및 상기 채널 IC 간의 데이터 흐름을 중재하며, 컨트롤러 레지스터를 포함하는 컨트롤러 집적 회로(IC);
상기 채널 IC 및 컨트롤러 IC에 대해 결합되어 동작하고,
상기 컨트롤러 IC 및 상기 채널 IC 사이에서, 디스크 읽기 데이터 및 디스크 쓰기 데이터를 전송하고, 상기 컨트롤러 IC에 상기 채널 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하며, 상기 채널 IC에 상기 컨트롤러 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하고, 읽기 커맨드 및 쓰기 커맨드의 실행을 보조하도록 동작하는 양방향 전송 경로와,
상기 컨트롤러 IC 및 상기 채널 IC 사이에서, 상기 채널 IC로부터 상기 컨트롤러 IC로 서보 데이터를 전송하도록 동작하는 제1 단방향 전송 경로를 포함하는 채널 인터페이스를 포함한다.
바람직하게는, 상기 채널 인터페이스는 상기 컨트롤러 IC로부터의 클럭 신호 를 상기 채널 IC에 결합시키는 제2 단방향 전송 경로를 더 포함할 수 있다.
바람직하게는, 상기 제1 단방향 전송 경로는 상기 채널 IC로부터의 인터럽트 요청을 상기 컨트롤러 IC에 전송하도록 동작할 수 있다.
바람직하게는, 상기 제1 단방향 전송 경로는 상기 채널 IC로부터의 채널 트레이스 데이터를 상기 컨트롤러 IC에 전송하도록 동작할 수 있다.
바람직하게는, 상기 양방향 전송 경로는 두 개의 차동 선로 쌍들을 포함하며, 상기 제1 단방향 전송 경로는 하나의 차동 선로 쌍을 포함할 수 있다.
바람직하게는, 상기 양방향 전송 경로 및 상기 단방향 전송 경로 중 적어도 어느 하나는 저전압 차동 시그널링 경로를 포함할 수 있다.
바람직하게는, 상기 채널 인터페이스는 상기 컨트롤러 IC의 8 개의 핀들을 상기 채널 IC의 8 개의 핀들에 결합시키기 위한 네 개의 차동 선로 쌍들을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 채널 인터페이스는 채널 회로부를 디스크 드라이브의 컨트롤러 회로부에 결합시키기 위해 제공되는 것으로서, 채널 회로부는 채널 레지스터를 포함하고, 컨트롤러 회로부는 읽기 커맨드 및 쓰기 커맨드의 실행에 사용되는 컨트롤러 레지스터를 포함하는 경우에, 상기 채널 인터페이스는,
상기 컨트롤러 회로부 및 상기 채널 회로부 사이를 결합하며, 디스크 읽기 데이터 및 디스크 쓰기 데이터를 전송하고, 상기 컨트롤러 회로부에 상기 채널 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하며, 상기 채널 회로부에 상기 컨트롤러 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하도록 동작하는 양방향 전송 경로; 및
상기 컨트롤러 회로부 및 상기 채널 회로부 사이를 결합하며, 상기 채널 회로부로부터 상기 컨트롤러 회로부로 서보 데이터를 전송하도록 동작하는 제1 단방향 전송 경로를 포함한다.
바람직하게는, 상기 채널 인터페이스는 상기 컨트롤러 회로부로부터의 클럭 신호를 상기 채널 회로부에 결합시키는 제2 단방향 전송 경로를 더 포함한다.
바람직하게는, 상기 제1 단방향 전송 경로는 상기 채널 회로부로부터의 인터럽트 요청을 상기 컨트롤러 회로부에 전송하도록 동작할 수 있다.
바람직하게는, 상기 제1 단방향 전송 경로는 상기 채널 회로부로부터의 채널 트레이스 데이터를 상기 컨트롤러 회로부에 전송하도록 동작할 수 있다.
바람직하게는, 상기 양방향 전송 경로는 두 개의 차동 선로 쌍들을 포함하며, 상기 단방향 전송 경로는 하나의 차동 선로 쌍을 포함할 수 있다.
바람직하게는, 상기 양방향 전송 경로 및 상기 단방향 전송 경로 중 적어도 어느 하나는 저전압 차동 시그널링 경로를 포함할 수 있다.
바람직하게는, 상기 채널 인터페이스는 상기 컨트롤러 회로부의 8 개의 핀들을 상기 채널 회로부의 8 개의 핀들에 결합시키기 위한 네 개의 차동 선로 쌍들을 포함할 수 있다.
본 발명의 한 측면에 따르면, 인터페이싱 방법이 채널 회로부를 디스크 드라이브의 컨트롤러 회로부에 결합시키기 위해 제공되는데, 상기 채널 회로부는 채널 레지스터를 포함하고, 상기 컨트롤러 회로부는 읽기 커맨드 및 쓰기 맨드의 실행에 사용되는 컨트롤러 레지스터를 포함하는 경우에, 상기 인터페이싱 방법은,
상기 컨트롤러 회로부와 상기 채널 회로부 사이의 양방향 전송 경로 상에, 디스크 읽기 데이터 및 디스크 쓰기 데이터를 포함하고, 상기 컨트롤러 회로부에 상기 채널 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하며, 그리고 상기 채널 회로부에 상기 컨트롤러 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하는 제1 전송 신호를 생성하는 단계; 및
상기 컨트롤러 회로부와 상기 채널 회로부 사이의 제1 단방향 전송 경로 상에, 상기 채널 회로부로부터 상기 컨트롤러 회로부로 전달되는 서보 데이터를 포함하는 제2 전송 신호를 생성하는 단계를 포함한다.
바람직하게는, 상기 인터페이싱 방법은 제2 단방향 전송 경로 상에서 상기 컨트롤러 회로부의 클럭 신호를 상기 채널 회로부에 결합시키는 단계를 더 포함한다.
바람직하게는, 상기 제2 전송 신호는 상기 채널 회로부로부터 상기 컨트롤러 회로부로 인터럽트 요청을 더 포함할 수 있다.
바람직하게는, 상기 제2 전송 신호는 상기 채널 회로부로부터 상기 컨트롤러 회로부로 채널 트레이스 데이터를 더 포함할 수 있다.
바람직하게는, 상기 제1 전송 신호를 생성하는 단계는 두 개의 차동 선로 쌍들에 상기 제1 전송 신호를 생성하는 단계를 포함하며, 상기 제2 전송 신호를 생성하는 단계는 하나의 차동 선로 쌍에 상기 제2 전송 신호를 생성하는 단계를 포함할 수 있다.
바람직하게는, 상기 제1 전송 신호를 생성하는 단계는 저전압 차동 시그널링 기법을 이용하여 상기 제1 전송 신호를 인코딩하는 단계를 포함할 수 있다.
바람직하게는, 상기 인터페이싱 방법은 상기 컨트롤러 회로부의 8 개의 핀들을 상기 채널 회로부의 8 개의 핀들에 결합시키는 단계를 더 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스크 드라이브 유닛(100)을 개략적으로 예시한 도면이다. 구체적으로 디스크 드라이브 유닛(100)은 디스크(102)를 포함하는데, 이 디스크(102)는 서보 모터(구체적으로 나타나 있지 않음)에 의해 분당 3600회(rpm), 4200 rpm, 4800 rpm, 5400 rpm, 7200 rpm, 10000 rpm, 15000 rpm 등과 같은 회전 속도로 회전된다. 그렇지만, 어떤 호스트 장치의 특정한 응용 분야나 구현 형태에 따라, 더 빠르거나 또는 더 느린 회전 속도와 같이 다른 수치의 속도들도 역시 사용될 수 있다. 본 발명의 일 실시예에서, 디스크(102)는 소정 형태의 자기장 매체 위에서 이뤄지는 자기장의 변화로 정보를 저장하는 자기 디스크(magnetic disk)일 수 있다. 이러한 매체로는 자기 물질로 구성되거나, 자기 물질로 코팅된 강성(rigid) 또는 비강성(nonrigid), 이동식(removable) 또는 고정식(nonremovable) 매체일 수 있다.
디스크 드라이브 유닛(100)은 하나 또는 그 이상의 읽기/쓰기 헤드(104)를 가지며, 이 읽기/쓰기 헤드(104)는, 액츄에이터(actuator)(108)에 의해 상기 디스크(102)의 표면 위에서 병진(translation), 회전(rotation), 또는 두 동작 모두를 취하며 움직이는 암(arm)(106)에 결합된다. 본 발명의 일 실시예에서는, 상기 읽기/쓰기 헤드(104)는 수평 자기 기록 방식(longitudinal magnetic recording), 수직 자기 기록 방식(perpendicular magnetic recording), 또는 그외의 자기 방향(magnetic orientation) 방식을 통해 상기 디스크 위에 데이터를 기록하는 기록 소자를 더 포함한다.
상기 드라이브에 대한 읽기 및 쓰기 동작을 제어하기 위해, 또 서보 모터의 속도 및 액츄에이터(108)의 움직임을 제어하기 위해, 그리고 호스트 장치와 인터페이스를 제공하기 위해 디스크 컨트롤러(130)가 포함된다.
디스크 컨트롤러(130)는 이어지는 도면들과 관련하여 더 자세히 설명되는 바와 같이, 본 발명의 하나 또는 그 이상의 기능이나 특징을 포함한다.
도 2는 본 발명의 일 실시예에 따른 디스크 컨트롤러(disk controller)(130)를 예시한 블럭도이다. 구체적으로, 디스크 컨트롤러(130)는 이 디스크 컨트롤러(130)의 기능들을 협력하여 수행하기 위해 채널 인터페이스(channel interface)(128)를 통해 서로 결합되는 채널 회로부(channel circuit)(115) 및 컨트롤러 회로부(controller circuit)(117)를 가지고 구현된다. 채널 회로부(115)는, 읽기/쓰기 헤드(104)를 통해 디스크(102)로부터 데이터를 읽거나 또는 디스크(102)에 데이터를 쓰기 위한 읽기/쓰기 채널(reading/writing channel)(140)을 포함한다. 디스크 포매터(disk formatter)(125)는 데이터의 포매팅(formatting)을 위해 포함되는데, 상기 디스크(102)로 쓰는 데이터 및 디스크(102)로부터 읽힌 데이터의 흐름을 제어하는 클럭 신호들 및 그 밖의 타이밍 신호들을 제공한다. 서보 포매터(servo formatter)(120)는 디스크(120)로부터 읽힌 서보 제어 데이터(servo control data)에 기초하여 클럭 신호들 및 그 밖의 타이밍 신호들을 제공한다. 컨 트롤러 회로부(117)는 액츄에이터(108) 및 서보 모터와 같은 드라이브 내부 장치들(drive devices)(109)의 동작을 제어하기 위한 장치 컨트롤러(device controllers)(105)와, 스택 값들(stack value)이나 레지스터 값들(register values), 프로세서 상태값들(processor states), 또는 그 밖에 구현 방식에 특정적인(implementation specific) 상기 디스크 컨트롤러(130)의 내부 동작 상태를 관측할 수 있는 데이터들 등과 같은, 채널 회로부(115)로부터 획득한 채널 트레이스 데이터(channel trace data), 그리고 컨트롤러 회로부(117)의 그 밖의 모듈들로부터 획득한 여러 트레이스 데이터(trace data)를 포함하는 트레이스 데이터(152)를 수집하기 위한 트레이스 모듈(trace module)(136)을 포함한다. 상기 트레이스 모듈(136)은 상기 트레이스 데이터(152)를 진단 목적으로 외부 장치(나타내지 않음)에 제공한다. 컨트롤러 회로부(117)는 추가적으로, 소정의 호스트 인터페이스 프로토콜(host interface protocol)에 따라 호스트 장치(50)으로부터 읽기 및 쓰기 커맨드들을 수신하고 또한 다른 제어 정보와 함께 상기 디스크(102)로부터 읽어들인 데이터를 전송하는 호스트 인터페이스 모듈(host interface module)(150)을 더 포함한다. 본 발명의 일 실시예에서는, 상기 호스트 인터페이스 프로토콜은 ATA(Advanced Technology Attachment)/IDE(integrated Development Environment), SATA(Serial ATA), FATA(Fibre channel ATA), SCSI(Small Computer System Interface), EIDE(Enhanced IDE), MMC(MultiMedia Card) 및 CF(Compact Flash) 또는 이러한 목적으로 사용될 수 있는, 공개되거나 또는 전용인 어떠한 호스트 인터페이스 프로토콜이라도 포함한다.
컨트롤러 회로부(117)는 프로세싱 모듈(132) 및 메모리 모듈(134)을 더 포함한다. 상기 프로세싱 모듈(132)은 하나 또는 그 이상의 마이크로프로세서(microprocessors), 마이크로 컨트롤러(micro-controllers), 디지털 신호 처리장치(digital signal processors), 마이크로컴퓨터(microcomputers), 중앙 처리 장치(central processing units), FPGA(field programmable gate arrays), PLD(programmable logic devices), 상태 머신(state machines), 논리 회로들, 아날로그 회로들, 디지털 회로들, 그리고 그 밖에 상기 메모리 모듈(134) 내에 저장된 동작 명령어들에 기초하여 신호들(아날로그이든 디지털이든)을 조작할 수 있는 어떠한 장치들을 이용하여 구현될 수 있다. 상기 프로세싱 모듈(132)이 두 개 또는 그 이상의 장치들로 구현될 경우에, 각 장치는 오류 여유(fault tolerance) 또는 리던던시(redundancy)을 제공할 수 있도록 동일한 단계나, 처리 절차 또는 기능들을 수행할 수도 있다. 이와 다르게, 상기 프로세싱 모듈(132)에 의해 수행되는 상기 기능, 단계, 처리 절차들이, 더 강력한 연산 속도나 효율을 제공할 수 있도록 서로 다른 장치들 사이에 분할될 수도 있다.
메모리 모듈(134)은 단일 메모리 장치이거나 복수의 메모리 장치일 수 있다. 이러한 메모리 장치는 ROM(read-only memory), RAM(random access memory), 휘발성 메모리(volatile memory), 비휘발성 메모리(non-volatile memory), SRAM(static random access memory), DRAM(dynamic random access memory), 플래쉬 메모리(flash memory), 캐시 메모리(cache memory)나 그 밖에 디지털 정보를 저장할 수 있는 어떠한 장치도 될 수 있다. 이때, 상기 프로세싱 모듈(132)이 그 기능들 중 하나 또는 그 이상의 기능들을 상태 머신, 아날로그 회로 장치, 디지털 회로 장치, 논리 회로 각각 또는 이들의 조합을 통해 구현할 경우에, 상응하는 동작 명령어들을 저장하는 상기 메모리 모듈(134)은 상기 상태 머신, 아날로그 회로 장치, 디지털 회로 장치, 논리 회로 각각 또는 이들의 조합을 포함하는 회로 장치 내에 내장될 수도 있고, 또는 그 외부에 있을 수도 있다. 더 나아가, 상기 메모리 모듈(134)과 상기 프로세싱 모듈(132)은, 상기 드라이브 내의 장치들(109)의 동작을 제어하는 동작 명령어들, 읽기 및 쓰기 커맨드들의 실행과 상기 호스트 인터페이스 모듈(150) 및 상기 채널 회로부(115) 사이에서 일어나는 데이터의 흐름을 중재하는 동작 명령어들, 그리고 상기 트레이스 데이터를 수집하고 상기 드라이브의 기타 기능들을 수행하는 동작 명령어들을 각각 저장하고, 실행한다.
이와 유사하게, 채널 회로부(115)도 프로세싱 모듈(122) 및 메모리 모듈(124)을 더 포함한다. 상기 프로세싱 모듈(122)은 하나 또는 그 이상의 마이크로프로세서, 마이크로 컨트롤러, 디지털 신호 처리장치, 마이크로컴퓨터, 중앙 처리 장치, FPGA, PLD, 상태 머신, 논리 회로들, 아날로그 회로들, 디지털 회로들, 그리고 그 밖에 상기 메모리 모듈(124) 내에 저장된 동작 명령어들에 기초하여 신호들(아날로그이든 디지털이든)을 조작할 수 있는 어떠한 장치들을 이용하여 구현될 수 있다. 상기 프로세싱 모듈(122)이 두 개 또는 그 이상의 장치들로 구현될 경우에, 각 장치는 오류 여유 또는 리던던시을 제공할 수 있도록 동일한 단계나, 처리 절차 또는 기능들을 수행할 수도 있다. 이와 다르게, 상기 프로세싱 모듈(122)에 의해 수행되는 상기 기능, 단계, 처리 절차들이, 더 강력한 연산 속도나 효율을 제공할 수 있도록 서로 다른 장치들 사이에 분할될 수도 있다.
메모리 모듈(124)은 단일 메모리 장치이거나 복수의 메모리 장치일 수 있다. 이러한 메모리 장치는 ROM, RAM, 휘발성 메모리, 비휘발성 메모리, SRAM, DRAM, 플래쉬 메모리, 캐시 메모리나 그 밖에 디지털 정보를 저장할 수 있는 어떠한 장치도 될 수 있다. 이때, 상기 프로세싱 모듈(122)이 그 기능들 중 하나 또는 그 이상의 기능들을 상태 머신, 아날로그 회로 장치, 디지털 회로 장치, 논리 회로 각각 또는 이들의 조합을 통해 구현할 경우에, 상응하는 동작 명령어들을 저장하는 상기 메모리 모듈(124)은 상기 상태 머신, 아날로그 회로 장치, 디지털 회로 장치, 논리 회로 각각 또는 이들의 조합을 포함하는 회로 장치 내에 내장될 수도 있고, 또는 그 외부에 있을 수도 있다. 더 나아가, 상기 메모리 모듈(124)과 상기 프로세싱 모듈(122)은, 읽기 및 쓰기 커맨드들의 실행과 상기 채널 회로부(115) 및 상기 컨트롤러 회로부(117) 사이에서 일어나는 데이터의 흐름을 제어하는 동작 명령어들, 그리고 상기 트레이스 모듈(136)에 제공되는 채널의 트레이스 데이터를 수집하고 상기 드라이브의 기타 기능들을 수행하는 동작 명령어들을 각각 저장하고, 실행한다.
호스트 인터페이스 모듈(150)은, 전체로서는, 상기 호스트 장치(50)로부터 상응하는 호스트 인터페이스 프로토콜의 형태로 유입되는 데이터 및 커맨드들을 상기 디스크 컨트롤러(130)에 의해 사용되는 포맷의 데이터 및 커맨드들로 변환한다. 반대로, 디스크 드라이브 유닛(100)으로부터 읽혀 나가는 데이터는 상기 호스트 인터페이스 모듈(150)에 의해, 상기 디스크 드라이브 유닛(100)에 의해 사용되는 포맷으로부터, 상기 호스트 장치(50)에 의해 사용되는 특정한 호스트 인터페이스 프 로토콜로 변환된다. 본 발명의 일 실시예에서는, 상기 디스크 컨트롤러(130)에 의해 사용되는 포맷은, 상기 채널 회로부(115) 및 상기 컨트롤러 회로부(117) 사이에서 채널 인터페이스(128)를 통해 읽기 데이터 및 쓰기 데이터의 전송을 지원하기 위해 추가적으로 구현되는 DMA(Direct Memory Access)와 같은 표준적인 포맷이 될 수 있다. 구체적으로 상기 채널 회로부(115)는 채널 레지스터(channel register)(92)를포함하고, 상기 컨트롤러 회로부(117)는 컨트롤러 레지스터(94)를 포함하는데, 이들은 상기 채널 인터페이스(128)과 함께, 상기 채널 회로부(115)와 상기 컨트롤러 회로부(117) 사이에서 일어나는 DMA 프로토콜 데이터 전송 및 DMA 제어를 지원하도록 동작할 수 있다. 채널 레지스터(92)가 메모리 모듈(124) 내의 하나의 메모리 공간처럼 나타나 있지만, 상기 채널 레지스터(92)는 독자적인 레지스터 또는 메모리 장치로서 구현되거나, 또는 프로세싱 모듈(122)과 같은 다른 장치의 일 부분으로서 구현될 수도 있다. 이와 유사하게, 컨트롤러 레지스터(94)가 메모리 모듈(134) 내의 한 메모리 공간처럼 나타나 있지만, 이 컨트롤러 레지스터(94)도 독자적인 레지스터 또는 메모리 장치로서 구현되거나, 또는 프로세싱 모듈(132)과 같은 다른 장치의 일 부분으로서 구현될 수도 있다. 채널 인터페이스(128)를 통한 상기 채널 회로부(115)와 컨트롤러 회로부(117) 사이의 데이터 전송에 관한 더 자세한 사항들은 도 3 및 도 4의 설명과 관련하여 제공한다.
디스크 컨트롤러(130)는 복수의 모듈들을 포함하는데, 특히 상기 채널 인터페이스(128) 및 버스들(126, 136, 137)을 통해 상호 접속되는 장치 컨트롤러들(105), 트레이스 모듈(136), 프로세싱 모듈들(122, 132), 메모리 모듈들(124, 134), 읽기/쓰기 채널(140), 디스크 포매터(125), 서보 포매터(120) 및 호스트 인터페이스 모듈(150) 등을 포함한다. 이들 모듈 각각은 본 발명의 기술적 범위에 따라 하드웨어, 펌웨어(firmware), 소프트웨어 또는 이들의 조합으로 구현될 수 있다. 도 2에서는 버스들(126, 136, 137)을 이용한 특정한 버스 구조가 나타나 있지만, 더 적은 수의 또는 추가적인 데이터 버스들을 포함하는 다른 형태의 버스 구조나, 다양한 모듈들 간에 직접 연결 구조와 같은 다른 형태의 연결 구조 등이 본 발명의 다양한 실시예들에 포함되는 특징 및 기능들을 구현하는 데에 적용될 수 있다.
본 발명의 한 실시예에서는, 상기 채널 회로부(115) 및 컨트롤러 회로부(117)는 각각 시스템-온-칩 집적 회로와 같은 집적 회로로 구현된다. 본 발명의 다른 실시예에서는, 이러한 시스템-온-칩 집적회로들은, 프로토콜 컨버터(protocol converters), 선형 블록 코드 인코딩 및 디코딩 모듈(linear block code encoding and decoding modules) 등과 같은 추가적인 모듈을 포함하는 디지털 파트와, 파워 서플라이, 디스크 드라이브 모터 증폭기, 디스크 스피드 모니터, 읽기 증폭기 등과 같은 추가적인 모듈을 포함하는 아날로그 파트를 포함한다. 본 발명의 또 다른 실시예에서는, 상기 채널 회로부(115) 및 컨트롤러 회로부(117)의 다양한 기능들 및 특징들이 두 개 또는 그 이상의 집적 회로들로 구현되어, 상기 채널 회로부(115)와 상기 컨트롤러 회로부(117)의 기능을 수행할 수 있도록 상기 채널 인터페이스(128)를 통해 서로 통신하며 결합된다.
추가적인 새로운 특징 및 기능을 포함하는 채널 인터페이스(128)에 대한 더 욱 자세한 사항들은 다음의 도면들과 관련하여 설명될 것이다.
도 3은 본 발명의 일 실시예에 따른 채널 인터페이스(128)을 예시한 도면이다. 구체적으로 채널 인터페이스(128)는 채널 회로부(115)의 채널 인터페이스 모듈(200)을 포함하는데, 이는 물리 인터페이스(physical interface)(204) 및 컨트롤러 인터페이스 모듈(202)을 통해 컨트롤러 회로부(117)와 결합된다. 채널 회로부(115) 및 컨트롤러 회로부(117)가 각자 개별적인 집적 회로들을 이용하여 구현되는 본 발명의 이 실시예에서, 상기 물리 인터페이스(204)는 채널 회로부(115)에 속하는 복수의 핀들과 컨트롤러 회로부(117)에 속하는 복수의 핀들 사이의 신호 경로를 제공하는 하나 또는 그 이상의 와이어나 케이블을 포함한다. 여기서 사용되는 "핀"이라는 용어는 포괄적으로 어떤 회로를 어떤 외부 장치에 연결하기 위해 신호들을 결속(coupling)하기 위한 어떠한 형태의 구조를 가리킨다. 따라서, 핀이라는 용어는 패드들(pads), 본딩 와이어들(bonding wires) 그리고 그 밖의 전기적, 전자기적 또는 광학적 연결 구조를 포함한다 할 것이다.
채널 인터페이스(128)는 상기 컨트롤러 회로부(117) 및 상기 채널 회로부(115) 사이의 양방향 전송 경로(216)를 포함하는데, 이는 디스크 읽기 데이터 및 디스크 쓰기 데이터를 전송하고, 상기 채널 레지스터(92)에 대한 읽기 및 쓰기를 위한 접근 능력을 컨트롤러 회로부에 제공하며, 상기 컨트롤러 레지스터(94)에 대한 읽기 및 쓰기를 위한 접근 능력을 채널 회로부에 제공한다. 그렇지만, 본 발명의 광의의 영역에 포함되는 범위 내에서 인터페이스 관리를 위한 목적 또는 그 밖의 제어 및 시그널링 목적의 데이터 전송도 역시 가능하다. 상기 채널 회로부(115) 에 상기 컨트롤러 레지스터(94)에 대한 읽기 및 쓰기를 위한 접근 능력을 제공하는 것과, 상기 컨트롤러 회로부(117)에 상기 채널 레지스터(92)에 대한 읽기 및 쓰기를 위한 접근 능력을 제공하는 것은, 상기 채널 인터페이스(128)로 하여금, 예를 들어 상기 드라이브로부터 하나 또는 그 이상의 섹터들의 데이터, 또는 이들의 일부분들에 상응하는 데이터 블록들의 DMA 전송과 같은, 특정 형태의 데이터 전송을 지원할 수 있게 한다. 동작 시에, 이러한 데이터 전송은 커맨드 코드(command code)와 함께 포매팅되는데, 상기 커맨드 코드는 예를 들어, 채널 레지스터 쓰기, 채널 레지스터 읽기, 컨트롤러 레지스터 쓰기, 또는 컨트롤러 레지스터 읽기 등을 위한 커맨드와, 레지스터 어드레스(register address), 쓰기 데이터, 데이터의 크기 등과 같이 커맨드에 특정적인 데이터와, 그리고 그 밖의 제어 정보, 헤더(headers)와 푸터(footers), 오류 탐지 및 정정 코드 등이 있다. 본 발명의 일 실시예에서, 상기 양방향 전송 경로(216)는 분리된 순방향 및 역방향 전송 경로들을 포함한다. 이들 전송 경로들은, 전송 요청(request for transfer), 전송(transfers), 수신 확인 또는 전송(acknowledgement or transfers) 각각 또는 이들의 조합을 선택적으로 포함하는 양방향 교신 동작(bidirectional transactions)이 커맨드와 데이터 흐름의 방향에 따라서 순방향 경로 또는 역방향 경로로 분할되도록 할 수 있다.
구체적으로 양방향 전송 경로(216)는 예를 들어 컨트롤러 인터페이스 모듈(202)로부터 채널 인터페이스 모듈(200)로 진행하는 송신 경로와, 채널 인터페이스 모듈(200)로부터 컨트롤러 인터페이스 모듈(202)로 진행하는 수신 경로와 같은, 두 개의 개별적인 경로들을 포함할 수 있다. 상기 송신 경로는 수신 확인(acknowledgements) 및 그 밖의 제어 통신 동작에 더불어, 다음과 같은 기본적인 통신 동작들을 포함할 수 있다.
○ 한 섹터 크기의 쓰기 데이터(예를 들어 32바이트의 크기)로 구성되는 한 세트 또는 서브 세트를 포함하며, 상기 수신 경로로부터 개시되는 분할된 교신 동작의 제2 구간에 해당하는 디스크 데이터 쓰기.
○ 레지스터 어드레스와, 쓰기 데이터를 포함하고, 데이터 사이즈와 같은 제어 정보를 선택적으로 포함하는 채널 레지스터 쓰기.
○ 상기 수신 경로로부터 개시되는 분할된 교신 동작의 제2 구간 내에 컨트롤러 레지스터로부터 제공된 데이터를 포함하는 컨트롤러 레지스터 읽기.
○ 레지스터 어드레스를 포함하고, 분할된 교신 동작의 제1 구간 내에 채널 레지스터 데이터의 읽기를 개시시키는 제어 정보를 선택적으로 포함하는 채널 레지스터 읽기.
상기 수신 경로는 수신 확인 및 그 밖의 제어 통신 동작에 더불어, 다음과 같은 기본적은 통신 동작들을 포함할 수 있다.
○ 어드레스 태그(address tag)나, 한 섹터 크기의 쓰기 데이터(예를 들어 32바이트의 크기)로 구성되는 한 세트 또는 서브 세트를 포함하며, 길이(length) 정보와 같은 제어 정보를 선택적으로 포함하는 디스크 데이터 읽기.
○ 어드레스 태그를 포함하고, 분할된 교신 동작의 제1 구간에 길이 정보와 같은 제어 정보를 선택적으로 포함하는 디스크 데이터 쓰기.
○ 레지스터 어드레스, 쓰기 데이터를 포함하고, 데이터 크기와 같은 제어 정보를 선택적으로 포함하는 컨트롤러 레지스터 쓰기.
○ 레지스터 어드레스를 포함하고, 분할된 교신 동작의 제1 구간 내에 컨트롤러 레지스터 데이터의 읽기를 개시시키는 제어 정보를 선택적으로 포함하는 컨트롤러 레지스터 읽기.
○ 상기 송신 경로로부터 개시되는 분할된 교신 동작의 제2 구간에 채널 레지스터로부터의 데이터를 포함하는 채널 레지스터 읽기.
추가적으로, 채널 인터페이스(128)는, 상기 채널 회로부(115)로부터 상기 컨트롤러 회로부(117)로, 예를 들어 서보 데이터, 상기 프로세싱 모듈(132)을 위한 인터럽트 요청(interupt request) 및 트레이스 모듈(136)을 위한 채널 트레이스 데이터 등과 같은 데이터를 전송하도록 동작할 수 있는 단방향 전송 경로(unidirectional transmission path)(218)를 포함한다. 본 발명의 일 실시예에서, 상기 단방향 전송 경로(218)는 상기 양방향 전송 경로와 별개로 구현되어, 그 타이밍이 상기 컨트롤러 회로부(117)의 동작에 잠재적으로 중요한 서보 데이터 및 인터럽트 신호들의 실시간 전송을 위한 전용 경로를 제공할 수 있다.
도 4는 본 발명의 일 실시예에 따른 채널 인터페이스 모듈(200), 컨트롤러 인터페이스 모듈(202) 및 물리 인터페이스(204)를 예시한 블럭도이다. 이 특정한 양방향 전송 경로(216)는 차동 선로 구동기(differential line drivers)(236, 223), 차동 선로 증폭기(differential line amplifiers)(226, 233), 그리고 송신기/수신기 쌍들(234/224, 222/232)로 구현된다. 단방향 전송 경로(218)은 차동 선로 구동기(221), 차동 선로 증폭기(231), 그리고 송신기/수신기 쌍(220, 230)으로 구현된다.
본 발명의 일 실시예에서, 상기 양방향 전송 경로(216) 및 단방향 전송 경로(218)는 직렬기/병렬기(serializer/deserializer, SERDES) 인터페이스의 일부분이라 할 수 있는 평행으로 배치된 복수의 선로들을 구성한다. 구체적으로 양방향 전송 경로(216)은 두 개의 차동 선로 쌍들을 포함하며, 단방향 전송 경로(218)은 하나의 전송 선로 쌍을 포함한다. 병렬 데이터는 물리 인터페이스 상에서 고속 전송을 위해 직렬화되는데, 그 데이터 전송률은 수 Mbit/s에서 10 Gbit/s 또는 그 이상에 이를 수 있다. 송신기(234), 주 송신기(222) 및 보조 송신기(220)는, 차동 선로 증폭기들(226, 233, 231)과 연계되어 각각 동작하는 차동 선로 구동기들(236, 223, 221)에 의해 병렬 선로들을 가로질러 전송되는 저전압 차동 시그널링(low voltage differential signaling, LVDS)과 같은 시그널링 기법을 이용하여, 유입되는 데이터를 인코딩한다. 수신기(224), 주 수신기(232) 및 보조 수신기(230)는 상기 LVDS 신호를 이에 상응하는 데이터로 되돌리는 동작을 한다.
상기 양방향 전송 경로(216) 및 단방향 전송 경로(218)에 더불어, 상기 물리 인터페이스(214)는 클럭 신호(238)를 상기 컨트롤러 회로부(117)로부터 상기 채널 회로부(115)에 결합시키는 단방향 전송 경로(214)를 포함한다. 이러한 구성에서, 차동 선로 구동기(237)는 클럭 신호(238)을 상기 선로 증폭기(227)에 의해 복원되어 클럭 신호(238')를 생성할 수 있도록 상기 물리 인터페이스 상에 실어 전송한다. 본 발명의 일 실시예에서, 상기 채널 회로부(115)는 자체적인 발진기를 구비할 필요없이, 상기 컨트롤러 회로부(117)에 의해 제공되는 클럭 신호(238')에 맞춰 동작할 수 있다. 구체적으로 상기 프로세싱 모듈(122)과, 디스크 포매터(125) 내에 포함된 오류 정정 코드 디코더는 클럭 신호(238')로부터 분할되어 낮춰진 일정한 주파수의 클럭에 기초하여 동작한다. 상기 서보 포매터(120)와, 읽기/쓰기 채널(140)의 서보 경로 회로들(servo path circuits)은 인터페이스 클럭 신호(238')로부터 분할되어 낮춰진 신호를 기준 주파수로 갖는 서보 위상 고정 루프(servo phase-locked loop)에 따라 동작한다. 추가적으로, 상기 디스크 포매터의 다른 데이터 관련 회로들과, 읽기/쓰기 채널(140)의 데이터 경로는, 상기 서보 위상 고정 루프에 의해 사용되는 기준 주파수와 같이, 상기 클럭 신호(238')로부터 분할되어 낮춰진 기준 주파수에 따르는 상기 채널 회로부(115) 내의 데이터 위상 고정 루프에 따라 동작한다.
이러한 구성에서, 물리 인터페이스(204)는 8 개의 신호 선로를 포함하는데, 이는 최대 네 개의 병렬 신호 경로를 만들며, 실리콘 면적, 전력, 대역폭 및 낮은 핀 수 등의 견지에서 장점이 된다. 이러한 방식으로, 상기 물리 인터페이스는 상기 채널 회로부(115)의 8 개 핀들과 상기 컨트롤러 회로부(117)의 8 개 핀들을 결합하는 8 개의 회로 보드 선로들, 와이어들 또는 그 밖의 연결 구조를 포함할 수 있다. 그렇지만, 이와 유사하게 그 밖의 구성들도 가능하다. 예를 들어, 하나 또는 그 이상의 공통 접지 연결 구조를 채용함으로써 8 개보다 적은 수의 신호 선들이 상기 물리 인터페이스(204)를 구현하는 데에 사용될 수 있다. 또 다른 예에서는, 상기 물리 인터페이스는 상기 클럭 신호(238)의 전송 및 단방향 전송 경로(214)를 생략 할 수 있고, 또는 클럭 신호를 반대로 즉 채널 회로부(115)로부터 컨트롤러 회로부(117)에 제공할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 손에 휴대할 수 있는(handheld) 오디오 유닛(51)을 개략적으로 예시한 도면이다. 구체적으로 디스크 드라이브 유닛(100)은, 범용의 스토리지 공간을 제공하거나, 또는 사용자에게 재생되기 위해 MP3(motion picture expert group(MPEG) audio layer 3) 파일들이나 WMA(Windows Media Architecture) 파일들과 같은 오디오 콘텐츠와, MPEG4 파일과 같은 비디오 콘텐츠, 기타 디지털 포맷으로 저장될 수 있는 다른 형태의 정보들의 스토리지 공간을 제공할 수 있도록, 손에 휴대할 수 있는 오디오 유닛(51)에 통합되거나 또는 다른 방식으로 오디오 유닛(51)에 의해 사용되는, 디스크(102)가 1.8인치 직경이거나 또는 그보다 더 작은 형태인 소형 폼 팩터(form factor)의 자기 하드 디스크를 포함할 수 있다.
도 6은 본 발명의 일 실시예에 따른 컴퓨터(52)를 개략적으로 예시한 도면이다. 구체적으로 디스크 드라이브 유닛(100)은, 디스크(102)가 1.8인치 직경이거나 또는 그보다 더 작은 형태인 소형 폼 팩터의 자기 하드 디스크나, 기업용 스토리지 제품들과 같은 응용 제품들을 위한 2.5인치 또는 3.5인치의 드라이브 또는 그보다 더 큰 드라이브를 포함할 수 있다. 디스크 드라이브 유닛(100)은 디지털 포맷인 어떤 형태의 정보를 위한 범용 스토리지를 제공하기 위해, 컴퓨터(52)에 통합되거나, 또는 다른 방법으로 컴퓨터(52)에 의해 사용된다. 컴퓨터(52)는 데스크 탑 컴퓨터나, 서버와 같은 기업용 스토리지 장비, 또는 RAID 어레이, 스토리지 라우터, 에지 라우터(edge router), 스토리지 스위치, 스토리지 디렉터 각각 또는 이들의 조합과 같은 스토리지 어레이에 부착된 호스트 컴퓨터일 수 있다.
도 7은 본 발명의 일 실시예에 따른 무선 통신 장치(53)를 개략적으로 예시한 도면이다. 구체적으로, 디스크 드라이브 유닛(100)은, 범용의 스토리지 공간을 제공하거나, MP3 파일들 또는 WMA 파일들과 같은 오디오 콘텐츠나 MPEG4 파일들과 같은 비디오 콘텐츠, 내장된 카메라에 의해 촬상되거나 상기 무선 통신 장치(53)에 다운로드된 JPEG(Joint Photographic Expert Group) 파일들, 비트맵(bitmap) 파일들 및 그 밖의 그래픽 포맷으로 저장된 파일들, 이메일, 웹페이지 정보(webpage information) 및 기타 인터넷을 통해 다운로드된 정보, 주소록 정보, 그 밖의 디지털 형식으로 저장될 수 있는 어떠한 형태의 정보의 각각, 또는 이들의 조합들을 위한 스토리지 공간을 제공할 수 있도록, 무선 통신 장치(53)에 통합되거나 또는 다른 방식으로 무선 통신 장치(53)에 의해 사용되는, 디스크(102)가 1.8인치 직경이거나 또는 그보다 더 작은 형태인 소형 폼 팩터의 자기 하드 디스크를 포함할 수 있다.
본 발명의 일 실시예에서, 무선 통신 장치(53)는, 셀룰러(cellular), PCS(personal communications service), GPRS(general packet radio service), GSM(global system for mobile communications) 그리고 iDEN(integrated digital enhanced network) 또는 그 밖의 전화 통화를 전송하고 수신할 수 있는 무선 통신 네트워크와 같은, 무선 전화 네트워크를 통해 통신할 수 있다. 더 나아가, 무선 통신 장치(53)는 인터넷을 통해 이메일에 접속하고, 콘텐츠를 다운로드하며, 웹사이 트에 접속할 수 있도록, 그리고 오디오나 비디오 프로그램의 스트리밍(streaming)을 제공할 수 있도록 통신할 수 있다. 이러한 방식으로, 무선 통신 장치(53)는 전화 통화와, 이메일과 같은 문자 메시지들, 단문 서비스(short message service, SMS) 메시지들, 호출 서비스들(pages) 그리고 문서, 오디오 파일, 비디오 파일, 사진 또는 기타 영상물과 같이 첨부 파일에 포함시킬 수 있는 데이터 메시지들을 주고 받을 수 있다.
도 8은 본 발명의 일 실시예에 따른 개인 디지털 보조장치(PDA)(54)를 개략적으로 예시한 도면이다. 구체적으로, 디스크 드라이브 유닛(100)은, 범용의 스토리지 공간을 제공하거나, MP3 파일들 또는 WMA 파일들과 같은 오디오 콘텐츠나 MPEG4 파일들과 같은 비디오 콘텐츠, JPEG 파일들, 비트맵 파일들 및 그 밖의 그래픽 포맷으로 저장된 파일들, 이메일들, 웹페이지 정보 및 기타 인터넷을 통해 다운로드된 정보, 주소록 정보, 그 밖의 디지털 형식으로 저장될 수 있는 어떠한 형태의 정보의 각각, 또는 이들의 조합들을 위한 스토리지 공간을 제공할 수 있도록, 개인 디지털 보조장치(54)에 통합되거나 또는 다른 방식으로 개인 디지털 보조장치(54)에 의해 사용되는, 디스크(102)가 1.8인치 직경이거나 또는 그보다 더 작은 형태인 소형 폼 팩터의 자기 하드 디스크를 포함할 수 있다.
도 9는 본 발명의 일 실시예에 따른 랩탑 컴퓨터(55)를 개략적으로 예시한 도면이다. 구체적으로 디스크 드라이브 유닛(100)은, 디스크(102)가 1.8인치 직경이거나 또는 그보다 더 작은 형태인 소형 폼 팩터의 자기 하드 디스크나, 2.5인치 드라이브를 포함할 수 있다. 디스크 드라이브 유닛(100)은 디지털 포맷의 어떤 형 태의 정보를 위한 범용 스토리지를 제공할 수 있도록 상기 랩탑 컴퓨터(55)에 통합되거나, 또는 다른 방식으로 랩탑 컴퓨터(55)에 의해 사용된다.
도 10은 본 발명의 일 실시예에 따른 방법을 예시한 순서도이다. 구체적으로, 상기 방법은, 채널 회로부(115)와 같은 채널 회로부를, 디스크 드라이브(100)와 같은 디스크 드라이브의, 컨트롤러 회로부(117)과 같은 컨트롤러 회로부에 결합시키는데 이용하기 위해 제시된다. 상기 채널 회로부는 채널 레지스터(92)와 같은 채널 레지스터를 포함하며, 상기 컨트롤러 회로부는 컨트롤러 레지스터(94)와 같은, 읽기 커맨드와 쓰기 커맨드의 실행에 이용되는 컨트롤러 레지스터를 포함한다. 단계(402)에서는, 상기 컨트롤러 회로부와 상기 채널 회로부 사이의 양방향 전송 경로 상에, 디스크 읽기 데이터 및 디스크 쓰기 데이터를 포함하고, 상기 컨트롤러 회로부에 상기 채널 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하며, 그리고 상기 채널 회로부에 상기 컨트롤러 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하는 제1 전송 신호가 생성된다. 단계(404)에서는, 상기 컨트롤러 회로부와 상기 채널 회로부 사이의 제1 단방향 전송 경로 상에, 상기 채널 회로부로부터 상기 컨트롤러 회로부로 전달되는 서보 데이터를 포함하는 제2 전송 신호가 생성된다.
본 발명의 일 실시예에서는, 상기 제2 전송 신호는 상기 채널 회로로부터 상기 컨트롤러 회로부로 전달되는 인터럽트 요청, 채널 트레이스 데이터 각각 또는 모두를 더 포함한다. 추가적으로, 단계(402)는 두 개의 차동 선로 쌍들 상에서 상기 제1 전송 신호가 발생하는 단계를 포함하며, 단계(404)는 하나의 차동 선로 쌍에서 상기 제2 전송 신호가 발생하는 단계를 포함한다. 더 나아가, 단계(402)는 저 전압 차동 시그널링(LVDS) 기법을 이용하여 상기 제1 전송 신호를 인코딩하는 단계를 포함한다.
도 11은 본 발명의 일 실시예에 따른 다른 방법을 예시한 순서도이다. 구체적으로, 상기 방법은, 도 10의 순서도와 연계되어 설명되며 공통되는 참조 번호들에 의해 지시되는 단계들을 포함하는 것으로 제시된다.구체적으로, 도 11의 방법은 상기 컨트롤러 회로부의 8 개의 핀들에 상기 채널 회로부의 8 개의 핀들을 결합하는 예비적인 단계(400)와, 클럭 신호를 상기 컨트롤러 회로부로부터 상기 채널 회로부에 제2 단방향 전송 경로 상에서 결합하는 예비적인 단계(406)를 더 포함한다.
지금까지 본 발명이 자기 디스크의 관점에서 설명되었지만, 그 밖의 비자기식 스토리지 장치들, 예를 들어 CD-R이나 CD-RW와 같은 CD(compact disks) 드라이브들, DVD-R, DVD+R, DVD-RW, DVD+RW와 같은 DVD(digital video disk) 드라이브들도 마찬가지로 여기에서 설명된 본 발명의 기능들 및 특징들에 따라 구현될 수 있다.
당해 기술 분야에 통상의 지식을 가진 자가 이해할 수 있듯이, "실질적으로(substantially)" 또는 "근사적으로(approximately)"와 같은 용어는, 본 명세서에서 사용되었을 수 있는데, 명세서 내의 관련된 표현에 대해 업계에서 용인되는 정도의 관용도(tolerance)를 부여하며, 또는 요소들 사이에 상대적 관계를 제공한다. 이러한 업계에서 용인되는 정도의 관용도는 1 퍼센트보다 작은 정도에서 20 퍼센트에 이를 수 있으며, 부속품의 각종 수치들, 집적 회로 공정의 변화량, 온도 변화량, 상승 또는 하강 시간, 열잡음 등이 이에 해당하는데, 이런 것들에 한정되지 는 않는다. 요소들 간의 상대적 관계는 몇 퍼센트의 차이 정도에서 10배 수준(order of magnitude)의 차이에 이를 수 있다. 당해 기술 분야에 통상의 지식을 가진 자가 또한 이해할 수 있듯이, "동작가능하게 결합된(operably coupled)"과 같은 용어는, 본 명세서에서 사용되었을 수 있는데, 직접 결합하는 것과, 또 다른 구성 성분(component), 요소(element), 회로 또는 모듈을 통해 간접적으로 결합하는 것을 포함한다. 이때, 간접적 결합에 대해서, 중간에 개재된 구성 성분, 요소, 회로 또는 모듈들은 어떤 신호의 전류 레벨, 전압 레벨, 또는 전력 레벨 등을 조절할 수는 있지만 그 신호가 갖는 정보를 변경하지는 않는다. 당해 기술 분야에 통상의 지식을 가진 자가 역시 이해할 수 있듯이, 추론적 결합(inferred coupling, 즉 어떤 요소가 추론(inference)에 의해 다른 요소에 결합되는 경우)도 "동작가능하게 결합된" 경우와 동일한 방법으로 두 요소들 사이를 직접적으로 및 간접적으로 결합하는 것을 포함한다. 당해 기술 분야에 통상의 지식을 가진 자가 또한 이해할 수 있듯이, "유리한 것으로 비교되다(compares favorably)"는 표현은, 이 명세서에서 사용되었을 수 있는데, 이는 바람직한 상호 관계를, 둘 또는 그 이상의 요소들, 아이템들, 신호들 등 사이의 비교가 제공함을 뜻한다. 예를 들어, 신호 1이 신호 2에 비해 더 큰 크기를 갖는 것이 원하는 상호 관계이라면, 신호 1의 크기가 신호 2의 크기보다 크다고 할 경우나, 신호 2의 크기가 신호 1의 크기보다 작다고 할 경우에 유리한 비교가 이뤄질 수 있다.
다양한 회로 부품들이 0.35 미크론 또는 그 이하의 CMOS 기술을 이용하여 구현될 수 있다. 그렇지만, 집적 기술이거나 집적 기술이 아닌 다른 회로 기술들도 본 발명의 광의의 영역에 포함되는 범위 내에서 이용될 수 있을 것이다. 이와 유사하게, 여기에서 설명한 여러 실시예들은 또한 컴퓨터 프로세서에서 동작하는 소프트웨어 프로그램으로서 구현될 수 있다. 본 발명의 소프트웨어적인 구현예들은 자기식 디스크 또는 광학식 디스크, 롬 또는 램과 같이 형태를 갖는(tangible) 저장 매체가 될 수 있다는 점과 제조물로서 생산될 수 있다는 점이 지적되어야 할 것이다.
이렇듯, 지금까지 디스크 컨트롤러 및 채널 인터페이스를 구현하기 위한 바람직한 실시예를 포함하는 몇몇 실시예들과 함께 장치 및 방법이 설명되었다. 여기서 설명된 본 발명의 여러 실시예들은 본 발명을 종래 기술과 대비하여 구별시킬 수 있는 특징들을 가진다.
당해 기술 분야에 숙련된 자들에게, 개시된 발명이 다양한 방식들로 변형될 수 있다는 점과, 위에서 특정적으로 표현되고 설명된 바람직한 형태가 아닌 다른 많은 실시예들의 형태를 취할 수 있음은 명백하다 할 것이다. 따라서, 첨부된 청구범위에 의해 본 발명의 진정한 사상 및 영역 범위 내에 포함되는 모든 본 발명의 변형예들까지 포괄하고자 한다.
본 발명의 실시예에 따르면, 채널 회로부와 컨트롤러 회로부 사이의 인터페이스 및 그 방법을 통해, 디스크 드라이브를 제어하는 장치들의 상호 협력이 원활하게 할 수 있다.

Claims (10)

  1. 디스크 드라이브에 사용되는 디스크 컨트롤러에 있어서,
    상기 디스크 드라이브에 대해 데이터를 기록하거나 데이터를 읽어내며, 채널 레지스터를 포함하는 채널 집적 회로(IC);
    복수의 드라이브 내부 장치들의 동작을 제어하고, 읽기 및 쓰기 커맨드들의 실행과 호스트 장치 및 상기 채널 IC 간의 데이터 흐름을 중재하며, 컨트롤러 레지스터를 포함하는 컨트롤러 집적 회로(IC);
    상기 채널 IC 및 컨트롤러 IC에 대해 결합되어 동작하고,
    상기 컨트롤러 IC 및 상기 채널 IC 사이에서, 디스크 읽기 데이터 및 디스크 쓰기 데이터를 전송하고, 상기 컨트롤러 IC에 상기 채널 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하며, 상기 채널 IC에 상기 컨트롤러 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하고, 읽기 커맨드 및 쓰기 커맨드의 실행을 보조하도록 동작하는 양방향 전송 경로; 및
    상기 컨트롤러 IC 및 상기 채널 IC 사이에서, 상기 채널 IC로부터 상 기 컨트롤러 IC로 서보 데이터를 전송하도록 동작하는 제1 단방향 전송 경 로;를 포함하는 채널 인터페이스를 포함하는 디스크 컨트롤러.
  2. 청구항 1에 있어서, 상기 채널 인터페이스는 상기 컨트롤러 IC로부터의 클럭 신호를 상기 채널 IC에 결합시키는 제2 단방향 전송 경로를 더 포함하는 것을 특징 으로 하는 디스크 컨트롤러.
  3. 청구항 1에 있어서, 상기 제1 단방향 전송 경로는 상기 채널 IC로부터의 인터럽트 요청을 상기 컨트롤러 IC에 전송하도록 동작하는 것을 특징으로 하는 디스크 컨트롤러.
  4. 청구항 1에 있어서, 상기 제1 단방향 전송 경로는 상기 채널 IC로부터의 채널 트레이스 데이터를 상기 컨트롤러 IC에 전송하도록 동작하는 것을 특징으로 하는 디스크 컨트롤러.
  5. 청구항 1에 있어서, 상기 양방향 전송 경로는 두 개의 차동 선로 쌍들을 포함하며, 상기 제1 단방향 전송 경로는 하나의 차동 선로 쌍을 포함하는 것을 특징으로 하는 디스크 컨트롤러.
  6. 채널 회로부는 채널 레지스터를 포함하고, 컨트롤러 회로부는 읽기 커맨드 및 쓰기 커맨드의 실행에 사용되는 컨트롤러 레지스터를 포함하는 경우에, 상기 채널 회로부를 디스크 드라이브의 상기 컨트롤러 회로부에 결합시키는 채널 인터페이스에 있어서,
    상기 컨트롤러 회로부 및 상기 채널 회로부 사이를 결합하며, 디스크 읽기 데이터 및 디스크 쓰기 데이터를 전송하고, 상기 컨트롤러 회로부에 상기 채널 레 지스터에 대한 읽기 및 쓰기 접근 능력을 제공하며, 상기 채널 회로부에 상기 컨트롤러 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하도록 동작하는 양방향 전송 경로; 및
    상기 컨트롤러 회로부 및 상기 채널 회로부 사이를 결합하며, 상기 채널 회로부로부터 상기 컨트롤러 회로부로 서보 데이터를 전송하도록 동작하는 제1 단방향 전송 경로를 포함하는 채널 인터페이스.
  7. 청구항 6에 있어서, 상기 컨트롤러 회로부로부터의 클럭 신호를 상기 채널 회로부에 결합시키는 제2 단방향 전송 경로를 더 포함하는 것을 특징으로 하는 채널 인터페이스.
  8. 채널 회로부는 채널 레지스터를 포함하고, 컨트롤러 회로부는 읽기 커맨드 및 쓰기 커맨드의 실행에 사용되는 컨트롤러 레지스터를 포함하는 경우에, 상기 채널 회로부를 디스크 드라이브의 상기 컨트롤러 회로부에 결합시키는 방법에 있어서,
    상기 컨트롤러 회로부와 상기 채널 회로부 사이의 양방향 전송 경로 상에, 디스크 읽기 데이터 및 디스크 쓰기 데이터를 포함하고, 상기 컨트롤러 회로부에 상기 채널 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하며, 그리고 상기 채널 회로부에 상기 컨트롤러 레지스터에 대한 읽기 및 쓰기 접근 능력을 제공하도록 제1 전송 신호를 생성하는 단계; 및
    상기 컨트롤러 회로부와 상기 채널 회로부 사이의 제1 단방향 전송 경로 상에, 상기 채널 회로부로부터 상기 컨트롤러 회로부로 전달되는 서보 데이터를 포함하도록 제2 전송 신호를 생성하는 단계를 포함하는 인터페이싱 방법.
  9. 청구항 8에 있어서, 제2 단방향 전송 경로 상에서 상기 컨트롤러 회로부로부터 클럭 신호를 상기 채널 회로부에 결합시키는 단계를 더 포함하는 것을 특징으로 하는 인터페이싱 방법.
  10. 청구항 8에 있어서, 상기 제2 전송 신호는 상기 채널 회로부로부터 상기 컨트롤러 회로부로 인터럽트 요청을 더 포함하는 것을 특징으로 하는 인터페이싱 방법.
KR1020070053905A 2006-06-01 2007-06-01 디스크 컨트롤러, 채널 인터페이스 및 그 이용 방법 KR100943855B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/444,821 2006-06-01
US11/444,821 US7587538B2 (en) 2006-06-01 2006-06-01 Disk controller, channel interface and methods for use therewith

Publications (2)

Publication Number Publication Date
KR20070115786A true KR20070115786A (ko) 2007-12-06
KR100943855B1 KR100943855B1 (ko) 2010-02-24

Family

ID=38457570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053905A KR100943855B1 (ko) 2006-06-01 2007-06-01 디스크 컨트롤러, 채널 인터페이스 및 그 이용 방법

Country Status (6)

Country Link
US (1) US7587538B2 (ko)
EP (1) EP1862892A3 (ko)
KR (1) KR100943855B1 (ko)
CN (1) CN100592402C (ko)
HK (1) HK1115667A1 (ko)
TW (1) TW200820061A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738204B2 (en) * 2006-08-22 2010-06-15 Bruner Curtis H Disk drive with multi-protocol channel to controller interface and method
JP2009211192A (ja) * 2008-02-29 2009-09-17 Toshiba Corp メモリシステム
JP6520490B2 (ja) 2015-07-08 2019-05-29 信越化学工業株式会社 パターン形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5088058A (en) * 1988-08-26 1992-02-11 Unisys Corporation Apparatus and method for evaluating and predicting computer I/O performance using I/O workload snapshots for model input
EP0556324B1 (en) * 1990-11-09 2001-05-30 Seagate Technology LLC Multiple microcontroller hard disk drive control architecture
US5729763A (en) 1995-08-15 1998-03-17 Emc Corporation Data storage system
US5829011A (en) * 1997-01-31 1998-10-27 Texas Instruments Incorporated Apparatus and method of exchanging data and operational parameters in a mass storage system
US6411452B1 (en) * 1997-03-11 2002-06-25 Western Digital Technologies, Inc. Disk drive employing read error tolerant sync mark detection
JP3072719B2 (ja) * 1997-06-27 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション ディスク装置及び記録／再生制御方法
JPH11339210A (ja) * 1998-05-26 1999-12-10 Hitachi Ltd 磁気ディスク装置及びこのパラメータの自動調整方法
US6580573B1 (en) * 2000-01-24 2003-06-17 Western Digital Technologies, Inc. Disk drive having a channel circuit which receives a read signal representing data in a data sector and data in a servo sector in a first order and demodulates the read signal to provide data sector data and servo-sector data in a second order
US6415349B1 (en) * 2000-01-24 2002-07-02 Western Digital Technologies, Inc. Disk drive with unified channel-disk controller bus for transmitting user data, servo data, and register data
JP2004515866A (ja) * 2000-06-30 2004-05-27 シーゲイト テクノロジー エルエルシー ディスク駆動機構内のチャンネル対コントローラ・インターフェースの構成
US20070230004A1 (en) * 2006-04-04 2007-10-04 Johnson Yen Read channel/hard disk controller interface including power-on reset circuit

Also Published As

Publication number Publication date
TW200820061A (en) 2008-05-01
US20080005457A1 (en) 2008-01-03
CN100592402C (zh) 2010-02-24
HK1115667A1 (en) 2008-12-05
CN101093698A (zh) 2007-12-26
KR100943855B1 (ko) 2010-02-24
EP1862892A3 (en) 2009-06-03
US7587538B2 (en) 2009-09-08
EP1862892A2 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
US8321650B2 (en) Alignment-unit-based virtual formatting methods and devices employing the methods
US8289984B2 (en) Allocation-unit-based virtual formatting methods and devices employing allocation-unit-based virtual formatting methods
US9189397B2 (en) Data storage device including buffer memory
US20090204758A1 (en) Systems and methods for asymmetric raid devices
TW201017426A (en) SATA mass storage device emulation on a PCIe interface
TW200844739A (en) Selectively utilizing a plurlity of disparate solid state storage locations
KR100904648B1 (ko) 다중의 분산된 프로세서들을 갖는 하드 디스크 컨트롤러
KR20200093362A (ko) 메모리 시스템 및 그것의 동작 방법
TWI512477B (zh) 組配記憶體組件之資料寬度的方法、記憶體組件及相關之非暫時性電腦可讀取儲存媒體
US8074146B2 (en) Multiple cyclic redundancy check (CRC) engines for checking/appending CRCs during data transfers
US20080005384A1 (en) Hard disk drive progressive channel interface
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
US7409477B2 (en) Memory card having a processor coupled between host interface and second interface wherein internal storage code provides a generic interface between host interface and processor
KR100943855B1 (ko) 디스크 컨트롤러, 채널 인터페이스 및 그 이용 방법
CN112115076A (zh) 使用者数据的加解密装置及方法
US20080155351A1 (en) Method for combining multiple trace sources in an embedded system
US20070299994A1 (en) Disk controller, host interface module and methods for use therewith
US7904645B2 (en) Formatting disk drive data using format field elements
US20160259567A1 (en) Processing data storage commands for enclosure services
CN102073459B (zh) 基于固态硬盘的计算机系统及固态硬盘
US7818629B2 (en) Multiple winner arbitration
US8144413B2 (en) Reduced instruction set computer (RISC) processor based disk manager architecture for hard disk drive (HDD) controllers
US12032492B2 (en) Method of operating storage device and method of operating storage system using the same
US20230128638A1 (en) Method of operating storage device and method of operating storage system using the same
US20050188135A1 (en) High performance serial bus data recorder

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130212

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee