CN100592402C - 存储盘控制器、通道接口及其使用方法 - Google Patents

存储盘控制器、通道接口及其使用方法 Download PDF

Info

Publication number
CN100592402C
CN100592402C CN200710109652A CN200710109652A CN100592402C CN 100592402 C CN100592402 C CN 100592402C CN 200710109652 A CN200710109652 A CN 200710109652A CN 200710109652 A CN200710109652 A CN 200710109652A CN 100592402 C CN100592402 C CN 100592402C
Authority
CN
China
Prior art keywords
controller
channel
transmission path
register
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710109652A
Other languages
English (en)
Other versions
CN101093698A (zh
Inventor
兰斯·弗莱克
约翰·P·米德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Broadcom Corp
Zyray Wireless Inc
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN101093698A publication Critical patent/CN101093698A/zh
Application granted granted Critical
Publication of CN100592402C publication Critical patent/CN100592402C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
    • G11B5/59688—Servo signal format patterns or signal processing thereof, e.g. dual, tri, quad, burst signal patterns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明涉及一种连接存储盘驱动器的通道电路和控制器电路的通道接口。所述通道电路包括通道寄存器，所述控制器电路包括用于执行读/写命令的制器寄存器。所述通道接口包括控制器电路和通道电路之间的双向传输路径，用于传输存储盘读/写数据、存储盘写数据，给控制器电路提供读写通道寄存器的入口，给通道电路提供读写控制器寄存器的入口。所述通道接口还包括控制器电路和通道电路之间的第一单向传输路径，用于从通道电路到控制器电路传输伺服数据。

Description

存储盘控制器、通道接口及其使用方法
技术领域
本发明涉及存储盘控制器、存储盘驱动器以及有关的方法。
背景技术
众所周知，多种类型的存储盘驱动器如磁盘驱动器用于给主机设备提供数据存储，或者直接地，或者通过网络，例如存储区域网(SAN)或者网络附加存储(NAS)。主机设备通常包括独立的计算机系统如桌面型计算机或者膝上型计算机、企业存储设备如服务器、存储器阵列如独立存储盘冗余阵列(RAID)、存储路由器、存储交换机和存储导向器，以及其他消费设备如视频游戏系统和数字视频刻录机。这些设备以最经济的方式提供高的存储性能。
存储盘驱动器包括控制器电路，控制器电路连接到主机设备以执行主机的读和写命令。存储盘控制器通常包括一个或多个控制驱动设备(例如用于旋转存储盘以控制一个或多个读/写头的位置的伺服马达、音圈马达)的操作的集成电路，这些集成电路产生定时信号以及产生和解码为向存储盘写入数据或者从存储盘读取数据所需要的信号。在使用两个或多个集成电路时，这些器件之间需要有接口来帮助实现这些器件在控制存储盘驱动器方面的协调。
比较本发明后续将要结合附图介绍的系统，现有技术的其它局限性和弊端对于本领域的普通技术人员来说是显而易见的。
发明内容
本发明一方面提供一种用在存储盘驱动器中的存储盘控制器，包括：
通道集成电路(IC)，用于将数据写入到存储盘驱动器中以及从存储盘驱动器中读取数据，所述通道IC包括通道寄存器；
控制器集成电路(IC)，用于控制多个驱动器设备的操作，仲裁读和写命令的执行以及主机设备和所述通道IC之间的数据流，所述控制器IC包括控制器寄存器；
通道接口，连接到所述通道IC和控制器集成电路，所述通道接口包括：
所述控制器IC和通道IC之间的双向传输路径，用于传输存储盘读数据和存储盘写数据，给所述控制器IC提供读写通道寄存器的入口，给所述通道IC提供读写控制器寄存器的入口，并帮助读写命令的执行；以及
所述控制器IC和通道IC之间的第一单向传输路径，用于将伺服数
据从所述通道IC传输到所述控制器IC。
优选地，所述通道接口还包括第二单向传输路径，所述第二单向传输路径将时钟信号从控制器IC连接到通道IC。
优选地，所述第一单向传输通道还将中断请求从通道IC传输给控制器IC。
优选地，所述第一单向传输通道还将通道跟踪从通道IC传输到控制器IC。
优选地，所述双向传输路径包括两个差分线耦(differential linepair)，所述单向传输路径包括一个差分线耦。
优选地，所述双向传输路径和所述单向传输路径中的至少一者包括低压差分信令路径。
优选地，所述通道接口包括四个差分线耦，用于将所述控制器IC的8个针脚连接到所述通道IC的8个针脚。
本发明的另一方面提供一种通道接口，用于连接存储盘控制器的通道电路和控制器电路，其中所述通道电路包括通道寄存器，所述控制器电路包括控制器寄存器，用于读写命令的执行，所述通道接口包括：
所述控制器电路和通道电路之间的双向传输路径，用于传输存储盘读数据和存储盘写数据，给所述控制器电路提供读写通道寄存器的入口，给所述通道电路提供读写控制器寄存器的入口；以及
所述控制器电路和通道电路之间的第一单向传输路径，用于将伺服数据从所述通道电路传输到所述控制器电路。
优选地，所述通道接口还包括第二单向传输路径，所述第二单向传输路径将时钟信号从控制器电路连接到通道电路。
优选地，所述第一单向传输通道还将中断请求从通道电路传输给控制器电路。
优选地，所述第一单向传输通道还将通道跟踪从通道电路传输到控制器电路。
优选地，所述双向传输路径包括两个差分线耦，所述单向传输路径包括一个差分线耦。
优选地，所述双向传输路径和所述单向传输路径中的至少一者包括低压差分信令路径。
优选地，所述通道接口包括四个差分线耦，用于将所述控制器电路的8个针脚连接到所述通道电路的8个针脚。
本发明的另一方面提供一种用于连接存储盘控制器内的通道电路和控制器电路的方法，其中所述通道电路包括通道寄存器，所述控制器电路包括控制器寄存器，用于读写命令的执行，所述方法包括：
在所述控制器电路和通道电路之间的双向传输路径上产生包含有存储盘读数据和存储盘写数据的第一传输，给所述控制器电路提供读写通道寄存器的入口，给所述通道电路提供读写控制器寄存器的入口；以及
在所述控制器电路和通道电路之间的第一单向传输路径上产生包含有从所述通道电路发送到所述控制器电路的伺服数据的第二传输。
优选地，所述方法还包括：在所述控制器电路到所述通道电路的第二双向路径上连接时钟信号。
优选地，所述第二传输还包括从所述通道电路到所述控制器电路的中断请求。
优选地，所述第二传输还包括从所述通道电路到所述控制器电路的通道跟踪。
优选地，所述产生第一传输的步骤包括在两个差分线耦上产生所述第一传输，所述产生第二传输的步骤包括在一个差分线耦上产生所述第二传输。
优选地，所述产生第一传输的步骤包括使用低压差分信令编码所述第一传输。
优选地，所述方法还包括以下步骤：
将所述控制器电路的8个针脚连接到所述通道电路的8个针脚。
附图说明
图1是本发明的一个实施列的存储盘驱动器单元100的示意图；
图2是本发明的一个实施例的存储盘控制器130的示意图；
图3是本发明的一个实施例的通道接口128的示意图；
图4是本发明的一个实施例的通道接口模块200、控制器接口模块202和物理接口204的示意图；
图5是本发明的一个实施例的手持音频单元501的示意图；
图6是本发明的一个实施例的计算机52的示意图；
图7是本发明的一个实施例的无线通信设备53的示意图；
图8是本发明的一个实施例的个人数字助理54的示意图；
图9是本发明的一个实施例的膝上型计算机55的示意图；
图10是本发明的一个实施例的方法的流程图；
图11是本发明的一个实施例的方法的流程图。
具体实施方式
下面将结合附图及实施例对本发明作进一步说明：
图1是根据本发明的一个实施例的存储盘驱动器单元100的示意图。具体地，存储盘驱动器单元100包括存储盘102，存储盘102由伺服马达(没有特别示出)以3600转/分(RPM)、4200RPM、4800RPM、5400RPM、7200RPM、10000RPM、15000RPM等转速驱动。当然，可以使用其他的转速，包括更大的或者更小的转速，这取决于主机设备的特定应用以及实际情况。在一个实施例中，存储盘102是通过改变磁性介质上的磁场来存储信息的磁盘。这种存储介质可以是刚性的，也可以是非刚性的，可以是可移动的或者不可移动的；这种介质由磁性材料组成，或者涂覆有磁性材料。
存储盘驱动器单元100还包括一个或多个读/写头104，读/写头104连接到臂106，臂106在驱动件108驱动下在存储盘102的表面上移动，包括平移和/或旋转。在本发明的一个实施例中，读/写头104包括写元件，通过纵向磁化记录、垂直磁化记录或者其他磁化方向记录将数据写入到磁盘上。
存储盘控制器130用于控制驱动器的读操作和写操作，用于控制伺服马达以及驱动件108的速度，并提供存取主机设备的接口。
存储盘控制器130包括本发明的一个或多个功能，如下文将结合附图给出描述。
图2是本发明的一个实施例的存储盘控制器130的示意图。具体地，存储盘控制器130通过通道电路115和控制器电路117实现，通道电路115和控制器电路117通过通道接口128连接，以共同执行存储盘控制器130的功能。通道电路115包括读/写通道104，用于通过读/写头104读写存储盘102。存储盘格式器125用于控制数据的格式化，以及提供时钟信号和其他定时信号，这些时钟信号和其他定时信号控制写入到存储盘102或者从存储盘102读取的数据流。伺服格式器120基于从存储盘102读取的伺服控制数据提供时钟信号和其他定时信号。控制器电路117包括设备控制器105和追踪模块136。设备控制器105控制驱动设备109的操作，例如传动装置108和伺服马达等。追踪模块136用于收集跟踪数据152，例如堆栈和寄存器的值、处理器状态和/或其他可用于观察存储盘控制器130的内部操作的特定数据，包括来自通道电路115的通道跟踪数据和来自控制器电路117的其他模块的其他跟踪数据。追踪模块136将跟踪数据152提供给外部设备(未示出)以进行诊断。控制器电路117还包括主机接口模块150，用于接收主机设备50的读写命令，并根据主机接口协议传输从存储盘102读取的数据以及其他控制信息。在本发明的一个实施例中，该主机接口协议包括高级技术附加(ATA)/集成开发环境(IDE)、串行ATA(SATA)、光纤通道ATA(FATA)、小型计算机系统接口(SCSI)、增强型IDE(EIDE)、多媒体卡(MMC)以及微型闪存(CF)，或者任何数量的其他主机接口协议，可以是可用于此目的的开放协议或者商业专有协议。
控制器电路117还包括处理模块132和存储器模块134。处理模块132可通过一个或多个微处理器、微控制器、数字信号处理器、微计算机、控制处理单元、域可编程门阵列、可编程逻辑设备、状态机、逻辑电路、模拟电路、数字电路和/或任何的基于存储在存储器模块134中的执行处理数据的任何设备来实现。在使用两个或多个设备来实现处理模块132时，每个设备都能执行相同的步骤、处理或者功能，以提供容错或者冗余。又或者，处理模块132执行的功能、步骤和处理可分割到不同的设备，以提供更大的计算速度和/或效率。
存储器模块134可以是单个存储器设备，或者是多个存储器设备。这种存储器可以是只读存储器、随机存取存储器、易失性存储器、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、闪存、高速缓存和/或存储数字信息的任何设备。要注意，在处理模块134通过状态机、模拟电路、数字电路和/或逻辑电路实现它的一个或者多个功能时，存储着对应的操作指令的存储器模块134可以嵌入到、或者外接到包含所述状态机、模拟电路、数字电路和/或逻辑电路的电路。还要注意，存储器模块134以及对应的处理模块132执行操作指令以控制驱动设备109的操作，以仲裁读和写指令的执行，以及主机接口模块150和通道电路115之间的数据流，以收集跟踪数据和执行驱动器的其他功能。
同样，通道电路115还包括处理模块122和存储器模块124。处理模块122可通过一个或多个微处理器、微控制器、数字信号处理器、微计算机、中央处理单元、域可编程门阵列、可编程逻辑设备、状态机、逻辑电路、数字电路和/或任何的可基于存储在存储器模块134的操作指令处理信号(模拟的和/或数字的)的设备来实现。在使用两个或多个设备来实现处理模块122时，每个设备都能执行相同的步骤、处理或者功能，以提供容错或者冗余。替换地，处理模块122执行的功能、步骤和处理可分割到不同的设备，以提供更大的计算速度和/或效率。
存储器模块124可以是单个存储器设备或者多个存储器设备。这种存储器可以是只读存储器、随机存取存储器、易失性存储器、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、闪存、高速缓存和/或存储数字信息的任何设备。要注意，在处理模块122通过状态机、模拟电路、数字电路和/或逻辑电路实现它的一个或者多个功能时，存储着对应的操作指令的存储器模块124可以嵌入到、或者外接到包含所述状态机、模拟电路、数字电路和/或逻辑电路的电路。还要注意，存储器模块124以及对应的处理模块122执行操作指令以控制驱动设备109的操作，以仲裁读和写指令的执行，以及通道电路115和控制器电路117之间的数据流，以从通道中收集跟踪数据并提供给追踪模块136和执行驱动器的其他功能。
总体上，主机接口模块150将来自主机设备150的按照对应的主机接口协议的进站数据和命令转换成存储盘控制器130使用的格式。相反，主机接口模块150将从存储盘驱动器单元100读取的数据从存储盘驱动器单元100使用的格式转换成主机设备50使用的特定主机接口协议。在本发明的一个实施例中，存储盘控制器130使用的格式可以是标准格式，如直接存储器访问(DMA)，这些格式还用于支持通道电路115和控制器电路117之间通过通道接口128进行的读写数据的传输。具体地，通道电路115包括通道寄存器92；控制器电路117包括控制器寄存器94，结合通信接口128来支持通道电路115和控制器电路117之间的DMA协议数据传输以及DMA控制。虽然图中所示的通道寄存器92为存储器模块124内的存储单元，但是通道寄存器92也可以实现为独立的或者作为其他设备如处理模块122的一部分的寄存器或者存储器。同样，虽然图中所示的控制器寄存器94为存储器模块134的存储单元，但是通道寄存器94也可实现为独立的或者作为其他设备如处理模块132的一部分的寄存器或者存储器。与通道电路115和控制器电路117之间经由通道接口128的数据传输有关的细节，将结合图3和图4进行说明。
存储盘控制器130包括多个模块，具体地，包括设备控制器105、追踪模块136、处理模块122和132、存储器模块124和134、读/写通道140、存储盘格式器125、伺服格式器120和总线接口150，通过通道接口128和总线126、136和137互连。根据本发明的范围，这些模块中，每个模块都能通过硬件、固件、软件及其组合来实现。虽然图2所示的特定总线结构具有总线126、136和137，但是包括更少的或者额外的数据总线、和/或替换的连接性如各种模块之间的连接的特定总线结构，也有可能用于实现本发明的一些实施例的功能和特征。
在本发明的一个实施例中，通道电路115和控制器电路117都在集成电路中实现，例如片上系统集成电路。在本发明的一个实施例中，这些片上系统集成电路包括有数字部分和模拟部分，数字部分包括附加模块如协议转换器、线性分组码编码和解码模块等，模拟部分包括附加模块如电源、存储盘驱动器马达放大器、存储盘速度监控器、读放大器等。在本发明的另一个实施例中，通过两个或多个集成电路设备来实现通道电路115和/或控制器电路117的各种功能和特性，所述两个或多个集成电路设备相互通信并结合通道接口128一起来执行通道电路115和/或控制器电路117的功能。
下文将结合其他附图对通道接口128进行详细描述。
图3是根据本发明的一个实施例的通道接口128的示意图。具体地，通道接口128包括通道电路115的通道接口模块200。通道接口模块200通过物理接口204和控制器接口模块202连接到控制器电路117。在本发明的一个实施例中，使用独立的集成电路来实现通道电路115和控制器电路117，物理接口204包括一根或多根电线或线缆，提供通道电路115的多个针脚和通道电路117的多根针脚之间的信令路径。如本说明书这里所述，词语“针脚”通常是指用于将电路的信号与外部设备连接起来的任何结构。因此，词语“针脚”包括衬垫、接合线，其他电的、电磁的或者光学的连接。
通道接口128包括控制器电路117和通道电路115之间的双向传输路径216，用于传输存储盘读数据和存储盘写数据，给控制器电路提供读写通道寄存器92的入口，以及给通道电路提供写入控制器寄存器94的入口。但是，根据本发明的宽广范围，其他的数据传输，例如用于接口管理的或者用于其他控制和信令目的的数据传输也是可能的。通过给通道电路115提供读写控制器寄存器94的入口以及给控制器电路提供读写通道寄存器92的入口，使得通道接口128可支持某些数据传输，例如与驱动器的一个或多个数据扇区或者片段对应的数据块的DMA传输。在操作时，这些数据传输是经过命令编码格式化的，例如用于通道寄存器写、通道寄存器读、控制器寄存器写或者控制器寄存器读等等的代码；命令特定数据，例如寄存器地址、写数据、数据大小等；以及其他的控制信息、报头页脚、纠错和/或纠正码等。在本发明的一个实施例中，双向传输路径216包括独立的前向和反向传输路径，实现双向传输，其可选地包括传输请求、传输和/或传输确认，基于命令和数据流的方向分开在前向和反向路径上进行传输。
具体地，双向传输路径216包括两个独立的路径，例如从控制器接口模块202到通道接口模块200的发送路径，以及从通道接口模块200到控制器接口模块202的接收路径。发送路径包括下面的基本通信，以及确认和其他控制通信：
●存储盘数据写，其包括扇区写数据的集合或者子集(例如，32字节)，是从接收路径发起的分割传输的第二部分；
●通道寄存器写，包括寄存器地址、写数据，还可选择包含有控制信息如数据大小；
●控制器寄存器读，包括有接收路径发起的分割传输的第二部分内来自控制器寄存器的数据；
●通道寄存器读，包括寄存器地址，并还可选择性地包含其他控制信息，以发起读取分割传输地第一部分内的通道寄存器。
接收路径包括下面的基本通信组，以及确认和其他控制通信：
●存储盘数据读，包括地址标记、扇区读数据的集合或者子集(例如，32字节)，以及可选的控制信息例如长度；
●存储盘数据写，包括地址标记和可选的控制信息例如长度，它是分割传输的第一部分；
●控制器寄存器写，包括寄存器地址、写数据、可选的控制数据如数据大小；
●控制器寄存器读，包括寄存器地址以及可选的其他控制信息，以开始读取分割传输第一部分内的控制器寄存器数据
●通道寄存器读，包括从传输路径发起的分割传输第二部分内的通道寄存器的数据。
另外，通道接口128包括单向传输路径218，用于将数据从通道电路115传输到控制器电路117，例如伺服数据、处理模块132的中断请求、追踪模块136的通道跟踪数据。在本发明的一个实施例中，单向传输路径218独立于双向传输路径，为伺服数据和中断的实时传输提供专用路径，其时序对控制器电路117的操作是很重要的。
图4是本发明的一个实施例中，通道接口模块200、控制器接口模块202和物理接口204的示意图。具体地，双向传输路径214包括差分线路激励器236和223、差分线路放大器226和233、发送器/接收器对234/224和222/232。单向传输路径218具有差分线路激励器221、差分线路放大器231以及发射器/接收器对220/230。
在本发明的一个实施例中，双向传输路径216以及单向传输路径218形成多个并行排列的路径，用作串行器/解串行器(SERDES)接口的一部分。具体地，双向传输路径216包括两个差分线耦，单向传输路径218包括一个差分线耦。被串化以在物理接口204上高速传输的并行数据的速率是几兆字节每秒(Mbits/sec)到10Gbits每秒，或者更大。发送器234、初级发射器222和二级发射器220使用信令如低压差分信令(LVDS)编码进站数据，然后通过并行路径经由差分线路激励器236、223和221传输这些进站数据，以及使用差分线路放大器226、233和231操作这些数据。接收器224、初级接收器232和二级接收器230协作以将LVDS转换成对应的数据。
除了双向传输路径216和单向传输路径218之外，物理接口204还包括单向传输路径214，单向传输路径214将时钟信号238从控制电路117连接到通道电路115。在这种配置下，差分线路激励器237在物理接口上传输时钟信号238，以由线路放大器227还原成时钟信号238’。在本发明的一个实施例中，通道电路115可根据控制器电路117提供的时钟信号238’进行操作，不需要使用自己的振荡器。具体地，处理模块122、存储盘格式器125内的纠错码解码器基于从时钟信号238’分离出来的恒频率时钟操作。伺服格式器120以及读/写通道140的伺服路径电路依据伺服锁相环运行，该伺服锁相环具有从接口时钟238’中分离出来的基频。另外，存储盘格式器的其它与数据有关的电路以及读/写通道140的数据路径依据通道电路115内的数据锁相环运行，具有从时钟238’分离出来的基频，例如伺服锁相环使用的基频。
在这种配置中，物理接口204包括8根信号线，这8根信号线组成了4个并行信号路径，从硅的面积、功耗、带宽和较少的针脚数来看，这种配置都是有优点的。在这种方案中，物理接口包括8个电路板迹线、电线或者其他连接，将通道电路115的8个针脚和控制电路117的8个针脚连接起来。但是，其他的配置也是可以采用的。例如，也可以使用少于8根的针脚来实现物理接口204，通过使用一个或多个公用的地线连接。在其他的替换方案中，物理接口忽略时钟信号238和单向传输路径214的传输，或者提供相反方向的时钟信号，从通道电路115到控制器电路117。
图5是根据本发明的一个实施例的手持音频单元51的示意图。具体地，存储盘驱动器单元100包括小外形规格(SFF)硬盘，其存储盘的盘片102的直径为1.8英寸或者更小的尺寸，结合在手持音频单元51内或由手持音频单元51使用来提供一般存储，或者存储音频内容、视频内容如运动图像专家组(MPEG)音频层3(MP3)文件或者视窗媒体架构(WMA)文件、视频内容如MPEG4文件以便用户播放，和/或能够以数字形式存储的任何类型的信息。
图6是根据本发明的一个实施例的计算机52的示意图。具体地，存储盘驱动器单元100包括小外形规格(SFF)硬盘，其盘片102的直径为1.8英寸或者更小的尺寸，2.5英寸、3.5英寸的驱动器或者更大的驱动器，例如企业存储应用的驱动器。存储盘驱动器100结合在计算机52内或者由计算机52使用来提供一般目的的存储，存储任何的数字格式的信息。计算机52可以是桌上型计算机、或者企业存储设备例如服务器，或者附加到存储阵列如独立冗余存储盘阵列(RAID)阵列的主机计算机、存储路由器、边缘路由器、存储交换机和/或存储导向器。
图7是无线通信设备53的一个实施例。具体地，存储盘驱动器单元100包括小外形规格(SFF)硬盘，其盘片102的直径为1.8英寸或者更小的尺寸，存储盘驱动单元100可实现在无线通信设备53内或由无线通信设备53使用，以提供一般存储，或者存储音频内容如运动图像专家组(MPEG)音频层3(MP3)文件、或者视窗媒体架构(WMA)文件、视频内容如MPEG4文件、JPEG(联合图像专家组)文件、位图文件以及集成相机拍摄的或者下载到无线通信设备53的以其他格式存储的文件、email、网页信息、从因特网下载的其他信息、地址簿信息，和/或以数字形式的任何形式的信息。
在一个实施例中，无线通信设备53能够通过无线电话网络进行通信，例如蜂窝网、个人通信服务(PCS)、通用分组无线业务(GPRS)、全球移动通信系统(GSM)、集成数字增强型网络(iDEN)或者其他的能够发送和接收电话呼叫的无线通信网络。另外，无线通信设备53能够通过因特网存取email、下载内容、访问网站、提供流音频和/或视频节目。在这种方式下，无线通信设备53能够发出或者接收电话呼叫、文字消息如email、短信服务(SMS)消息、寻呼以及包含附件如文档、音频文件、视频文件、图像和其他图像的数据消息。
图8示出了个人数字助理(PDA)54的一个实施例。具体地，存储盘驱动单元100应用到个人数字助理54中。在一个实施例中，存储盘驱动单元100包括碟片102直径为1.8英寸、或者更小尺寸的小外形规格磁硬盘。个人数字助理(PDA)54结合或者使用该存储盘来提供一般存储，或者存储音频内容如运动图像专家组(MPEG)音频层3(MP3)文件、或者视窗媒体架构(WMA)文件、视频内容如MPEG4文件、JPEG(联合图像专家组)文件、位图文件或者以图像格式存储的文件、email、网页信息、从因特网下载的其他信息、地址簿信息，和/或以数字形式的任何形式的信息。
图9是膝上型计算机55的一个实施例。具体地，存储盘驱动单元100包括碟片102直径为1.8英寸、或者更小尺寸的小外形规格磁硬盘、或2.5寸的存储盘。存储盘驱动器100结合在膝上型计算机55内或由膝上型计算机55使用来提供对任何数字格式的信息的一般存储。
图10是本发明的一个实施例的方法的流程图。具体地，该方法用于连接存储盘驱动器如存储盘驱动器100的通道电路如通道电路115和控制器电路如控制器电路117。通道电路包括信道寄存器如通道寄存器92，控制器电路包括控制器寄存器如控制器寄存器94，用于读和/写命令的执行。在步骤402中，在控制器电路和通道电路之间的双向传输路径上产生第一传输，该第一传输包括存储盘读数据和存储盘写数据，给控制器电路提供读写通道寄存器的入口，给通道电路提供读写控制器寄存器的入口。步骤404中，在控制器电路和通道电路之间的第一单向传输路径上产生第二传输，该第二传输包括从通道电路发送到控制器电路的伺服数据。
在本发明的一个实施例中，第二传输还包括从通道电路到控制电路的中断请求和/或从通道电路到控制器电路的通道跟踪。另外，步骤402中可在两个差分线耦上产生第一传输；步骤404中可在一个差分线耦上产生第二传输。另外，步骤402还包括使用低压差分信令编码该第一传输。
图11是本发明的一个实施例的方法的流程图。具体地，该方法包括如图10所示的几个步骤，这些步骤使用相同的附图标号。具体地，图11的方法还包括可选的步骤400和步骤406。步骤400中，连接控制器电路的8个针脚和通道电路的8个针脚。步骤406中，在从控制器电路到通道电路的第二单向传输路径上连接时钟信号。
虽然本发明以上以磁盘为例进行了描述，但是其他的非磁性介质存储器，包括光盘驱动器，包括压缩盘(CD)驱动器如CD-R和CD-RW、数字视频碟(DVD)驱动器如DVD-R、DVD+R、DVD-RW、DVD+RW等，都可用于实现本发明的功能和特征。
本专业普通技术人员会意识到，术语“基本上”或“大约”，正如这里可能用到的，对相应的术语提供一种业内可接收的公差。这种业内可接收的公差从小于1％到20％，并对应于，但不限于，组件值、集成电路处理波动、温度波动、上升和下降时间和/或热噪声。本专业普通技术人员还会意识到，术语“可操作地连接”，正如这里可能用到的，包括通过另一个组件、元件、电路或模块直接连接和间接连接，其中对于间接连接，中间插入组件、元件、电路或模块并不改变信号的信息，但可以调整其电流电平、电压电平和/或功率电平。正如本专业普通技术人员会意识到的，推断连接(亦即，一个元件根据推论连接到另一个元件)包括两个元件之间用相同于“可操作地连接”的方法直接和间接连接。正如本专业普通技术人员还会意识到的，术语“比较结果有利”，正如这里可能用的，指两个或多个元件、项目、信号等之间的比较提供一个想要的关系。例如，当想要的关系是信号1具有大于信号2的振幅时，当信号1的振幅大于信号2的振幅或信号2的振幅小于信号1振幅时，可以得到有利的比较结果。
各种电路组件可以使用0.35微米或者更小的CMOS技术实现。但是，其他的电路技术，包括集成的和非集成的，也可以用于本发明中。同样，也可以用计算机处理器运行的软件程序实现本说明书所述的实施例。应当意识到，本发明的软件实施可存储在有形存储介质如存储盘或者光盘、只读存储器、随机访问存储器中，也可以作为加工物品来生产。
因此，本说明书描述了一种实现存储盘控制器和通道接口的装置和方法，以及一些实施例。本说明书所述的实施例具有与现有技术不同的优点。
本领域的技术人员将意识到，本发明可进行某些方式的修改，以及还有很多与上述不同的实施例。因此，所附的权利要求意图覆盖落入本发明的范围和实质的所有修改。

Claims (10)

1、一种用在存储盘驱动器中的存储盘控制器，其特征在于，包括：
通道IC，用于将数据写入到存储盘驱动器中以及从存储盘驱动器中读取数据，所述通道IC包括通道寄存器；
控制器IC，用于控制多个驱动器设备的操作，仲裁读和写命令的执行以及主机设备和所述通道IC之间的数据流，所述控制器IC包括控制器寄存器；
通道接口，连接到所述通道IC和控制器集成电路，所述通道接口包括：
所述控制器IC和通道IC之间的双向传输路径，用于传输存储盘读数据和存储盘写数据，给所述控制器IC提供读写通道寄存器的入口，给所述通道IC提供读写控制器寄存器的入口，并帮助读写命令的执行；以及
所述控制器IC和通道IC之间的第一单向传输路径，用于将伺服数据从所述通道IC传输到所述控制器IC；
所述双向传输路径和所述单向传输路径中的至少一者包括低压差分信令路径。
2、根据权利要求1所述的存储盘控制器，其特征在于，所述通道接口还包括第二单向传输路径，所述第二单向传输路径将时钟信号从控制器IC连接到通道IC。
3、根据权利要求1所述的存储盘控制器，其特征在于，所述第一单向传输通道还将中断请求从通道IC传输给控制器IC。
4、根据权利要求1所述的存储盘控制器，其特征在于，所述第一单向传输通道还将通道跟踪从通道IC传输到控制器IC。
5、根据权利要求1所述的存储盘控制器，其特征在于，所述双向传输路径包括两个差分线耦，所述单向传输路径包括一个差分线耦。
6、一种通道接口，其特征在于，用于连接存储盘控制器的通道电路和控制器电路，其中所述通道电路包括通道寄存器，所述控制器电路包括控制器寄存器，用于读写命令的执行，所述通道接口包括：
所述控制器电路和通道电路之间的双向传输路径，用于传输存储盘读数据和存储盘写数据，给所述控制器电路提供读写通道寄存器的入口，给所述通道电路提供读写控制器寄存器的入口；以及
所述控制器电路和通道电路之间的第一单向传输路径，用于将伺服数据从所述通道电路传输到所述控制器电路；
所述双向传输路径和所述单向传输路径中的至少一者包括低压差分信令路径。
7、根据权利要求6所述的通道接口，其特征在于，所述通道接口还包括第二单向传输路径，所述第二单向传输路径将时钟信号从控制器电路连接到通道电路。
8、一种用于连接存储盘控制器内的通道电路和控制器电路的方法，其中所述通道电路包括通道寄存器，所述控制器电路包括控制器寄存器，用于读写命令的执行，其特征在于，所述方法包括：
在所述控制器电路和通道电路之间的双向传输路径上产生包含有存储盘读数据和存储盘写数据的第一传输，给所述控制器电路提供读写通道寄存器的入口，给所述通道电路提供读写控制器寄存器的入口；以及
在所述控制器电路和通道电路之间的第一单向传输路径上产生包含有从所述通道电路发送到所述控制器电路的伺服数据的第二传输；
所述双向传输路径和所述单向传输路径中的至少一者包括低压差分信令路径。
9、根据权利要求8所述的方法，其特征在于，所述方法还包括：在所述控制器电路到所述通道电路的第二单向路径上连接时钟信号。
10、根据权利要求9所述的方法，其特征在于，所述第二传输还包括从所述通道电路到所述控制器电路的中断请求。
CN200710109652A 2006-06-01 2007-05-31 存储盘控制器、通道接口及其使用方法 Expired - Fee Related CN100592402C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/444,821 US7587538B2 (en) 2006-06-01 2006-06-01 Disk controller, channel interface and methods for use therewith
US11/444,821 2006-06-01

Publications (2)

Publication Number Publication Date
CN101093698A CN101093698A (zh) 2007-12-26
CN100592402C true CN100592402C (zh) 2010-02-24

Family

ID=38457570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710109652A Expired - Fee Related CN100592402C (zh) 2006-06-01 2007-05-31 存储盘控制器、通道接口及其使用方法

Country Status (6)

Country Link
US (1) US7587538B2 (zh)
EP (1) EP1862892A3 (zh)
KR (1) KR100943855B1 (zh)
CN (1) CN100592402C (zh)
HK (1) HK1115667A1 (zh)
TW (1) TW200820061A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738204B2 (en) * 2006-08-22 2010-06-15 Bruner Curtis H Disk drive with multi-protocol channel to controller interface and method
JP2009211192A (ja) * 2008-02-29 2009-09-17 Toshiba Corp メモリシステム
JP6520490B2 (ja) 2015-07-08 2019-05-29 信越化学工業株式会社 パターン形成方法
US11329843B1 (en) * 2020-08-28 2022-05-10 Earthsystems Technologies, Inc. Method for multichannel acquisition of geophysical data and system implementation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5088058A (en) * 1988-08-26 1992-02-11 Unisys Corporation Apparatus and method for evaluating and predicting computer I/O performance using I/O workload snapshots for model input
DE69133216T2 (de) 1990-11-09 2003-12-18 Seagate Technology Llc, Scotts Valley Festplattenantriebsteuerungsarchitektur mit mehreren Mikrokontrollern
US5729763A (en) 1995-08-15 1998-03-17 Emc Corporation Data storage system
US5829011A (en) 1997-01-31 1998-10-27 Texas Instruments Incorporated Apparatus and method of exchanging data and operational parameters in a mass storage system
US6411452B1 (en) * 1997-03-11 2002-06-25 Western Digital Technologies, Inc. Disk drive employing read error tolerant sync mark detection
JP3072719B2 (ja) * 1997-06-27 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション ディスク装置及び記録／再生制御方法
JPH11339210A (ja) * 1998-05-26 1999-12-10 Hitachi Ltd 磁気ディスク装置及びこのパラメータの自動調整方法
US6415349B1 (en) * 2000-01-24 2002-07-02 Western Digital Technologies, Inc. Disk drive with unified channel-disk controller bus for transmitting user data, servo data, and register data
US6580573B1 (en) * 2000-01-24 2003-06-17 Western Digital Technologies, Inc. Disk drive having a channel circuit which receives a read signal representing data in a data sector and data in a servo sector in a first order and demodulates the read signal to provide data sector data and servo-sector data in a second order
JP2004515866A (ja) * 2000-06-30 2004-05-27 シーゲイト テクノロジー エルエルシー ディスク駆動機構内のチャンネル対コントローラ・インターフェースの構成
US20070230004A1 (en) * 2006-04-04 2007-10-04 Johnson Yen Read channel/hard disk controller interface including power-on reset circuit

Also Published As

Publication number Publication date
EP1862892A3 (en) 2009-06-03
CN101093698A (zh) 2007-12-26
KR20070115786A (ko) 2007-12-06
US20080005457A1 (en) 2008-01-03
KR100943855B1 (ko) 2010-02-24
TW200820061A (en) 2008-05-01
HK1115667A1 (en) 2008-12-05
US7587538B2 (en) 2009-09-08
EP1862892A2 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
US8132084B2 (en) Super block error correction code (ECC) adaptable to communication systems including hard disk drives (HDDs) and other memory storage devices
CN103314408B (zh) 双通道hdd系统和方法
CN102411480B (zh) 具有嵌入有控制模块的固态存储器的混合存储系统
US7733590B2 (en) Optimal synchronization mark/address mark construction
US8074146B2 (en) Multiple cyclic redundancy check (CRC) engines for checking/appending CRCs during data transfers
KR100904648B1 (ko) 다중의 분산된 프로세서들을 갖는 하드 디스크 컨트롤러
CN100592402C (zh) 存储盘控制器、通道接口及其使用方法
US20050060465A1 (en) Memory card with a modular component
JP2007102653A (ja) データ記憶装置の機能試験方法及び機能試験装置
Khurshudov The essential guide to computer data storage: from floppy to DVD
US20080155351A1 (en) Method for combining multiple trace sources in an embedded system
US20080164321A1 (en) Serial ata card reader control system and controlling method of the same
US20080086676A1 (en) Segregation of redundant control bits in an ecc permuted, systematic modulation code
US7904645B2 (en) Formatting disk drive data using format field elements
US20070299994A1 (en) Disk controller, host interface module and methods for use therewith
US20090094487A1 (en) Multiple winner arbitration
JP2007317263A (ja) シリアル・データ転送方法、そのシステム及びデータ記憶装置
KR100464788B1 (ko) 초고속 저장장치 및 방법
US8144413B2 (en) Reduced instruction set computer (RISC) processor based disk manager architecture for hard disk drive (HDD) controllers
US8107179B2 (en) Magnetic disk drive, servo writer, self-servo writer and methods for use therewith
US7667910B2 (en) Magnetic disk drive, servo writer, self-servo writer and methods for use therewith
US20110249356A1 (en) Disk storage apparatus and method for recording data
JP3176885B2 (ja) 情報再生装置
JP2008065950A (ja) 信号処理回路
JP2000067515A (ja) ディスク制御用ｌｓｉ、記憶装置および情報処理システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1115667

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1115667

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100224

Termination date: 20140531