JP2003115847A - 制御システム及び冗長系信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 互いに異なった回路構成を有し、ネットワー
クを介して相互接続され、連係して各種制御を実行する
複数の信号処理装置からなる制御システムにおいて、全
ての信号処理装置を２重化することなく、全ての信号処
理装置に冗長性を持たせ、高い信頼性を得ることができ
るようにする。 【解決手段】 現用系ＥＣＵと共に車内ＬＡＮに接続さ
れる冗長系ＥＣＵ１０では、異常検出部２５が現用系Ｅ
ＣＵの異常を検出すると、設定制御部２６が、ダウンロ
ード制御部１８に、ＦＰＧＡからなる信号処理部１４を
異常が検出された対象ＥＣＵと同等な回路構成に設定す
るハードウェアデータを、データＲＯＭ群１６から信号
処理部１４にダウンロードさせ、対象ＥＣＵに対応する
制御プログラムが格納されたプログラムＲＯＭへのアク
セスが可能となるようＲＯＭ切替スイッチ２２を設定し
た後、リセット信号Ｒにより信号処理部１４を起動す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、互いに異なった回
路構成を有し、ネットワークを介して相互接続され、連
係して各種制御を実行する複数の信号処理装置からなる
制御システム、及び該制御システムにて使用される冗長
系信号処理装置に関する。

【０００２】

【従来の技術】従来より、車両制御を行う電子制御ユニ
ット（ＥＣＵ）等、装置の故障が直ちに安全性の低下に
つながるおそれがあり、高い信頼性が要求される装置で
は、装置を２重化する等して冗長性のある構成とするこ
とが行われている。 即ち、装置を２重化すれば、一方
（現用系）が故障しても、他方（冗長系）に切り替える
ことにより、装置が停止してしまうことを防止してい
る。

【０００３】ところで、車両に搭載されるＥＣＵには、
図１０に示すように、エンジン制御ＥＣＵ１０２，ステ
アリング制御ＥＣＵ１０４，ブレーキ制御ＥＣＵ１０
６，エアコン制御ＥＣＵ１０８の他、トランスミッショ
ン制御ＥＣＵ，サスペンション制御ＥＣＵなどといった
非常に多くの種類があり、しかもこれらのＥＣＵはネッ
トワークを介して相互接続され、いわゆる車内ＬＡＮを
構成している。

【０００４】そして、各ＥＣＵは、それぞれが異なった
機能を有しており、互いに連係して車両制御を行ってい
る。従って、これらのＥＣＵのうち一つでも故障する
と、他のＥＣＵも影響を受けてしまうため、全てのＥＣ
Ｕが冗長性のある構成を有していることが望ましい。

【０００５】

【発明が解決しようとする課題】しかし、上述したよう
に車両には多くのＥＣＵが搭載されているため、これら
全てのＥＣＵを２重化することは、スペース的にも、重
量的にも、コスト的にも非常に困難であるという問題が
あった。

【０００６】また、複数のＥＣＵが同時に故障する可能
性は低いため、全てのＥＣＵを２重化した場合、全く使
用されることのない冗長系を多数持つことにもなり、装
置構成に無駄が多いという問題もあった。本発明は、上
記問題点を解決するために、互いに異なった回路構成を
有し、ネットワークを介して相互接続され、連係して各
種制御を実行する複数の信号処理装置からなる制御シス
テムにおいて、全ての信号処理装置を２重化することな
く、全ての信号処理装置に冗長性を持たせ、高い信頼性
を得ることができるようにすることを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
の発明である請求項１記載の制御システムでは、互いに
異なった回路構成を有し、連係して各種制御を実行する
複数の信号処理装置がネットワークを介して相互接続さ
れており、このネットワークには、更に、回路構成を任
意に設定できるよう構成された冗長系信号処理装置が接
続されている。

【０００８】そして、信号処理装置のいずれかに異常が
生じた場合、異常が生じた信号処理装置を対象装置とし
て、この対象装置と同等の機能を実現するような回路構
成に設定された冗長系信号処理装置が、その対象装置に
成り代わって動作する。このように、本発明の制御シス
テムによれば、冗長系信号処理装置が、どの信号処理装
置にも成り代わることが可能であるため、全ての信号処
理装置を２重化することなく、全ての信号処理装置に冗
長性を持たせることができ、必要最小限の構成の追加
で、高い信頼性を得ることができる。

【０００９】なお、冗長系信号処理装置は、制御システ
ム内に一つだけ設けてもよいが、ネットワークに接続さ
れる信号処理装置の数が多い場合には、制御システム内
に複数設けるようにしてもよい。また、冗長系信号処理
装置を複数設けた場合には、どの信号処理装置にも成り
代われるものを複数備えてもよいが、信号処理装置をグ
ループ分けして、各グループ毎に一つ或いは複数の信号
処理装置を設けるようにしてもよい。例えば、入出力さ
れる信号線が共通する信号処理装置でグループを構成す
れば、冗長系信号処理装置は、各グループ毎に異なった
構成となるが、各冗長系信号処理装置の装置構成を簡易
化できる。また、物理的に近い位置にある信号処理装置
でグループを構成すれば、冗長系に切り替わる前後で、
各種信号の遅延が大きく変化することがなく、厳しいタ
イミングで信号処理を実行している場合にも、信頼性が
低下してしまうことを防止できる。

【００１０】なお、このような制御システムは、例え
ば、請求項２記載のように、ネットワークが車内ＬＡ
Ｎ、信号処理装置が車両制御を分担して実行する電子制
御ユニット（ＥＣＵ）からなるものに適用できる。次
に、請求項３記載の冗長系信号処理装置は、上述の制御
システムで用いられるものであり、ダウンロードされた
ハードウェアデータ（コンフィグレーションデータとも
いう）に従って回路構成が規定されるプログラマブルロ
ジックデバイス（ＰＬＤ）からなる信号処理手段を備え
ている。そして、異常検出手段が、ネットワークに接続
された信号処理装置の異常を検出すると、異常が検出さ
れた信号処理装置を対象装置として、ダウンロード制御
手段が、対象装置と同等の機能を実現するためのハード
ウェアデータを信号処理手段にダウンロードし、そのハ
ードウェアデータがダウンロードされた信号処理手段を
起動手段が起動する。

【００１１】このように、本発明の冗長系信号処理装置
では、信号処理手段としてＰＬＤを用いているため、対
象装置に対応するハードウェアデータをダウンロードす
るだけで、信号処理手段の回路構成を、対象装置と同等
の機能を実現するように簡単に設定できる。しかも、Ｐ
ＬＤを用いることにより、対応すべき信号処理装置の数
が増加しても、ハードウェアデータを増やすだけで簡単
に対応することができ、制御システムの構成の変更（信
号処理装置の増減や変更）に対して、極めて柔軟に対応
することができる。

【００１２】なお、ＰＬＤには、フィールドプログラマ
ブルゲートアレー（ＦＰＧＡ）やフィールドプログラマ
ブルロジックアレー（ＦＰＬＡ）が含まれるものとす
る。ＰＬＤは、ハードウェアデータの書込が一度だけし
か許容されないものでもよいが、繰り返し書き替えるこ
とのできるものが好ましい。この場合、例えば故障した
信号処理装置を修理した後に、ＰＬＤを無機能状態に戻
すことにより、ＰＬＤを取り替えることなく冗長系処理
装置を繰り返し使用することが可能となる。

【００１３】なお、ダウンロード制御手段は、例えば請
求項４記載のように、データ記憶手段に、各信号処理装
置のそれぞれに対応するハードウェアデータを予め記憶
させておき、データ読出手段が、異常検出手段での検出
結果に従って、データ記憶手段に記憶されたハードウェ
アデータのうち、対象装置に対応するハードウェアデー
タを読み出し、このようにしてデータ記憶手段から読み
出せれたハードウェアデータを、信号処理手段にダウン
ロードするように構成することができる。

【００１４】また、信号処理手段にて実現される回路構
成に、制御プログラムに従って処理を実行する演算処理
部が含まれている場合には、請求項５記載のように、プ
ログラム供給手段が、この演算処理部の動作に必要な制
御プログラムを供給するように構成すればよい。

【００１５】このプログラム供給手段は、例えば請求項
６記載のように、プログラム記憶手段に、各信号処理装
置のそれぞれに対応する制御プログラムを予め記憶させ
ておき、供給プログラム選択手段が、異常検出手段での
検出結果に従って、プログラム記憶手段に記憶された制
御プログラムのうち、対象装置に対応する制御プログラ
ムを演算処理部からのアクセスが可能となるよう設定す
るように構成することができる。

【００１６】また、プログラム供給手段は、例えば請求
項７記載のように、供給プログラム取得手段が、異常検
出手段での検出結果に従って、対象装置に対応する制御
プログラムをネットワークを介して取得し、演算処理部
からのアクセスが可能なプログラム記憶手段に格納する
ように構成してもよい。

【００１７】この場合、プログラム記憶手段は、一つの
信号処理装置についての制御プログラムを格納できる容
量を備えていればよく装置を小型化できる。また、この
ようにネットワークを介して制御プログラムを取得する
場合、請求項８記載のように、プログラム取得手段は、
対象装置以外の信号処理装置から、対象装置に対応した
制御プログラムを取得することが好ましい。これは、異
常が検出された信号処理装置（即ち対象装置）が、制御
プログラムの送出を正常に行うことができるとは限らな
いためである。従って、この場合、全ての信号処理装置
は、自装置用の制御プログラムの他に、冗長系信号処理
装置に送信する他の信号処理装置の制御プログラムを互
いに重複することのないように一つずつ持つようにすれ
ばよい。

【００１８】また、プログラム取得手段は、請求項９記
載のように、信号処理手段が実現する回路構成に含まれ
ていてもよい。この場合、プログラム取得手段のため
に、信号処理手段以外の専用のハードウェアを設ける必
要がなく、冗長系信号処理装置の構成を簡易化できる。

【００１９】ところで、異常検出手段は、例えば請求項
１０記載のように、各信号処理装置から定期的にネット
ワーク上に送出され、少なくとも送出元の信号処理装置
を識別する識別情報が含まれたハートビート信号を監視
することで、信号処理装置の異常を検出するように構成
することができる。

【００２０】

【発明の実施の形態】以下に本発明の実施形態を図面と
共に説明する。 ［第１実施形態］図１は、本発明が適用された制御シス
テムの概略構成図である。

【００２１】本実施形態の制御システムは、図１に示す
ように、ＴＣＰ／ＩＰプロトコルを用いて通信を行うバ
ス状伝送路からなるネットワーク（以下「車内ＬＡＮ」
という）を介して、信号処理装置としてのエンジン制御
ＥＣＵ２，ステアリング制御ＥＣＵ４，ブレーキ制御Ｅ
ＣＵ６，エアコン制御ＥＣＵ８（以下、総称する場合
「現用系ＥＣＵ」という）が相互接続されているのに加
えて、これら現用系ＥＣＵ２，４，６，８のいずれの代
用としても使用可能な冗長系信号処理装置としての冗長
系ＥＣＵ１０が接続されている。

【００２２】なお、現用系ＥＣＵとしては、上述したも
の以外に、例えば、トランスミッション制御ＥＣＵ，サ
スペンション制御ＥＣＵ等、多くのものがあるが、ここ
では説明や図面を簡単にして理解を容易にするために、
上述の４個のＥＣＵのみが車内ＬＡＮに接続されている
ものとする。

【００２３】現用系ＥＣＵ２，４，６，８は、それぞれ
がセンサからの入力信号や、制御対象となるアクチュエ
ータへの出力信号等を入出力するための信号線が設けら
れており、これら入力信号や、車内ＬＡＮを介した他の
ＥＣＵとの通信により得られる各種情報に基づいて、そ
れぞれが決められた制御を分担して実行するように構成
されている。なお、各現用系ＥＣＵ２，４，６，８に
は、それぞれ固有のＩＰ番号が付与されており、車内Ｌ
ＡＮを介した通信では、このＩＰ番号により送信元ＥＣ
Ｕや送信先ＥＣＵの識別を行うようにされている。

【００２４】また、現用系ＥＣＵ２，４，６，８は、い
ずれも定期的（例えば１００ｍｓ）にハートビート信号
を、バス上に送出するように構成されている。ここで、
ハートビート信号は、図２に示すように、送信元ＥＣＵ
を識別するための識別情報（本実施形態ではＩＰ番
号）、フレームがハートビート信号であることを示すた
めの識別コード、各ＥＣＵ２，４，６，８にてそれぞれ
独立に付与され、ハートビート信号の送出毎にインクリ
メントされる出力カウント値とからなる。

【００２５】つまり、このハートビート信号の出力カウ
ント値を、ＥＣＵ識別情報に従って各ＥＣＵ２，４，
６，８毎に監視することにより、各ＥＣＵ２，４，６，
８が正常に動作しているか否かを個別に判断することが
可能となる。次に、冗長系ＥＣＵ１０は、図３に示すよ
うに、現用系ＥＣＵ２，４，６，８に配線されている全
ての入出力信号線が配線され、これら信号線のそれぞれ
に対応して設けられたデジタル入力Ｉ／Ｆ（インタフェ
ース），デジタル出力Ｉ／Ｆ，アナログ入力Ｉ／Ｆ，ア
ナログ出力Ｉ／Ｆ，シリアル入力Ｉ／Ｆ，シリアル出力
Ｉ／Ｆ等からなるＩ／Ｆポート群１２と、ダウンロード
されるハードウェア（ＨＷ）データに従って回路構成が
規定されるフィールドプログラマブルゲートアレー（Ｆ
ＰＧＡ）からなる信号処理手段としての信号処理部１４
と、信号処理部１４にダウンロードするハードウェアデ
ータが格納されたデータ記憶手段としてのデータＲＯＭ
群１６と、データＲＯＭ群１６を構成するデータＲＯＭ
１６ａ〜１６ｄのうち、選択信号Ｓｄに従って指定され
たデータＲＯＭからハードウェアデータを読み出して、
信号処理部１４にダウンロードするデータ読出手段とし
てのダウンロード制御部１８と、信号処理部１４の一部
としてＦＰＧＡ上に構成されるＣＰＵを動作させるため
の制御プログラムが格納されたプログラム記憶手段とし
てのプログラムＲＯＭ群２０と、プログラムＲＯＭ群２
０を構成するプログラムＲＯＭ２０ａ〜２０ｄのうち、
選択信号Ｓｐに従って指定されたプログラムＲＯＭを、
信号処理部１４のＣＰＵからアクセス可能となるように
設定する供給プログラム設定手段としてのＲＯＭ切替ス
イッチ２２と、バス上のハートビート信号を監視して、
いずれかの現用系ＥＣＵの異常を検出した場合に、異常
のある現用系ＥＣＵ（以下「対象ＥＣＵ」という）特定
し、その対象ＥＣＵに対応する選択信号Ｓｄ，Ｓｐを生
成すると共に、選択信号Ｓｄを受けたダウンロード制御
部１８によってハードウェアデータがダウンロードされ
た信号処理部１４に対してリセット信号Ｒを出力するこ
とにより、信号処理部１４を起動する監視制御部２４
と、当該冗長系ＥＣＵ１０の各部への電源供給を行う電
源部２８とを備えている。

【００２６】なおデータＲＯＭ群１６を構成するデータ
ＲＯＭ１６ａ〜１６ｄには、エンジン制御（Ｅ制御）Ｅ
ＣＵ２，ステアリング制御（Ｓ制御）ＥＣＵ４，ブレー
キ制御（Ｂ制御）ＥＣＵ６、エアコン制御（Ｅ制御）Ｅ
ＣＵ８に対応して、各ＥＣＵと同等の機能を信号処理部
１４にて実現するためのハードウェアデータがそれぞれ
格納されている。

【００２７】また、プログラムＲＯＭ群２０を構成する
プログラムＲＯＭ２０ａ〜２０ｄにも、同様に、各ＥＣ
Ｕ２，４，６，８に設けられたＣＰＵが使用するものと
同じ制御プログラムがそれぞれ格納されている。ここで
は、ハードウェアデータ及び制御プログラムが、いずれ
も各ＥＣＵ２，４，６，８毎にそれぞれ異なっている
が、例えば、ハードウェアデータが共通で、制御プログ
ラムのみが異なっているものがあってもよい。その場
合、データＲＯＭ群１６を構成するデータＲＯＭの数を
減らすことが可能となる。

【００２８】次に、監視制御部２４は、ハートビート信
号を監視することにより、現用系ＥＣＵの異常を検出す
る異常検出手段としての異常検出部２５と、異常検出部
２５にて異常が検出された場合に、その検出結果に応じ
て信号処理部１４の設定及び起動を行う設定制御部２６
とからなる。

【００２９】このうち、異常検出部２５は、車内ＬＡＮ
に接続された現用系ＥＣＵ２，４，６，８のそれぞれに
対応して、これと同数（本実施形態では４個）のカウン
タを備えており、ハートビート信号を受信する毎に、受
信したハートビート信号のＥＣＵ識別情報にて識別され
るＥＣＵに対応したカウンタの値と、そのハートビート
信号の出力カウント値とを比較する。そして、両者が一
致している場合には、カウンタをインクリメントして次
の受信に備え、一方、両者が一致していない（値の抜け
や同一値の連続）か、決められた一定期間（例えば２０
０ｍｓ）以上カウンタがインクリメントされなかった場
合に、そのカウンタに対応するＥＣＵに異常が発生した
ものとして、設定制御部２６に通知する。

【００３０】ここで、設定制御部２６が実行する処理
を、図４に示すフローチャートに沿って説明する。本処
理が起動すると、まず、異常検出部２５にて現用系ＥＣ
Ｕの異常が検出されたか否かを判断し（Ｓ１１０）、異
常が検出されていなければ、検出されるまで待機する。
そして、現用系ＥＣＵの異常が検出されると、異常が検
出されたＥＣＵを対象ＥＣＵとして、この対象ＥＣＵに
対応する選択信号Ｓｄを出力することにより、ダウンロ
ード制御部１８に、対象ＥＣＵに対応するハードウェア
データの信号処理部１４へのダウンロードを実行させる
（Ｓ１２０）。なお、ＦＰＧＡは、ダウンロードが終了
するまでの間、ダウンロードに関連しない全ての入出力
端子がハイインピーダンスとなるようにされており、ダ
ウンロード中に、ＦＰＧＡの入出力端子に接続された信
号線を介して、他の構成部分（現用系ＥＣＵ，センサ，
アクチュエータ等）に悪影響を与えることがないように
されている。

【００３１】続けて、上述の対象ＥＣＵに対応する選択
信号Ｓｐを出力することにより、ＲＯＭ切替スイッチ２
２を、対象ＥＣＵに対応する制御プログラムが信号処理
部１４からアクセス可能となるように設定する（Ｓ１３
０）。そして、信号処理部１４へのハードウェアデータ
のダウンロードと、信号処理部１４からのアクセスを可
能とする制御プログラムの設定とが完了すると、信号処
理部１４に対してリセット信号Ｒを出力することによ
り、ハードウェアデータのダウンロードによって、対象
ＥＣＵと同等の機能を有するように設定された信号処理
部１４を起動して（Ｓ１４０）、本処理を終了する。な
お、リセット信号Ｒは、信号処理部１４を起動するだけ
でなく、対象ＥＣＵをバスから切り離すための信号とし
て用いてもよい。

【００３２】なお、データＲＯＭ群１６，ダウンロード
制御部１８及びＳ１２０がダウンロード制御手段に相当
し、プログラムＲＯＭ群２０，ＲＯＭ切替スイッチ２２
及びＳ１３０がプログラム供給手段に相当し、Ｓ１４０
が起動手段に相当する。上述のように構成された冗長系
ＥＣＵ１０では、例えば、異常が検出された対象ＥＣＵ
が、エンジン制御ＥＣＵ２である場合、図５に示すよう
に、ダウンロード制御部１８によって、データＲＯＭ１
６ａに格納されたエンジン制御用ハードウェアデータ
が、信号処理部１４を構成するＦＰＧＡにダウンロード
される。すると、ＦＰＧＡ上に、Ｉ／Ｆポート群１２を
介して入出力される信号のうち、エンジン制御ＥＣＵ２
にて使用されているものと同じ信号のみを有効とするポ
ート、ポートを介して入力される信号をデジタル値に変
換するＡ／Ｄ変換器、ポートを介して出力される信号を
アナログ値に変換するＤ／Ａ変換器等の他、ＣＰＵ，Ｒ
ＡＭ，バスステートコントローラ，ＤＭＡコントロー
ラ，割込コントローラ，タイマ等が構成され、エンジン
制御ＥＣＵと同等の機能を有する回路構成が実現され
る。

【００３３】またこの時、ＲＯＭ切替スイッチ２２によ
って、プログラムＲＯＭ２０ａが信号処理部１４からの
アクセス可能とされることにより、信号処理部１４にリ
セット信号Ｒが入力されると、信号処理部１４を構成す
るＣＰＵは、プログラムＲＯＭ２０ａに格納されたエン
ジン制御用の制御プログラムに従って処理を実行する。
これにより、冗長系ＥＣＵ１０は、異常が検出されたエ
ンジン制御ＥＣＵ２に成り代わって、エンジン制御ＥＣ
Ｕとしての機能を果たすことになる。

【００３４】なお、図６は、異常が検出された対象ＥＣ
Ｕが、エアコン制御ＥＣＵ８である場合の状態を表して
おり、ダウンロード制御部１８によって、データＲＯＭ
１６ｄに格納されたエアコン制御用ハードウェアデータ
が、信号処理部１４を構成するＦＰＧＡにダウンロード
されることにより、ＦＰＧＡ上に、ポート，ＣＰＵ，Ｒ
ＡＭ，バスコントローラ，シリアル制御回路（ＳＣ
Ｉ），割込コントローラ等からなり、エアコン制御ＥＣ
Ｕ８と同等の機能を有する回路構成が実現される。

【００３５】またこの時、ＲＯＭ切替スイッチ２２によ
って、プログラムＲＯＭ２０ｄが信号処理部１４からの
アクセス可能とされることにより、信号処理部１４にリ
セット信号Ｒが入力されると、信号処理部１４を構成す
るＣＰＵは、プログラムＲＯＭ２０ｄに格納されたエア
コン制御用の制御プログラムに従って処理を実行する。
これにより、冗長系ＥＣＵ１０は、異常が検出されたエ
アコン制御ＥＣＵ８に成り代わって、エアコン制御ＥＣ
Ｕとしての機能を果たすことになる。

【００３６】ここでは、エンジン制御ＥＣＵ２及びエア
コン制御ＥＣＵ８が対象ＥＣＵとなった場合についての
み示したが、他のＥＣＵ４，６が対象ＥＣＵとなった場
合も全く同様である。以上詳述したように、本実施形態
の制御システムでは、現用系ＥＣＵ２，４，６，８のい
ずれの代用も可能な冗長系ＥＣＵ１０を備えており、現
用系ＥＣＵ２，４，６，８のいずれかの異常が検出され
た場合には、冗長系ＥＣＵ１０が、異常の検出された対
象ＥＣＵに成り代わって動作するようにされている。

【００３７】従って、本実施形態の制御システムによれ
ば、全ての現用系ＥＣＵ２，４，６，８を２重化するこ
となく、全ての現用系ＥＣＵ２，４，６，８に冗長性を
持たせることができ、単一の冗長系ＥＣＵ１０という必
要最小限の構成の追加で、高い信頼性を得ることができ
る。

【００３８】しかも、本実施形態では、冗長系ＥＣＵ１
０の信号処理部１４を、ＦＰＧＡを用いて構成し、ハー
ドウェアデータをダウンロードすることにより、信号処
理部１４の回路構成を、任意に且つ簡単に設定できるよ
うにされている。 ［第２実施形態］次に、第２実施形態について説明す
る。

【００３９】図７に示すように、本実施形態の制御シス
テムでは、第１実施形態と同様に、現用系ＥＣＵ２ａ，
４ａ，６ａ，８ａと、冗長系ＥＣＵ１０ａとが車内ＬＡ
Ｎを介して接続されている。このうち、現用系ＥＣＵ２
ａ，４ａ，６ａ，８ａは、エンジン制御ＥＣＵ２ａにス
テアリング制御ＥＣＵ用の制御プログラム、ステアリン
グ制御ＥＣＵ４ａにエンジン制御ＥＣＵ用の制御プログ
ラム、ブレーキ制御ＥＣＵ６ａにエアコン制御ＥＣＵ用
の制御プログラム、エアコン制御ＥＣＵ８ａにブレーキ
制御ＥＣＵ用の制御プログラムがそれぞれ搭載され、車
内ＬＡＮを構成するバスを介して、冗長系ＥＣＵ１０ａ
からの要求に応じた制御プログラムの提供が可能なよう
に構成されている以外は、第１実施形態のものと全く同
様に構成されている。

【００４０】一方、冗長系ＥＣＵ１０ａは、信号処理部
１４を構成するＣＰＵに制御プログラムを供給するため
の構成が第１実施形態のものとは異なっているだけであ
るため、この構成が相異する部分を中心に説明する。即
ち、本実施形態における冗長系ＥＣＵ１０ａは、図８に
示すように、プログラムＲＯＭ群２０及びＲＯＭ切替ス
イッチ２２に代わりに、後述する起動用プログラムが格
納された起動ＲＯＭ３０と、制御プログラムが格納され
るプログラムＲＡＭ３２とが設けられている。これら起
動ＲＯＭ３０とプログラムＲＡＭ３２とは、いずれも信
号処理部１４を構成するＣＰＵからのアクセスが可能な
ように構成されている。

【００４１】また、データＲＯＭ群１６を構成する各デ
ータＲＯＭ１６ａ〜１６ｄには、第１実施形態と同様の
回路構成を実現するためのハードウェアデータに加え
て、車内ＬＡＮを介して他のＥＣＵから制御プログラム
を取得するために必要な回路（例えば要求フレームの生
成回路）を信号処理部１４を構成するＦＰＧＡ上に実現
するためのハードウェアデータが組み込まれている。

【００４２】次に、監視制御部２４は、上述の構成の変
更に応じて設定制御部２６ａでの処理が図４に示すフロ
ーチャートからＳ１３０を省略したものに変更されてお
り、この設定制御部２６ａが実行する処理を、図９
（ａ）に示すフローチャートに沿って説明する。

【００４３】即ち、本処理が起動すると、まず、異常検
出部２５にて現用系ＥＣＵの異常が検出されたか否かを
判断し（Ｓ２１０）、異常が検出されていなければ、検
出されるまで待機する。そして、現用系ＥＣＵの異常が
検出されると、異常が検出されたＥＣＵを対象ＥＣＵと
して、この対象ＥＣＵに対応する選択信号Ｓｄを出力す
ることにより、ダウンロード制御部１８に、対象ＥＣＵ
に対応するハードウェアデータの信号処理部１４へのダ
ウンロードを実行させる（Ｓ２２０）。

【００４４】そして、信号処理部１４へのハードウェア
データのダウンロードが完了すると、信号処理部１４に
対してリセット信号Ｒを出力することにより、ハードウ
ェアデータのダウンロードによって、対象ＥＣＵと同等
の機能を有するように設定された信号処理部１４を起動
して（Ｓ２３０）、本処理を終了する。なお、リセット
信号Ｒは、信号処理部１４を起動するだけでなく、対象
ＥＣＵをバスから切り離すための信号として用いてもよ
い。

【００４５】このように、ハードウェアデータがダウン
ロードされた信号処理部１４では、リセット信号Ｒが入
力されると、ＦＰＧＡ上に構成されたＣＰＵは、最初に
起動ＲＯＭ３０に格納された起動用プログラムに従って
処理を実行する。この起動用プログラムの処理内容を、
図９（ｂ）に示すフローチャートに沿って説明する。

【００４６】本処理が起動すると、まず、車内ＬＡＮを
介して、対象ＥＣＵの制御プログラムを保有しているＥ
ＣＵに対し制御プログラムの提供要求を出力し、提供さ
れた制御プログラムを、プログラムＲＡＭ３２に格納す
る（Ｓ３１０）。例えば、対象ＥＣＵがブレーキ制御Ｅ
ＣＵ６である場合、エアコン制御ＥＣＵ８に対して制御
プログラムの提供要求を出力する（図７参照）。

【００４７】次に、このようにしてプログラムＲＡＭ３
２に格納された対象ＥＣＵの制御プログラムを起動して
（Ｓ３２０）、本処理を終了する。これにより、冗長系
ＥＣＵ１０ａは、異常が検出された対象ＥＣＵに成り代
わって、対象ＥＣＵとしての機能を果たすことになる。

【００４８】なお、本実施形態において、プログラムＲ
ＡＭ３２がプログラム記憶手段、ＦＰＧＡ上に構成され
た他のＥＣＵから制御プログラムを取得するための回路
及びＳ３１０が供給プログラム取得手段に相当する。以
上詳述したように、本実施形態の制御システムでは、現
用系ＥＣＵ２ａ，４ａ，６ａ，８ａのいずれの代用も可
能な冗長系ＥＣＵ１０ａを備えており、現用系ＥＣＵ２
ａ，４ａ，６ａ，８ａのいずれかの異常が検出された場
合には、冗長系ＥＣＵ１０ａが、異常の検出された対象
ＥＣＵに成り代わって動作するようにされており、ま
た、冗長系ＥＣＵ１０ａはＦＰＧＡを用いて構成されて
いる。

【００４９】従って、本実施形態の制御システムによれ
ば、第１実施形態の制御システムと同様の効果を得るこ
とができる。しかも、本実施形態では、冗長系ＥＣＵ１
０ａに実行させる制御プログラムを、現用系ＥＣＵ２
ａ，４ａ，６ａ，８ａが分担して保有し、冗長系ＥＣＵ
１０ａからの要求に応じて、制御プログラムを提供する
ようにされている。

【００５０】このため、冗長系ＥＣＵ１０ａでは、第１
実施形態のものと比較して、制御プログラムの格納のた
めに必要なメモリ容量を大幅に削減でき、装置を安価に
構成できる。 ［他の実施形態］以上本発明の実施形態について説明し
たが、本発明は上記実施形態に限定されるものではな
く、本発明の要旨を逸脱しない範囲において様々な態様
にて実施することが可能である。

【００５１】例えば、上記実施形態では、冗長系ＥＣＵ
１０，１０ａは、全てのＥＣＵに対応できるように、全
ての信号に対応したＩ／Ｆポート群１２が用意されてい
るが、このＩ／Ｆポート群１２も信号処理部１４を構成
するＦＰＧＡ上に実現することが可能である場合には、
Ｉ／Ｆポート群１２を設けることなく、必要な信号線の
配線のみを行っておけばよい。

【００５２】また、上記実施形態では、制御システム内
に冗長系ＥＣＵ１０，１０ａを一つだけ設けたが、現用
系ＥＣＵが多数ある場合には、制御システム内に冗長系
ＥＣＵ１０，１０ａを複数設けるようにしてもよい。ま
た、このように冗長系ＥＣＵ１０，１０ａを複数設けた
場合には、現用系ＥＣＵをグループ分けして、各グルー
プ毎に冗長系ＥＣＵ１０，１０ａを一個或いは複数個ず
つ設けるようにしてもよい。その場合、配線される信号
が共通するもの毎にＥＣＵのグループ分けをすれば、冗
長系のＥＣＵを小型化でき、また、物理的に近いもの同
士でＥＣＵのグループ分けをすれば、信号の遅延が問題
になることを防止できる。

【図面の簡単な説明】

【図１】 第１実施形態の制御システムの全体構成図で
ある。

【図２】 ハートビート信号の構成を示す説明図であ
る。

【図３】 第１実施形態における冗長系ＥＣＵの構成を
表すブロック図である。

【図４】 設定制御部が実行する処理の内容を表すフロ
ーチャートである。

【図５】 エンジン制御ＥＣＵに異常が発生した場合の
冗長系ＥＣＵの設定状態を表す説明図である。

【図６】 エアコン制御ＥＣＵに異常が発生した場合の
冗長系ＥＣＵの設定状態を表す説明図である。

【図７】 第２実施形態の制御システムの全体構成図で
ある。

【図８】 第２実施形態における冗長系ＥＣＵの構成を
表すブロック図である。

【図９】 設定制御部が実行する処理の内容、及び起動
用プログラムの処理の内容を表すフローチャートであ
る。

【図１０】 従来の制御システムの問題点を示すための
説明図である。

【符号の説明】

２，２ａ…エンジン制御ＥＣＵ ４，４ａ…ステアリ
ング制御ＥＣＵ ６，６ａ…ブレーキ制御ＥＣＵ ８，８ａ…エアコン
制御ＥＣＵ １０，１０ａ…冗長系ＥＣＵ １２…Ｉ／Ｆポート群
１４…信号処理部 １６…データＲＯＭ群 １６ａ〜１６ｄ…デー
タＲＯＭ １８…ダウンロード制御部 ２０…プロ
グラムＲＯＭ群 ２０ａ〜２０ｄ…プログラムＲＯＭ ２２…ＲＯ
Ｍ切替スイッチ ２４…監視制御部 ２５…異常検出部 ２６，２６
ａ…設定制御部 ２８…電源部 ３０…起動ＲＯＭ ３２…プロ
グラムＲＡＭ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J042 BA01 BA08 BA11 CA20 DA04 5K014 AA01 CA02 FA01 5K033 AA05 BA06 DA01 DB12 DB20

Claims (10)

【特許請求の範囲】
1. 【請求項１】 互いに異なった回路構成を有し、ネット
   ワークを介して相互接続され、連係して各種制御を実行
   する複数の信号処理装置からなる制御システムにおい
   て、 回路構成を任意に設定できるよう構成され、前記信号処
   理装置のいずれかに異常が生じた場合、異常の生じた信
   号処理装置を対象装置として、該対象装置と同等の機能
   を実現する回路構成に設定され、該対象装置に成り代わ
   って動作する冗長系信号処理装置を備えることを特徴と
   する制御システム。
2. 【請求項２】 前記ネットワークは車内ＬＡＮであり、
   前記信号処理装置は、車両制御を分担して実行する電子
   制御ユニット（ＥＣＵ）からなることを特徴とする請求
   項１記載の制御システム。
3. 【請求項３】 請求項１又は請求項２記載の制御システ
   ムにて使用される冗長系信号処理装置であって、 ネットワークに接続された信号処理装置の異常を検出す
   る異常検出手段と、 ダウンロードされたハードウェアデータに従って回路構
   成が規定されるプログラマブルロジックデバイス（ＰＬ
   Ｄ）からなる信号処理手段と、 前記異常検出手段により異常が検出された信号処理装置
   を対象装置として、該対象装置と同等の機能を実現する
   ためのハードウェアデータを、前記信号処理手段にダウ
   ンロードするダウンロード制御手段と、 該ダウンロード制御手段によりハードウェアデータがダ
   ウンロードされた信号処理手段を起動する起動手段と、 を備えることを特徴とする冗長系信号処理装置。
4. 【請求項４】 前記ダウンロード制御手段は、 前記ネットワークに接続された各信号処理装置のそれぞ
   れに対応するハードウェアデータが予め記憶されたデー
   タ記憶手段と、 前記異常検出手段での検出結果に従って、前記データ記
   憶手段に記憶されたハードウェアデータのうち、前記対
   象装置に対応するハードウェアデータを、前記信号処理
   手段へのダウンロードのために読み出すデータ読出手段
   と、 を備えることを特徴とする請求項３記載の冗長系信号処
   理装置。
5. 【請求項５】 前記信号処理手段にて実現される回路構
   成に、制御プログラムに従って処理を実行する演算処理
   部が含まれており、 該演算処理部の動作に必要な制御プログラムを供給する
   プログラム供給手段を備えることを特徴とする請求項３
   又は請求項４記載の冗長系信号処理装置。
6. 【請求項６】 前記プログラム供給手段は、 各信号処理装置のそれぞれに対応する制御プログラムが
   予め記憶されたプログラム記憶手段と、 前記異常検出手段での検出結果に従って、前記プログラ
   ム記憶手段に記憶された制御プログラムのうち、前記対
   象装置に対応する制御プログラムを前記演算処理部から
   のアクセスが可能となるよう設定する供給プログラム設
   定手段と、 を備えることを特徴とする請求項５記載の冗長系信号処
   理装置。
7. 【請求項７】 前記プログラム供給手段は、 前記演算処理部からのアクセスが可能なプログラム記憶
   手段と、 前記異常検出手段での検出結果に従って、前記対象装置
   に対応する制御プログラムを前記ネットワークを介して
   取得し、前記プログラム記憶手段に格納する供給プログ
   ラム取得手段と、 を備えることを特徴とする請求項５記載の冗長系信号処
   理装置。
8. 【請求項８】 前記供給プログラム取得手段は、前記対
   象装置以外の信号処理装置から、該対象装置に対応した
   制御プログラムを取得することを特徴とする請求項７記
   載の冗長系信号処理装置。
9. 【請求項９】 前記供給プログラム取得手段は、前記信
   号処理手段が実現する回路構成に含まれていることを特
   徴とする請求項７又は請求項８記載の冗長系信号処理装
   置。
10. 【請求項１０】 前記異常検出手段は、各信号処理装置
    から定期的にネットワーク上に送出され、少なくとも送
    出元の信号処理装置を識別する識別情報が含まれたハー
    トビート信号を監視することで、各信号処理装置の異常
    を検出することを特徴とする請求項３ないし請求項９い
    ずれか記載の冗長系信号処理装置。