JP2006309700A - 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 - Google Patents
動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 Download PDFInfo
- Publication number
- JP2006309700A JP2006309700A JP2005313105A JP2005313105A JP2006309700A JP 2006309700 A JP2006309700 A JP 2006309700A JP 2005313105 A JP2005313105 A JP 2005313105A JP 2005313105 A JP2005313105 A JP 2005313105A JP 2006309700 A JP2006309700 A JP 2006309700A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- block
- functional
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/142—Reconfiguring to eliminate the error
- G06F11/1428—Reconfiguring to eliminate the error with loss of hardware functionality
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Hardware Redundancy (AREA)
Abstract
【解決手段】固定回路(2,3,4,5)を、複数の機能回路ブロック(2−1,2−2,2−3)に分割し、これらをプログラマブルバス(14−1〜14−4)で接続し、且つ各機能回路ブロック(2−1〜2−3)に対応した再構成可能な回路(6−1〜6−3)を設けた。再構成範囲が不良箇所を含むブロックに限られるため、代替処理は短時間で終了する。また、代替処理の影響がない範囲は、代替処理中も動作を継続することが可能である。
【選択図】図1
Description
図1は、本発明における一実施形態の論理集積回路の構成図、図2は、図1の論理集積回路を使用したコンピュータシステムの構成図である。尚、図1の論理集積回路は、システムコントローラを例に示す。
図6は、本発明における一実施形態の再構成処理フロー図、図7は、その動作説明図である。
図8は、本発明における他の実施形態の再構成処理フロー図、図9及び図10は、その動作説明図である。この例は、ECC等のエラー訂正符号を利用してエラー訂正を行う回路や、エラー発生時にリトライ動作をすることにより、エラー状態を回復するような回路で,エラーが検出された場合に、選択できる処理である。即ち、動作の継続は可能だが、耐障害性や性能の低下が発生しており、速やかな交換が望まれる状況では、動作を継続したまま回路の交替を行うノンストップリカバリが有効である。
この代替処理情報を記録することは、有効である。代替処理を行ったブロックに関する情報は、制御回路12の不揮発メモリ(マップ12Aで示す)に記録され、システムの電源を、オフしても保持される。
2 CPUインタフェース回路
2−1,2−2,2−3 CPU機能回路ブロック
3 I/Oインタフェース回路
4 SC/XBインタフェース回路
5 メモリインタフェース回路
6−1,6−2,6−3 FPGA回路(再構成可能な回路)
10 ROM
12 制御回路
14−1,14−2,14−3,14−4 プログラマブルバス
20,22,40,44 エラー検出回路
46 比較回路
Claims (5)
- 回路のエラーの検出に応じて、プログラムにより再構成可能な回路を、前記回路の機能に再構成する動的代替機能を有する論理集積回路において、
複数の機能回路ブロックに分割された回路と、
前記分割された各機能回路ブロック間を接続するプログラマブルバスと、
再構成可能な回路と、
前記機能回路ブロックの再構成データを格納するメモリと、
前記機能回路ブロックのエラーの検出に応じて、前記メモリから前記エラーが検出された機能回路ブロックの再構成データを読み出し、前記再構成可能な回路を、前記再構成データを用いて前記エラーを検出した機能回路ブロックに再構成する制御回路と、
を有することを特徴とする動的代替機能を有する論理集積回路。 - 前記プログラマブルバスは、一の回路に係る前記複数の機能回路ブロックを接続するように、設定されており、
前記制御回路は、前記エラーが検出された機能回路ブロックを前記プログラマブルバスから切り離し、且つ前記再構成された回路を、前記プログラマブルバスに接続して、前記エラーが検出された機能回路ブロック以外の機能回路ブロックと接続する
ことを特徴とする請求項1の動的代替機能を有する論理集積回路。 - 回路のエラーの検出に応じて、プログラムにより再構成可能な回路を、前記回路の機能に再構成する動的代替機能を有する論理集積回路を含む情報処理装置において、
複数の機能回路ブロックに分割された回路と、
前記分割された各機能回路ブロック間を接続するプログラマブルバスと、
再構成可能な回路と、
前記機能回路ブロックの再構成データを格納するメモリと、
前記機能回路ブロックのエラーの検出に応じて、前記メモリから前記エラーが検出された機能回路ブロックの再構成データを読み出し、前記再構成可能な回路を、前記再構成データを用いて前記エラーを検出した機能回路ブロックに再構成する制御回路とを有する論理集積回路を備える
ことを特徴とする情報処理装置。 - 前記プログラマブルバスは、一の回路に係る前記複数の機能回路ブロックを接続するように、設定されており、
前記制御回路は、前記エラーが検出された機能回路ブロックを前記プログラマブルバスから切り離し、且つ前記再構成された回路を、前記プログラマブルバスに接続して、前記エラーが検出された機能回路ブロック以外の機能回路ブロックと接続する論理集積回路を備える
ことを特徴とする情報処理装置。 - 回路のエラーの検出に応じて、プログラムにより再構成可能な回路を、前記回路の機能に再構成する論理集積回路の動的代替方法において、
回路内の機能回路ブロックのエラーを検出するステップと、
前記機能回路ブロックの再構成データを格納するメモリから、前記エラーが検出された機能回路ブロックの再構成データを読み出すステップと、
前記再構成可能な回路を、前記再構成データを用いて前記エラーを検出した機能回路ブロックに再構成するステップとを有する
ことを特徴とする論理集積回路の動的代替方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005313105A JP4456552B2 (ja) | 2005-03-31 | 2005-10-27 | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 |
US11/277,625 US7535255B2 (en) | 2005-03-31 | 2006-03-28 | Logic integrated circuit having dynamic substitution function, information processing apparatus using the same, and dynamic substitution method of logic integrated circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005102661 | 2005-03-31 | ||
JP2005313105A JP4456552B2 (ja) | 2005-03-31 | 2005-10-27 | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006309700A true JP2006309700A (ja) | 2006-11-09 |
JP4456552B2 JP4456552B2 (ja) | 2010-04-28 |
Family
ID=37110000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005313105A Expired - Fee Related JP4456552B2 (ja) | 2005-03-31 | 2005-10-27 | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7535255B2 (ja) |
JP (1) | JP4456552B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014006728A1 (ja) * | 2012-07-05 | 2016-06-02 | 富士通株式会社 | 処理装置、処理システム、及びプログラム |
JP2017535125A (ja) * | 2014-09-24 | 2017-11-24 | ザイリンクス インコーポレイテッドXilinx Incorporated | セーフティサブシステムを有するプログラマブルic |
US11042431B2 (en) | 2018-05-16 | 2021-06-22 | Fujitsu Limited | Circuit arrangement region failure prediction apparatus and method based on sensor output score |
JP2022512879A (ja) * | 2018-11-05 | 2022-02-07 | ザイリンクス インコーポレイテッド | ネットワークインターフェースデバイス |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7839162B2 (en) | 2007-06-27 | 2010-11-23 | Tabula, Inc. | Configurable IC with deskewing circuits |
US8990651B2 (en) * | 2007-09-19 | 2015-03-24 | Tabula, Inc. | Integrated circuit (IC) with primary and secondary networks and device containing such an IC |
US8525548B2 (en) * | 2008-08-04 | 2013-09-03 | Tabula, Inc. | Trigger circuits and event counters for an IC |
DE102008045717A1 (de) * | 2008-09-04 | 2010-03-11 | Rohde & Schwarz Gmbh & Co. Kg | Flugfunkgerät und Verfahren mit dynamisch rekonfigurierbarer Redundanz |
US8572432B1 (en) * | 2009-04-02 | 2013-10-29 | Xilinx, Inc. | Method and apparatus for processing an event notification in a concurrent processing system |
US8793538B2 (en) * | 2012-01-30 | 2014-07-29 | Hewlett-Packard Development Company, L.P. | System error response |
JP6489954B2 (ja) * | 2015-06-19 | 2019-03-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
JP6407127B2 (ja) * | 2015-11-05 | 2018-10-17 | 日立オートモティブシステムズ株式会社 | 電子制御装置及び電子制御方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216757A (ja) * | 1992-11-19 | 1994-08-05 | Altera Corp | 故障の代替のための予備回路を備えるプログラマブル・ロジック・デバイス |
JPH07273837A (ja) * | 1994-03-31 | 1995-10-20 | Mitsubishi Electric Corp | 自己修復回路 |
JPH0844581A (ja) * | 1994-07-29 | 1996-02-16 | Fujitsu Ltd | 自己修復機能付き情報処理装置 |
JP2000081991A (ja) * | 1998-07-09 | 2000-03-21 | Toyota Central Res & Dev Lab Inc | フェ―ルセ―フ機能付き情報処理装置 |
JP2003115847A (ja) * | 2001-10-09 | 2003-04-18 | Denso Corp | 制御システム及び冗長系信号処理装置 |
JP2003115864A (ja) * | 1994-12-28 | 2003-04-18 | Canon Inc | ネットワークシステム及びノード装置及び伝送制御方法 |
JP2006085555A (ja) * | 2004-09-17 | 2006-03-30 | Denso Corp | 信号処理システム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498975A (en) * | 1992-11-19 | 1996-03-12 | Altera Corporation | Implementation of redundancy on a programmable logic device |
US6954083B1 (en) * | 2003-12-29 | 2005-10-11 | Zilog, Inc. | Circuit for detection of hardware faults due to temporary power supply fluctuations |
US7180324B2 (en) * | 2004-05-28 | 2007-02-20 | Altera Corporation | Redundancy structures and methods in a programmable logic device |
-
2005
- 2005-10-27 JP JP2005313105A patent/JP4456552B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-28 US US11/277,625 patent/US7535255B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216757A (ja) * | 1992-11-19 | 1994-08-05 | Altera Corp | 故障の代替のための予備回路を備えるプログラマブル・ロジック・デバイス |
JPH07273837A (ja) * | 1994-03-31 | 1995-10-20 | Mitsubishi Electric Corp | 自己修復回路 |
JPH0844581A (ja) * | 1994-07-29 | 1996-02-16 | Fujitsu Ltd | 自己修復機能付き情報処理装置 |
JP2003115864A (ja) * | 1994-12-28 | 2003-04-18 | Canon Inc | ネットワークシステム及びノード装置及び伝送制御方法 |
JP2000081991A (ja) * | 1998-07-09 | 2000-03-21 | Toyota Central Res & Dev Lab Inc | フェ―ルセ―フ機能付き情報処理装置 |
JP2003115847A (ja) * | 2001-10-09 | 2003-04-18 | Denso Corp | 制御システム及び冗長系信号処理装置 |
JP2006085555A (ja) * | 2004-09-17 | 2006-03-30 | Denso Corp | 信号処理システム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014006728A1 (ja) * | 2012-07-05 | 2016-06-02 | 富士通株式会社 | 処理装置、処理システム、及びプログラム |
JP2017535125A (ja) * | 2014-09-24 | 2017-11-24 | ザイリンクス インコーポレイテッドXilinx Incorporated | セーフティサブシステムを有するプログラマブルic |
US11042431B2 (en) | 2018-05-16 | 2021-06-22 | Fujitsu Limited | Circuit arrangement region failure prediction apparatus and method based on sensor output score |
JP2022512879A (ja) * | 2018-11-05 | 2022-02-07 | ザイリンクス インコーポレイテッド | ネットワークインターフェースデバイス |
Also Published As
Publication number | Publication date |
---|---|
US7535255B2 (en) | 2009-05-19 |
JP4456552B2 (ja) | 2010-04-28 |
US20060236209A1 (en) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4456552B2 (ja) | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 | |
KR100878550B1 (ko) | 메모리 컨트롤러 및 메모리 제어 방법 | |
KR100570134B1 (ko) | 자체 치유 칩과 칩 사이의 인터페이스 | |
US20040168101A1 (en) | Redundant memory system and memory controller used therefor | |
US9465706B2 (en) | Selectively coupling a PCI host bridge to multiple PCI communication paths | |
CN106463179A (zh) | 利用存储器控制器处理数据错误事件的方法、装置和系统 | |
JP6282482B2 (ja) | プログラマブル回路装置、コンフィギュレーション情報修復方法 | |
JP2009140353A (ja) | 再構成可能な集積回路、及びこれを用いた自己修復システム | |
JP6083480B1 (ja) | 監視装置、フォールトトレラントシステムおよび方法 | |
JP2007241837A (ja) | ディスクアレイ制御装置および故障診断方法 | |
JP2019087020A (ja) | 半導体装置及びそれを備えた半導体システム | |
JPH11134210A (ja) | システムの冗長化方法 | |
JP2013187699A (ja) | Fpga構成処理制御回路 | |
CN107992018B (zh) | 控制系统 | |
JP7513294B2 (ja) | ストレージ装置、ストレージシステム、障害復旧方法、及びプログラム | |
JP6497746B2 (ja) | 情報処理システム、トランジスタ回路の診断方法及びプログラム | |
KR20150116957A (ko) | 반도체 장치 및 그 동작방법 | |
KR101485644B1 (ko) | 이중화 시스템 및 이중화 시스템의 제어 방법 | |
JP3015537B2 (ja) | 電子計算機の二重化方式 | |
JPH113293A (ja) | 計算機システム | |
JP2634962B2 (ja) | 論理回路のバックアップ方式 | |
JP2024007965A (ja) | ストレージ装置、ストレージシステム、障害復旧方法、及びプログラム | |
JP2024012972A (ja) | カード試験システム及びカード試験装置 | |
JP6284795B2 (ja) | フォールトトレラントサーバ装置 | |
JP4096849B2 (ja) | 回線多重化構造を用いた入出力制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |