JP2000081991A - フェ―ルセ―フ機能付き情報処理装置 - Google Patents
フェ―ルセ―フ機能付き情報処理装置Info
- Publication number
- JP2000081991A JP2000081991A JP11109595A JP10959599A JP2000081991A JP 2000081991 A JP2000081991 A JP 2000081991A JP 11109595 A JP11109595 A JP 11109595A JP 10959599 A JP10959599 A JP 10959599A JP 2000081991 A JP2000081991 A JP 2000081991A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- information processing
- fail
- failure
- safe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】装置を小型化、かつ低コストにする。
【解決手段】故障検出装置１２1 〜１２N によって、情
報処理回路１０1 〜１０ N の故障が検出されると、再構
成手段１６は、故障した情報処理回路に対応する再構成
データを読み込む指令を再構成可能回路１８に出力す
る。再構成可能回路１８は、再構成データ保持回路２０
に記憶されている再構成データから故障した情報処理回
路に対応する再構成データを読み込み、読み込んだ再構
成データに基づいて故障した情報処理回路の機能の一部
を実行するフェールセーフ回路を構成する。入力制限回
路１４は、入力された入力信号を故障した情報処理回路
のフェールセーフを行なうのに必要な入力信号のみに制
限して出力する。再構成可能回路１８内に構成されたフ
ェールセーフ回路は、入力制限回路１４から入力された
入力信号に対応する代替出力信号を出力し、出力切替回
路から代替出力信号を出力する。
報処理回路１０1 〜１０ N の故障が検出されると、再構
成手段１６は、故障した情報処理回路に対応する再構成
データを読み込む指令を再構成可能回路１８に出力す
る。再構成可能回路１８は、再構成データ保持回路２０
に記憶されている再構成データから故障した情報処理回
路に対応する再構成データを読み込み、読み込んだ再構
成データに基づいて故障した情報処理回路の機能の一部
を実行するフェールセーフ回路を構成する。入力制限回
路１４は、入力された入力信号を故障した情報処理回路
のフェールセーフを行なうのに必要な入力信号のみに制
限して出力する。再構成可能回路１８内に構成されたフ
ェールセーフ回路は、入力制限回路１４から入力された
入力信号に対応する代替出力信号を出力し、出力切替回
路から代替出力信号を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、フェールセーフ機
能付き情報処理装置に係り、特に、自動車等の民生品に
好適なフェールセーフ機能付き情報処理装置に関する。
能付き情報処理装置に係り、特に、自動車等の民生品に
好適なフェールセーフ機能付き情報処理装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】特開平
８−４４５８１号公報には、自己修復機能付き情報処理
装置が開示されている。この自己修復機能付き情報処理
装置では、障害検出手段が論理処理部での障害発生を検
出すると、再構成手段により障害が発生した論理処理部
についての論理回路構成データをデータ保持手段から読
み出す。そして、読み出した論理回路構成データに基づ
いて、予備論理処理部を障害が発生した論理処理部と同
一の論理回路構成になるように再構成することにより、
障害を復旧させる。
８−４４５８１号公報には、自己修復機能付き情報処理
装置が開示されている。この自己修復機能付き情報処理
装置では、障害検出手段が論理処理部での障害発生を検
出すると、再構成手段により障害が発生した論理処理部
についての論理回路構成データをデータ保持手段から読
み出す。そして、読み出した論理回路構成データに基づ
いて、予備論理処理部を障害が発生した論理処理部と同
一の論理回路構成になるように再構成することにより、
障害を復旧させる。
【０００３】この自己修復機能付き情報処理装置では、
主として、人工衛星等において障害が発生した場合の修
理維持の困難な環境下での使用を想定しているので、障
害が発生した場合でも同一の機能が提供できる回路構成
になるように再構成することが必要である。この同一の
機能を提供するためには、故障した論理機能を代替でき
る同等に動作可能な情報処理装置が必要になる。
主として、人工衛星等において障害が発生した場合の修
理維持の困難な環境下での使用を想定しているので、障
害が発生した場合でも同一の機能が提供できる回路構成
になるように再構成することが必要である。この同一の
機能を提供するためには、故障した論理機能を代替でき
る同等に動作可能な情報処理装置が必要になる。
【０００４】一方、自動車等の民生品の場合を考える
と、故障が発生した場合には速やかに保守点検サービス
が受けられると共に、低価格な装置が要望される。すな
わち、自動車等の民生品では、最低限の安全確保のため
のフェールセーフ機能、例えば、エンジン制御システム
の場合であれば、エンジンが回転してサービスステーシ
ョンまで自力走行できる機能があれば充分である。
と、故障が発生した場合には速やかに保守点検サービス
が受けられると共に、低価格な装置が要望される。すな
わち、自動車等の民生品では、最低限の安全確保のため
のフェールセーフ機能、例えば、エンジン制御システム
の場合であれば、エンジンが回転してサービスステーシ
ョンまで自力走行できる機能があれば充分である。
【０００５】しかしながら、自動車等の民生品につい
て、上記の従来技術と同様に故障した機能と同一の機能
を再構成する装置とすると、装置が不必要に複雑になる
と共にコスト高になる、という問題がある。
て、上記の従来技術と同様に故障した機能と同一の機能
を再構成する装置とすると、装置が不必要に複雑になる
と共にコスト高になる、という問題がある。
【０００６】本発明は上記問題点を解消するためになさ
れたもので、装置を小型化し、かつ低コストにしたフェ
ールセーフ機能付き情報処理装置を提供することを目的
とする。
れたもので、装置を小型化し、かつ低コストにしたフェ
ールセーフ機能付き情報処理装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、入力信号に対応する動作信号を
出力する複数の情報処理回路と、前記複数の情報処理回
路各々の故障を検出する故障検出装置と、前記複数の情
報処理回路各々の機能の一部を構成するための再構成情
報を前記複数の情報処理回路各々に対応して記憶した再
構成情報保持部と、前記故障検出装置により故障が検出
されたときに、前記故障検出装置により故障が検出され
た情報処理回路に対応する再構成情報に基づいて故障し
た情報処理回路の機能の一部を構成し、前記入力信号に
対する代替出力信号を出力する再構成可能回路と、前記
複数の情報処理回路各々に対応して設けられると共に、
対応する情報処理回路正常時には対応する情報処理回路
から出力された動作信号を出力し、対応する情報処理回
路故障時には前記再構成可能回路から出力された代替出
力信号を出力する出力切替回路と、を含んで構成したも
のである。
に、請求項１の発明は、入力信号に対応する動作信号を
出力する複数の情報処理回路と、前記複数の情報処理回
路各々の故障を検出する故障検出装置と、前記複数の情
報処理回路各々の機能の一部を構成するための再構成情
報を前記複数の情報処理回路各々に対応して記憶した再
構成情報保持部と、前記故障検出装置により故障が検出
されたときに、前記故障検出装置により故障が検出され
た情報処理回路に対応する再構成情報に基づいて故障し
た情報処理回路の機能の一部を構成し、前記入力信号に
対する代替出力信号を出力する再構成可能回路と、前記
複数の情報処理回路各々に対応して設けられると共に、
対応する情報処理回路正常時には対応する情報処理回路
から出力された動作信号を出力し、対応する情報処理回
路故障時には前記再構成可能回路から出力された代替出
力信号を出力する出力切替回路と、を含んで構成したも
のである。
【０００８】請求項１の発明によれば、故障検出装置に
より故障が検出されたときに、故障検出装置により故障
が検出された情報処理回路に対応する再構成情報に基づ
いて故障した情報処理回路の機能の一部が再構成可能回
路に構成される。故障した情報処理回路の機能の一部が
構成された再構成可能回路は、入力信号に対する代替出
力信号を出力し、これによって故障時のフェールセーフ
機能が提供される。
より故障が検出されたときに、故障検出装置により故障
が検出された情報処理回路に対応する再構成情報に基づ
いて故障した情報処理回路の機能の一部が再構成可能回
路に構成される。故障した情報処理回路の機能の一部が
構成された再構成可能回路は、入力信号に対する代替出
力信号を出力し、これによって故障時のフェールセーフ
機能が提供される。
【０００９】請求項１の発明の再構成情報としては、情
報処理回路各々の回路機能の一部を構成するための再構
成データ、または情報処理回路各々の処理機能の一部を
構成するための再構成プログラムを使用することができ
る。再構成データを使用する場合には、再構成可能回路
に故障した情報処理回路の回路機能の一部が構成される
ので、回路構成自体が変更される。一方、再構成プログ
ラムを使用する場合には、回路機能は変更されないが再
構成プログラムによって処理機能の一部が変更される。
報処理回路各々の回路機能の一部を構成するための再構
成データ、または情報処理回路各々の処理機能の一部を
構成するための再構成プログラムを使用することができ
る。再構成データを使用する場合には、再構成可能回路
に故障した情報処理回路の回路機能の一部が構成される
ので、回路構成自体が変更される。一方、再構成プログ
ラムを使用する場合には、回路機能は変更されないが再
構成プログラムによって処理機能の一部が変更される。
【００１０】また、請求項２の発明は、入力信号に対応
する動作信号を出力する複数の情報処理回路と、前記複
数の情報処理回路各々の機能の一部を構成するための再
構成情報を前記複数の情報処理回路各々に対応して記憶
した再構成情報保持部と、前記複数の情報処理回路各々
の故障を検出する故障検出機能を備えると共に、前記故
障検出機能により故障が検出されたときに故障が検出さ
れた情報処理回路に対応する再構成情報に基づいて、前
記故障検出機能の少なくとも一部を変更して故障した情
報処理回路の機能の一部を持つように再構成し、前記入
力信号に対する代替出力信号を出力する再構成可能回路
と、前記複数の情報処理回路各々に対応して設けられる
と共に、対応する情報処理回路正常時には対応する情報
処理回路から出力された動作信号を出力し、対応する情
報処理回路故障時には前記再構成可能回路から出力され
た代替出力信号を出力する出力切替回路と、を含んで構
成したものである。
する動作信号を出力する複数の情報処理回路と、前記複
数の情報処理回路各々の機能の一部を構成するための再
構成情報を前記複数の情報処理回路各々に対応して記憶
した再構成情報保持部と、前記複数の情報処理回路各々
の故障を検出する故障検出機能を備えると共に、前記故
障検出機能により故障が検出されたときに故障が検出さ
れた情報処理回路に対応する再構成情報に基づいて、前
記故障検出機能の少なくとも一部を変更して故障した情
報処理回路の機能の一部を持つように再構成し、前記入
力信号に対する代替出力信号を出力する再構成可能回路
と、前記複数の情報処理回路各々に対応して設けられる
と共に、対応する情報処理回路正常時には対応する情報
処理回路から出力された動作信号を出力し、対応する情
報処理回路故障時には前記再構成可能回路から出力され
た代替出力信号を出力する出力切替回路と、を含んで構
成したものである。
【００１１】請求項２の発明によれば、再構成可能回路
の故障検出機能により故障が検出されたときに、故障が
検出された情報処理回路に対応する再構成情報に基づい
て故障検出機能の少なくとも一部が変更され、故障した
情報処理回路の機能の一部を持つように再構成される。
故障した情報処理回路の機能の一部が再構成された再構
成可能回路は、入力信号に対する代替出力信号を出力
し、これによって故障時のフェールセーフが行なわれ
る。
の故障検出機能により故障が検出されたときに、故障が
検出された情報処理回路に対応する再構成情報に基づい
て故障検出機能の少なくとも一部が変更され、故障した
情報処理回路の機能の一部を持つように再構成される。
故障した情報処理回路の機能の一部が再構成された再構
成可能回路は、入力信号に対する代替出力信号を出力
し、これによって故障時のフェールセーフが行なわれ
る。
【００１２】故障検出機能は、１つの情報処理回路の故
障を検出した時点で通常は必要性が低下するので、故障
検出機能の全部を変更し、故障検出機能の全部が故障し
た情報処理回路の機能の一部を持つように再構成するこ
とができる。
障を検出した時点で通常は必要性が低下するので、故障
検出機能の全部を変更し、故障検出機能の全部が故障し
た情報処理回路の機能の一部を持つように再構成するこ
とができる。
【００１３】短期間内に複数の情報処理回路が故障した
ことを検出する場合には、故障検出機能の一部のみを変
更し、故障検出機能の一部のみを故障した情報処理回路
の機能の一部を持つように再構成すればよい。これによ
り、機能が変更されなかった故障検出機能の部分が残存
し、正常な情報処理回路の故障検出ができるようにな
る。また、故障した情報処理回路の機能の一部を再構成
する際に、再構成前の故障検出機能より故障検出機能を
簡易にした新たな故障検出機能を再構成し、再構成され
た情報処理回路の機能の一部の故障を検出するようにし
てもよい。
ことを検出する場合には、故障検出機能の一部のみを変
更し、故障検出機能の一部のみを故障した情報処理回路
の機能の一部を持つように再構成すればよい。これによ
り、機能が変更されなかった故障検出機能の部分が残存
し、正常な情報処理回路の故障検出ができるようにな
る。また、故障した情報処理回路の機能の一部を再構成
する際に、再構成前の故障検出機能より故障検出機能を
簡易にした新たな故障検出機能を再構成し、再構成され
た情報処理回路の機能の一部の故障を検出するようにし
てもよい。
【００１４】上記のことから、請求項２の発明の再構成
情報としては、情報処理回路各々の回路機能の一部を構
成するための再構成データ、情報処理回路各々の処理機
能の一部を構成するための再構成プログラム、または再
構成データ及び再構成プログラムのいずれかに故障検出
機能を簡易にした新たな故障検出機能を再構成するため
の情報を付加した再構成情報を使用することができる。
情報としては、情報処理回路各々の回路機能の一部を構
成するための再構成データ、情報処理回路各々の処理機
能の一部を構成するための再構成プログラム、または再
構成データ及び再構成プログラムのいずれかに故障検出
機能を簡易にした新たな故障検出機能を再構成するため
の情報を付加した再構成情報を使用することができる。
【００１５】請求項１及び２の発明の再構成可能回路
は、故障した情報処理回路に入力されていた入力信号の
内フェールセーフに必要な入力信号のみが入力されるよ
うに接続する等によって予め設定しておいて代替出力信
号を出力するようにしてもよく、入力制限回路を設け
て、故障した情報処理回路の機能の一部を構成する再構
成可能回路への入力信号を代替出力信号の出力に必要な
入力信号のみに制限して再構成可能回路へ入力するよう
にしてもよい。また、再構成可能回路自体が入力信号か
らフェールセーフに必要な入力信号のみを選択して使用
するように構成してもよい。
は、故障した情報処理回路に入力されていた入力信号の
内フェールセーフに必要な入力信号のみが入力されるよ
うに接続する等によって予め設定しておいて代替出力信
号を出力するようにしてもよく、入力制限回路を設け
て、故障した情報処理回路の機能の一部を構成する再構
成可能回路への入力信号を代替出力信号の出力に必要な
入力信号のみに制限して再構成可能回路へ入力するよう
にしてもよい。また、再構成可能回路自体が入力信号か
らフェールセーフに必要な入力信号のみを選択して使用
するように構成してもよい。
【００１６】なお、入力制限回路は、入力制限回路を構
成するための情報を再構成情報として記憶しておいて、
故障が検出されたときに再構成するようにしてもよい。
成するための情報を再構成情報として記憶しておいて、
故障が検出されたときに再構成するようにしてもよい。
【００１７】請求項１の発明の故障検出装置や請求項２
の発明の故障検出機能に異常が発生すると、正常である
にもかかわらず故障検出信号が出力されてシステムの動
作を損なう確率が高くなるので、請求項１の発明には故
障検出装置が正常か否かを自己診断する自己診断回路を
設け、また請求項２の発明には故障検出機能が正常か否
かを自己診断する自己診断回路を設けることにより、情
報処理装置全体の信頼性を向上させることができる。ま
た、請求項１の発明の複数の故障検出装置が正常か否か
を自己診断する自己診断回路は、再構成可能回路に設
け、診断対象の故障検出装置を順次再構成し、診断対象
の故障検出装置の出力と再構成した故障検出装置の出力
とを比較することにより自己診断することができる。
の発明の故障検出機能に異常が発生すると、正常である
にもかかわらず故障検出信号が出力されてシステムの動
作を損なう確率が高くなるので、請求項１の発明には故
障検出装置が正常か否かを自己診断する自己診断回路を
設け、また請求項２の発明には故障検出機能が正常か否
かを自己診断する自己診断回路を設けることにより、情
報処理装置全体の信頼性を向上させることができる。ま
た、請求項１の発明の複数の故障検出装置が正常か否か
を自己診断する自己診断回路は、再構成可能回路に設
け、診断対象の故障検出装置を順次再構成し、診断対象
の故障検出装置の出力と再構成した故障検出装置の出力
とを比較することにより自己診断することができる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００１９】第１の実施の形態のフェールセーフ機能付
き情報処理装置は、図１に示すように、入力信号に対応
する動作信号を出力するＮ個の情報処理回路１０1 〜１
０Nを備えている。情報処理回路１０1 〜１０N の各々
には、情報処理回路の故障を検出するＮ個の故障検出装
置１２1 〜１２N が接続されている。
き情報処理装置は、図１に示すように、入力信号に対応
する動作信号を出力するＮ個の情報処理回路１０1 〜１
０Nを備えている。情報処理回路１０1 〜１０N の各々
には、情報処理回路の故障を検出するＮ個の故障検出装
置１２1 〜１２N が接続されている。
【００２０】故障検出装置１２1 〜１２N の各々は、入
力制限回路１４に接続されている。また、入力制限回路
１４には、情報処理回路１０1 〜１０N の各々に入力さ
れる入力信号が入力されており、入力制限回路１４は、
故障検出装置により故障が検出された情報処理回路へ入
力されている入力信号を制限して特定の入力信号のみ出
力する。入力信号を制限する場合には、フェールセーフ
に必要な入力信号のみが出力されるように制限する。
力制限回路１４に接続されている。また、入力制限回路
１４には、情報処理回路１０1 〜１０N の各々に入力さ
れる入力信号が入力されており、入力制限回路１４は、
故障検出装置により故障が検出された情報処理回路へ入
力されている入力信号を制限して特定の入力信号のみ出
力する。入力信号を制限する場合には、フェールセーフ
に必要な入力信号のみが出力されるように制限する。
【００２１】入力制限回路１４には、ＣＰＵ等で構成さ
れた再構成手段１６が接続されると共に、ＦＰＧＡ（Fi
eld Programmable Gate Array ）、またはＦＰＡＡ（Fi
eldProgrammable Analog Array ）で構成された再構成
可能回路１８が接続されている。また、再構成手段１６
は、データ読み込み指令を再構成可能回路１８に入力す
るように接続されている。
れた再構成手段１６が接続されると共に、ＦＰＧＡ（Fi
eld Programmable Gate Array ）、またはＦＰＡＡ（Fi
eldProgrammable Analog Array ）で構成された再構成
可能回路１８が接続されている。また、再構成手段１６
は、データ読み込み指令を再構成可能回路１８に入力す
るように接続されている。
【００２２】ＦＰＧＡは、複数の論理セルで構成され、
プログラミングによりこれらの論理セルを組み合わせる
ことで各種回路機能を実現できるように構成されている
集積回路であり、ＦＰＡＡは、再構成可能な回路要素と
してアナログのオペアンプ、抵抗、及びコンデンサで構
成され、指定するデータに応じてアナログ回路を再構成
することができる集積回路である。
プログラミングによりこれらの論理セルを組み合わせる
ことで各種回路機能を実現できるように構成されている
集積回路であり、ＦＰＡＡは、再構成可能な回路要素と
してアナログのオペアンプ、抵抗、及びコンデンサで構
成され、指定するデータに応じてアナログ回路を再構成
することができる集積回路である。
【００２３】また、再構成可能回路１８には、情報処理
回路１０1 〜１０N 各々の回路機能の一部を構成するた
めの再構成データ１〜Ｎを情報処理回路１０1 〜１０N
各々に対応して記憶した再構成データ保持回路２０が接
続されている。なお、再構成データ１〜Ｎは、情報処理
回路１０1 〜１０N 各々のフェールセーフを実行するフ
ェールセーフ回路の構成を表すデータであり、各々情報
処理回路１０1 〜１０ N に対応するように記憶されてい
る。
回路１０1 〜１０N 各々の回路機能の一部を構成するた
めの再構成データ１〜Ｎを情報処理回路１０1 〜１０N
各々に対応して記憶した再構成データ保持回路２０が接
続されている。なお、再構成データ１〜Ｎは、情報処理
回路１０1 〜１０N 各々のフェールセーフを実行するフ
ェールセーフ回路の構成を表すデータであり、各々情報
処理回路１０1 〜１０ N に対応するように記憶されてい
る。
【００２４】そして、情報処理回路１０1 〜１０N の出
力端には、情報処理回路からの出力と再構成可能回路１
８からの出力とを切り換えて出力する出力切替回路２２
1 〜２２N が接続されている。出力切替回路２２1 〜２
２N の各々は、正常時には対応する情報処理回路から入
力された動作信号を出力し、対応する情報処理回路の故
障時にはフェールセーフ回路が再構成された再構成可能
回路１８からの代替出力信号を出力する。
力端には、情報処理回路からの出力と再構成可能回路１
８からの出力とを切り換えて出力する出力切替回路２２
1 〜２２N が接続されている。出力切替回路２２1 〜２
２N の各々は、正常時には対応する情報処理回路から入
力された動作信号を出力し、対応する情報処理回路の故
障時にはフェールセーフ回路が再構成された再構成可能
回路１８からの代替出力信号を出力する。
【００２５】このフェールセーフ機能付き情報処理装置
では、正常時には、情報処理回路１０1 〜１０N は入力
された入力信号を処理し、入力信号に対応する動作信号
を出力している。出力切替回路２２1 〜２２N の各々
は、対応する情報処理回路１０ 1 〜１０N の各々から入
力された信号をそのまま動作信号として出力する。
では、正常時には、情報処理回路１０1 〜１０N は入力
された入力信号を処理し、入力信号に対応する動作信号
を出力している。出力切替回路２２1 〜２２N の各々
は、対応する情報処理回路１０ 1 〜１０N の各々から入
力された信号をそのまま動作信号として出力する。
【００２６】故障検出装置１２1 〜１２N のいずれかに
よって、情報処理回路１０1 〜１０ N のいずれかの故障
が検出されると、故障検出信号が入力制限回路１４を介
して再構成手段１６に入力される。再構成手段１６は、
入力された故障検出信号に基づいてどの情報処理回路が
故障したかを判断し、故障した情報処理回路に対応する
再構成データを読み込む読込指令を再構成可能回路１８
に出力する。読込指令が入力された再構成可能回路１８
は、再構成データ保持回路２０に記憶されている再構成
データから故障した情報処理回路に対応する再構成デー
タを読み込み、読み込んだ再構成データに基づいて故障
した情報処理回路の機能の一部を実行する回路、すなわ
ち故障した情報処理回路のフェールセーフ回路を構成す
る。
よって、情報処理回路１０1 〜１０ N のいずれかの故障
が検出されると、故障検出信号が入力制限回路１４を介
して再構成手段１６に入力される。再構成手段１６は、
入力された故障検出信号に基づいてどの情報処理回路が
故障したかを判断し、故障した情報処理回路に対応する
再構成データを読み込む読込指令を再構成可能回路１８
に出力する。読込指令が入力された再構成可能回路１８
は、再構成データ保持回路２０に記憶されている再構成
データから故障した情報処理回路に対応する再構成デー
タを読み込み、読み込んだ再構成データに基づいて故障
した情報処理回路の機能の一部を実行する回路、すなわ
ち故障した情報処理回路のフェールセーフ回路を構成す
る。
【００２７】また、再構成手段１６は、故障した情報処
理回路のフェールセーフを行なうのに必要な入力信号を
表すデータを入力制限回路１４に入力する。これによ
り、入力制限回路１４は、入力された入力信号を故障し
た情報処理回路のフェールセーフを行なうのに必要な入
力信号のみに制限して出力する。
理回路のフェールセーフを行なうのに必要な入力信号を
表すデータを入力制限回路１４に入力する。これによ
り、入力制限回路１４は、入力された入力信号を故障し
た情報処理回路のフェールセーフを行なうのに必要な入
力信号のみに制限して出力する。
【００２８】再構成可能回路１８は、故障した情報処理
回路の一部を構成するフェールセーフ回路で再構成され
ているので、入力制限回路１４から入力された入力信号
に対応する動作信号として代替出力信号を出力し、故障
した情報処理回路に接続されている出力切替回路に入力
する。
回路の一部を構成するフェールセーフ回路で再構成され
ているので、入力制限回路１４から入力された入力信号
に対応する動作信号として代替出力信号を出力し、故障
した情報処理回路に接続されている出力切替回路に入力
する。
【００２９】再構成可能回路１８から代替出力信号が入
力された出力切替回路は、出力信号を情報処理回路から
の動作信号から再構成可能回路１８からの代替出力信号
に切り替え、代替出力信号を出力する。
力された出力切替回路は、出力信号を情報処理回路から
の動作信号から再構成可能回路１８からの代替出力信号
に切り替え、代替出力信号を出力する。
【００３０】上記のように、本実施の形態では、情報処
理回路の１つが故障したときには、再構成可能回路に故
障した情報処理回路の機能の一部を実行するフェールセ
ーフ回路が構成され、制限された入力信号に基づいた代
替出力信号が出力される。
理回路の１つが故障したときには、再構成可能回路に故
障した情報処理回路の機能の一部を実行するフェールセ
ーフ回路が構成され、制限された入力信号に基づいた代
替出力信号が出力される。
【００３１】このように、本実施の形態では、制限され
た入力信号、すなわち正常時より少ない個数の入力信号
に基づいて再構成可能回路に構成されたフェールセーフ
回路で処理しているため、再構成可能回路内に小規模な
フェールセーフ回路を再構成することで処理することが
でき、フェールセーフ機能を持つ情報処理装置を安価で
かつ小型に構成することができる。
た入力信号、すなわち正常時より少ない個数の入力信号
に基づいて再構成可能回路に構成されたフェールセーフ
回路で処理しているため、再構成可能回路内に小規模な
フェールセーフ回路を再構成することで処理することが
でき、フェールセーフ機能を持つ情報処理装置を安価で
かつ小型に構成することができる。
【００３２】次に、第２の実施の形態について説明す
る。本実施の形態は、図２に示すように、第１の実施の
形態の故障検出装置を再構成可能回路で構成された１つ
の故障検出装置２４で構成したものである。また、再構
成データ保持回路２０には、再構成データとして、情報
処理回路１０1 〜１０N 各々の回路機能の一部を構成す
るためのデータに、入力制限回路を構成するためのデー
タが付加された再構成データ１〜Ｎが、情報処理回路１
０1 〜１０N 各々に対応して記憶されている。なお、図
２において図１と対応する部分には同一符号を付して説
明を省略する。
る。本実施の形態は、図２に示すように、第１の実施の
形態の故障検出装置を再構成可能回路で構成された１つ
の故障検出装置２４で構成したものである。また、再構
成データ保持回路２０には、再構成データとして、情報
処理回路１０1 〜１０N 各々の回路機能の一部を構成す
るためのデータに、入力制限回路を構成するためのデー
タが付加された再構成データ１〜Ｎが、情報処理回路１
０1 〜１０N 各々に対応して記憶されている。なお、図
２において図１と対応する部分には同一符号を付して説
明を省略する。
【００３３】第２の実施の形態のフェールセーフ機能付
き情報処理装置では、故障検出装置２４によって、情報
処理回路１０1 〜１０N のいずれかの故障が検出される
と、故障検出信号が故障検出装置２４から再構成手段１
６に入力される。再構成手段１６は、入力された故障検
出信号に基づいてどの情報処理回路が故障したかを判断
し、故障した情報処理回路に対応する再構成データを読
み込む読込指令を再構成可能回路で構成された故障検出
装置２４に出力する。読込指令が入力された故障検出装
置２４は、再構成データ保持回路２０に記憶されている
再構成データから故障した情報処理回路に対応する再構
成データを読み込み、読み込んだ再構成データに基づい
て、入力制限回路と、故障した情報処理回路の機能の一
部を実行する回路、すなわち故障した情報処理回路のフ
ェールセーフ回路とを構成する。
き情報処理装置では、故障検出装置２４によって、情報
処理回路１０1 〜１０N のいずれかの故障が検出される
と、故障検出信号が故障検出装置２４から再構成手段１
６に入力される。再構成手段１６は、入力された故障検
出信号に基づいてどの情報処理回路が故障したかを判断
し、故障した情報処理回路に対応する再構成データを読
み込む読込指令を再構成可能回路で構成された故障検出
装置２４に出力する。読込指令が入力された故障検出装
置２４は、再構成データ保持回路２０に記憶されている
再構成データから故障した情報処理回路に対応する再構
成データを読み込み、読み込んだ再構成データに基づい
て、入力制限回路と、故障した情報処理回路の機能の一
部を実行する回路、すなわち故障した情報処理回路のフ
ェールセーフ回路とを構成する。
【００３４】図３に、情報処理回路１０1 が故障したと
きの再構成された回路を示す。図３に示すように、情報
処理回路１０1 が故障すると、故障検出装置２４は読み
込んだ再構成データに基づいて、入力制限回路２４Ａを
構成すると共に、故障した情報処理回路の機能の一部を
実行する回路、すなわち故障した情報処理回路のフェー
ルセーフ回路２４Ｂを構成する。
きの再構成された回路を示す。図３に示すように、情報
処理回路１０1 が故障すると、故障検出装置２４は読み
込んだ再構成データに基づいて、入力制限回路２４Ａを
構成すると共に、故障した情報処理回路の機能の一部を
実行する回路、すなわち故障した情報処理回路のフェー
ルセーフ回路２４Ｂを構成する。
【００３５】フェールセーフ回路は、故障した情報処理
回路の機能の一部を実行するように再構成されるので、
入力制限回路から入力された入力信号に対応する代替出
力信号を出力し、故障した情報処理回路に接続されてい
る出力切替回路に入力する。
回路の機能の一部を実行するように再構成されるので、
入力制限回路から入力された入力信号に対応する代替出
力信号を出力し、故障した情報処理回路に接続されてい
る出力切替回路に入力する。
【００３６】代替出力信号が入力された出力切替回路
は、出力信号を情報処理回路からの動作信号から代替出
力信号に切り替え、代替出力信号を出力する。
は、出力信号を情報処理回路からの動作信号から代替出
力信号に切り替え、代替出力信号を出力する。
【００３７】本実施の形態では、故障検出装置が故障を
検出した後は、故障検出装置の全部の回路が変更されて
入力制限回路及びフェールセーフ回路が再構成されるの
で、故障検出機能を持たなくなる。これは１つの情報処
理回路が故障した後、続けて他の情報処理回路が故障す
る確率は極めて低く、故障検出装置が１つの情報処理回
路の故障を検出した後は故障検出機能の必要性が低くな
るためである。
検出した後は、故障検出装置の全部の回路が変更されて
入力制限回路及びフェールセーフ回路が再構成されるの
で、故障検出機能を持たなくなる。これは１つの情報処
理回路が故障した後、続けて他の情報処理回路が故障す
る確率は極めて低く、故障検出装置が１つの情報処理回
路の故障を検出した後は故障検出機能の必要性が低くな
るためである。
【００３８】上記のように、本実施の形態では、正常時
に必要な故障検出装置を用い、情報処理回路の１つが故
障したときには、故障検出後には必要性が低下する故障
検出装置を入力制限回路と故障した情報処理回路のフェ
ールセーフ回路とに変更しているので、回路を有効に利
用することができ、これによりフェールセーフ機能付き
情報処理装置をさらに安価に構成することができる。
に必要な故障検出装置を用い、情報処理回路の１つが故
障したときには、故障検出後には必要性が低下する故障
検出装置を入力制限回路と故障した情報処理回路のフェ
ールセーフ回路とに変更しているので、回路を有効に利
用することができ、これによりフェールセーフ機能付き
情報処理装置をさらに安価に構成することができる。
【００３９】なお、入力制限回路は、再構成することな
く、第１の実施の形態のように予め配置しておいてもよ
い。
く、第１の実施の形態のように予め配置しておいてもよ
い。
【００４０】上記第１及び第２の実施の形態において再
構成可能回路を１つとしたのは、複数の情報処理回路が
同時に故障になる確率は極めて低いからである。次に、
複数の情報処理回路が同時に故障した場合にも対応する
ことができる第３の実施の形態について説明する。この
第３の実施の形態は、上記第２の実施の形態の再構成可
能回路で構成された故障検出装置を複数個用いたもので
ある。
構成可能回路を１つとしたのは、複数の情報処理回路が
同時に故障になる確率は極めて低いからである。次に、
複数の情報処理回路が同時に故障した場合にも対応する
ことができる第３の実施の形態について説明する。この
第３の実施の形態は、上記第２の実施の形態の再構成可
能回路で構成された故障検出装置を複数個用いたもので
ある。
【００４１】図４に示すように、第３の実施の形態のフ
ェールセーフ機能付き情報処理装置は、情報処理回路１
０1 〜１０N 各々の故障を検出する故障検出機能を備え
た再構成可能回路２６を備えている。再構成可能回路２
６には、故障検出機能を実行するための情報処理回路１
０1 〜１０N 各々の故障を検出する故障検出装置２８ 1
〜２８N が構成されている。また、再構成データ保持回
路２０には、第１の実施の形態で説明したように、情報
処理回路１０1 〜１０N 各々の回路機能の一部を構成す
るための再構成データ１〜Ｎが情報処理回路１０1 〜１
０N 各々に対応して記憶されている。
ェールセーフ機能付き情報処理装置は、情報処理回路１
０1 〜１０N 各々の故障を検出する故障検出機能を備え
た再構成可能回路２６を備えている。再構成可能回路２
６には、故障検出機能を実行するための情報処理回路１
０1 〜１０N 各々の故障を検出する故障検出装置２８ 1
〜２８N が構成されている。また、再構成データ保持回
路２０には、第１の実施の形態で説明したように、情報
処理回路１０1 〜１０N 各々の回路機能の一部を構成す
るための再構成データ１〜Ｎが情報処理回路１０1 〜１
０N 各々に対応して記憶されている。
【００４２】本実施の形態では、故障検出装置２８1 〜
２８N のいずれかによって、情報処理回路１０1 〜１０
N のいずれかの故障が検出されると、故障検出信号が再
構成手段１６に入力される。再構成手段１６は、入力さ
れた故障検出信号に基づいて故障した情報処理回路を判
断し、故障した情報処理回路に対応する再構成データを
読み込むための読込指令を再構成可能回路２６に入力す
る。再構成可能回路２６は、再構成データ保持回路２０
に記憶されている再構成データから故障した情報処理回
路に対応する再構成データを読み込み、読み込んだ再構
成データに基づいて、故障を検出した故障検出装置の回
路構成の全部を変更して、故障した情報処理回路の機能
の一部を実行する回路、すなわち故障した情報処理回路
のフェールセーフ回路を再構成する。これによって、故
障を検出した故障検出装置が、故障した情報処理回路の
フェールセーフ回路に変更される。なお、本実施の形態
では、入力制限回路は予め配置したり、再構成すること
ができるが、図示を省略した。
２８N のいずれかによって、情報処理回路１０1 〜１０
N のいずれかの故障が検出されると、故障検出信号が再
構成手段１６に入力される。再構成手段１６は、入力さ
れた故障検出信号に基づいて故障した情報処理回路を判
断し、故障した情報処理回路に対応する再構成データを
読み込むための読込指令を再構成可能回路２６に入力す
る。再構成可能回路２６は、再構成データ保持回路２０
に記憶されている再構成データから故障した情報処理回
路に対応する再構成データを読み込み、読み込んだ再構
成データに基づいて、故障を検出した故障検出装置の回
路構成の全部を変更して、故障した情報処理回路の機能
の一部を実行する回路、すなわち故障した情報処理回路
のフェールセーフ回路を再構成する。これによって、故
障を検出した故障検出装置が、故障した情報処理回路の
フェールセーフ回路に変更される。なお、本実施の形態
では、入力制限回路は予め配置したり、再構成すること
ができるが、図示を省略した。
【００４３】フェールセーフ回路は、故障した情報処理
回路の一部の機能を実行するように回路構成が再構成さ
れているので、図示しない入力制限回路から入力された
入力信号に対応する代替出力信号を出力し、故障した情
報処理回路に接続されている出力切替回路に入力する。
回路の一部の機能を実行するように回路構成が再構成さ
れているので、図示しない入力制限回路から入力された
入力信号に対応する代替出力信号を出力し、故障した情
報処理回路に接続されている出力切替回路に入力する。
【００４４】フェールセーフ回路から代替出力信号が入
力された出力切替回路は、出力信号を情報処理回路から
の動作信号から代替出力信号に切り替え、代替出力信号
を出力する。
力された出力切替回路は、出力信号を情報処理回路から
の動作信号から代替出力信号に切り替え、代替出力信号
を出力する。
【００４５】図５には、情報処理回路１０1 の故障が故
障検出装置２８1 で検出され、故障検出装置２８1 が故
障した情報処理回路１０1 のフェールセーフ回路２８Ｂ
1 に再構成され、フェールセーフ回路２８Ｂ1 からの代
替出力信号が出力切替回路２２1 から出力される状態が
示されている。
障検出装置２８1 で検出され、故障検出装置２８1 が故
障した情報処理回路１０1 のフェールセーフ回路２８Ｂ
1 に再構成され、フェールセーフ回路２８Ｂ1 からの代
替出力信号が出力切替回路２２1 から出力される状態が
示されている。
【００４６】本実施の形態では、故障を検出しなかった
故障検出装置が残存しているため、１つのフェールセー
フ回路が再構成されている状態で、他の情報処理回路の
故障が検出されると、残存している故障検出装置によっ
て故障が検出され、故障を検出した故障検出装置が、故
障した情報処理回路のフェールセーフ回路に変更され
る。したがって、複数の情報処理回路が同時に故障した
場合にも故障した各々の情報処理回路に対応するフェー
ルセーフ回路を再構成することができ、これにより複数
の情報処理回路が同時に故障した場合にもフェールセー
フを行なうことができる小型、かつ安価なフェールセー
フ機能付き情報処理装置を提供することができる。
故障検出装置が残存しているため、１つのフェールセー
フ回路が再構成されている状態で、他の情報処理回路の
故障が検出されると、残存している故障検出装置によっ
て故障が検出され、故障を検出した故障検出装置が、故
障した情報処理回路のフェールセーフ回路に変更され
る。したがって、複数の情報処理回路が同時に故障した
場合にも故障した各々の情報処理回路に対応するフェー
ルセーフ回路を再構成することができ、これにより複数
の情報処理回路が同時に故障した場合にもフェールセー
フを行なうことができる小型、かつ安価なフェールセー
フ機能付き情報処理装置を提供することができる。
【００４７】上記第３の実施の形態では、故障が検出さ
れたときに故障検出装置をフェールセーフ回路に再構成
する例について説明したが、次に説明する第４の実施の
形態のように、故障検出装置をフェールセーフ回路と新
たな故障検出装置とに再構成するようにしてもよい。こ
の新たな故障検出装置は、故障前の故障検出装置の故障
検出機能より故障検出機能を簡易にした故障検出装置と
するのが好ましい。
れたときに故障検出装置をフェールセーフ回路に再構成
する例について説明したが、次に説明する第４の実施の
形態のように、故障検出装置をフェールセーフ回路と新
たな故障検出装置とに再構成するようにしてもよい。こ
の新たな故障検出装置は、故障前の故障検出装置の故障
検出機能より故障検出機能を簡易にした故障検出装置と
するのが好ましい。
【００４８】第４の実施の形態は、図４に示すように、
情報処理回路１０1 〜１０N の各々の故障を検出する故
障検出装置２８1 〜２８N を備えた再構成可能回路２６
を備えている。第４の実施の形態では、再構成データ保
持回路２０に、情報処理回路１０1 〜１０N 各々の回路
機能の一部を構成するためのデータと再構成する故障検
出装置の回路構成を示すデータとからなる再構成データ
１〜Ｎが、情報処理回路１０1 〜１０N 各々に対応して
記憶されている。
情報処理回路１０1 〜１０N の各々の故障を検出する故
障検出装置２８1 〜２８N を備えた再構成可能回路２６
を備えている。第４の実施の形態では、再構成データ保
持回路２０に、情報処理回路１０1 〜１０N 各々の回路
機能の一部を構成するためのデータと再構成する故障検
出装置の回路構成を示すデータとからなる再構成データ
１〜Ｎが、情報処理回路１０1 〜１０N 各々に対応して
記憶されている。
【００４９】故障検出装置２８1 〜２８N のいずれかに
よって、情報処理回路１０1 〜１０ N のいずれかの故障
が検出されると、図６に示すように、故障した情報処理
回路のフェールセーフ回路３０Ａ、及び新たな故障検出
装置３０Ｂが故障を検出した故障検出装置内に再構成さ
れる。
よって、情報処理回路１０1 〜１０ N のいずれかの故障
が検出されると、図６に示すように、故障した情報処理
回路のフェールセーフ回路３０Ａ、及び新たな故障検出
装置３０Ｂが故障を検出した故障検出装置内に再構成さ
れる。
【００５０】再構成する新たな故障検出装置は、情報処
理回路の一部の機能を検証する回路（演算結果を検証す
る回路）、または情報処理回路の一部の故障を検出する
回路（パリティチェックのみを行なう回路）とすること
ができる。これらの回路は回路構成が簡単であり、後者
の回路は前者の回路より回路構成が更に簡単である。こ
のような回路構成が簡単な故障検出装置を再構成するこ
とで、フェールセーフ回路を構成した再構成可能回路の
残りの部分の大きさに応じた大きさの新たな故障検出装
置を再構成することができ、フェールセーフモードに移
行した後においてもフェールセーフ回路の故障検出を行
なうことができる。
理回路の一部の機能を検証する回路（演算結果を検証す
る回路）、または情報処理回路の一部の故障を検出する
回路（パリティチェックのみを行なう回路）とすること
ができる。これらの回路は回路構成が簡単であり、後者
の回路は前者の回路より回路構成が更に簡単である。こ
のような回路構成が簡単な故障検出装置を再構成するこ
とで、フェールセーフ回路を構成した再構成可能回路の
残りの部分の大きさに応じた大きさの新たな故障検出装
置を再構成することができ、フェールセーフモードに移
行した後においてもフェールセーフ回路の故障検出を行
なうことができる。
【００５１】また、ＦＰＧＡ等で構成された故障検出装
置は、比較的シンプルな構成であるため、通常は故障検
出装置の信頼性確保の対策を取る必要性は低いが、故障
検出装置に異常が発生すると正常であるにもかかわらす
故障検出情報が出力されて、正常システムの動作を損な
う確率が高くなる。このため、次に説明する第５の実施
の形態では、図４に示した第４の実施の形態の情報処理
回路１０1 〜１０N の各々の故障を検出する故障検出装
置２８1 〜２８N を備えた再構成可能回路２６に、更
に、各故障検出装置の自己診断を行う自己診断回路２６
Ａを付加している。
置は、比較的シンプルな構成であるため、通常は故障検
出装置の信頼性確保の対策を取る必要性は低いが、故障
検出装置に異常が発生すると正常であるにもかかわらす
故障検出情報が出力されて、正常システムの動作を損な
う確率が高くなる。このため、次に説明する第５の実施
の形態では、図４に示した第４の実施の形態の情報処理
回路１０1 〜１０N の各々の故障を検出する故障検出装
置２８1 〜２８N を備えた再構成可能回路２６に、更
に、各故障検出装置の自己診断を行う自己診断回路２６
Ａを付加している。
【００５２】この自己診断回路２６Ａは、時分割多重で
回路構成を動的に切り換えて自己診断回路２６Ａ内に故
障検出装置２８1 〜２８N を順に構成し、構成した故障
検出装置出力と自己診断対象の故障検出装置出力とを比
較することにより、故障検出装置の自己診断を行う。そ
して、故障検出装置に異常が発生したことが診断される
と、異常を警報する。これにより、システム全体の信頼
性を向上することができる。
回路構成を動的に切り換えて自己診断回路２６Ａ内に故
障検出装置２８1 〜２８N を順に構成し、構成した故障
検出装置出力と自己診断対象の故障検出装置出力とを比
較することにより、故障検出装置の自己診断を行う。そ
して、故障検出装置に異常が発生したことが診断される
と、異常を警報する。これにより、システム全体の信頼
性を向上することができる。
【００５３】なお、本実施の形態の自己診断回路は、上
記の第１〜第３の実施の形態にも適用することができ
る。
記の第１〜第３の実施の形態にも適用することができ
る。
【００５４】次に、上記各実施の形態の故障検出に適用
可能な相互監視型故障検出装置の構成例を図８に示す。
この相互監視型故障検出装置は、図８に示す共有メモリ
と共有メモリの記憶領域の値の大きさを判断する図示し
ないＣＰＵとで構成されている。なお、各情報処理回路
が記憶領域の値の大きさを判断できる場合は、ＣＰＵを
省略することも可能である。
可能な相互監視型故障検出装置の構成例を図８に示す。
この相互監視型故障検出装置は、図８に示す共有メモリ
と共有メモリの記憶領域の値の大きさを判断する図示し
ないＣＰＵとで構成されている。なお、各情報処理回路
が記憶領域の値の大きさを判断できる場合は、ＣＰＵを
省略することも可能である。
【００５５】共有メモリ３２は、情報処理回路１０1 〜
１０N の個数と同数の１〜Ｎ番地までの記憶領域３４1
〜３４N を備えている。この記憶領域３４1 〜３４
N は、図示しないＣＰＵと共に故障検出装置の情報処理
回路１０1 〜１０N 各々の故障を検出する部分に対応す
る。
１０N の個数と同数の１〜Ｎ番地までの記憶領域３４1
〜３４N を備えている。この記憶領域３４1 〜３４
N は、図示しないＣＰＵと共に故障検出装置の情報処理
回路１０1 〜１０N 各々の故障を検出する部分に対応す
る。
【００５６】共有メモリ３２の各記憶領域には、２つの
ポートが設けられており、１つの情報処理回路が異なっ
た２つの記憶領域のポートの１つに接続されている。し
たがって、１つの記憶領域には異なった２つの情報処理
回路が接続される。本実施の形態では、情報処理回路１
０1 〜１０N の各々が隣り合う記憶領域のポートの各々
に接続されている。なお、Ｎ番目の情報処理回路１０N
は、Ｎ番地の記憶領域３４N と１番地の記憶領域３４1
とに接続されている。
ポートが設けられており、１つの情報処理回路が異なっ
た２つの記憶領域のポートの１つに接続されている。し
たがって、１つの記憶領域には異なった２つの情報処理
回路が接続される。本実施の形態では、情報処理回路１
０1 〜１０N の各々が隣り合う記憶領域のポートの各々
に接続されている。なお、Ｎ番目の情報処理回路１０N
は、Ｎ番地の記憶領域３４N と１番地の記憶領域３４1
とに接続されている。
【００５７】記憶領域の各々には、接続された情報処理
回路から各々＋１、−１のように相互に打ち消し合う信
号が定期的に入力される。
回路から各々＋１、−１のように相互に打ち消し合う信
号が定期的に入力される。
【００５８】この相互監視型故障検出装置では、全ての
情報処理回路が正常であれば、共有メモリの記憶領域に
入力される信号は相互に打ち消し合うので、共有メモリ
の各記憶領域の値は変化せず一定である。
情報処理回路が正常であれば、共有メモリの記憶領域に
入力される信号は相互に打ち消し合うので、共有メモリ
の各記憶領域の値は変化せず一定である。
【００５９】一方、情報処理回路が故障すると、故障し
た情報処理回路に接続されている各々の記憶領域には故
障した情報処理回路からは＋１、−１の信号が入力され
ず、正常な情報処理回路から＋１、−１の信号が入力さ
れるので、故障した情報処理回路に接続されている一方
の記憶領域の値が増加し、他方の記憶領域の値が減少す
る。従って、これらの値を図示しないＣＰＵによって読
み込んで大きさを判断することによって情報処理回路が
故障したか否かを判断することができる。
た情報処理回路に接続されている各々の記憶領域には故
障した情報処理回路からは＋１、−１の信号が入力され
ず、正常な情報処理回路から＋１、−１の信号が入力さ
れるので、故障した情報処理回路に接続されている一方
の記憶領域の値が増加し、他方の記憶領域の値が減少す
る。従って、これらの値を図示しないＣＰＵによって読
み込んで大きさを判断することによって情報処理回路が
故障したか否かを判断することができる。
【００６０】図９は、１番地の記憶領域と２番地の記憶
領域とに接続された情報処理回路１０1 が故障した状態
を示している。１番地の記憶領域３４1 には正常な情報
処理回路１０N からの−１の信号が入力されるだけであ
るので、値が減少していく。一方、２番地の記憶領域３
４2 には正常な情報処理回路１０2 から＋１の信号が入
力されるだけであるので、値が増加していく。従って、
値が増加した記憶領域、および値が減少した記憶領域を
判断すれば、どの情報処理回路が故障したかを判断する
ことができる。
領域とに接続された情報処理回路１０1 が故障した状態
を示している。１番地の記憶領域３４1 には正常な情報
処理回路１０N からの−１の信号が入力されるだけであ
るので、値が減少していく。一方、２番地の記憶領域３
４2 には正常な情報処理回路１０2 から＋１の信号が入
力されるだけであるので、値が増加していく。従って、
値が増加した記憶領域、および値が減少した記憶領域を
判断すれば、どの情報処理回路が故障したかを判断する
ことができる。
【００６１】次に本発明を自動車のエンジン制御、トラ
クションコントロール（ＴＲＣ）、アンチロックブレー
キシステム（ＡＢＳ）用の制御装置に本発明を適用した
第６の実施の形態について説明する。
クションコントロール（ＴＲＣ）、アンチロックブレー
キシステム（ＡＢＳ）用の制御装置に本発明を適用した
第６の実施の形態について説明する。
【００６２】図１０に示すように、この制御装置は、エ
ンジン制御センサ４０が接続されたエンジン制御コンピ
ュータ４２、ＡＢＳ用センサ４４が接続されたＡＢＳ制
御コンピュータ４６、及びＴＲＣ用センサ４８が接続さ
れたＴＲＣ用コンピュータ５０を備えている。エンジン
制御コンピュータ４２は、出力切替回路５２を介して燃
料噴射弁の電磁弁やイグナイタ等のエンジン制御アクチ
ュエータ５４に接続されている。ＡＢＳ制御コンピュー
タ４６は、出力切替回路５６を介してブレーキアクチュ
エータへ電源を供給するソレノイドリレー等のＡＢＳ用
アクチュエータ５８に接続されている。ＴＲＣ用コンピ
ュータ５０は、出力切替回路６０を介してＴＲＣ用アク
チュエータ６２に接続されている。
ンジン制御センサ４０が接続されたエンジン制御コンピ
ュータ４２、ＡＢＳ用センサ４４が接続されたＡＢＳ制
御コンピュータ４６、及びＴＲＣ用センサ４８が接続さ
れたＴＲＣ用コンピュータ５０を備えている。エンジン
制御コンピュータ４２は、出力切替回路５２を介して燃
料噴射弁の電磁弁やイグナイタ等のエンジン制御アクチ
ュエータ５４に接続されている。ＡＢＳ制御コンピュー
タ４６は、出力切替回路５６を介してブレーキアクチュ
エータへ電源を供給するソレノイドリレー等のＡＢＳ用
アクチュエータ５８に接続されている。ＴＲＣ用コンピ
ュータ５０は、出力切替回路６０を介してＴＲＣ用アク
チュエータ６２に接続されている。
【００６３】エンジン制御センサ４０としては、エンジ
ン回転速度センサ、エアフロメータ、エンジン水温セン
サ、酸素センサ、スロットル開度センサ、吸気温センサ
等が使用される。ＡＢＳ用センサ４４及びＴＲＣ用セン
サ４８としては、各車輪に設けられた車輪速センサ、車
体減速度センサ等が使用される。
ン回転速度センサ、エアフロメータ、エンジン水温セン
サ、酸素センサ、スロットル開度センサ、吸気温センサ
等が使用される。ＡＢＳ用センサ４４及びＴＲＣ用セン
サ４８としては、各車輪に設けられた車輪速センサ、車
体減速度センサ等が使用される。
【００６４】エンジン制御コンピュータ４２、ＡＢＳ制
御コンピュータ４６、及びＴＲＣ用コンピュータ５０は
各コンピュータの故障を検出する故障検出回路６６に接
続されている。なお、故障検出回路６６としては上記で
説明した相互監視型故障検出装置を使用することができ
る。
御コンピュータ４６、及びＴＲＣ用コンピュータ５０は
各コンピュータの故障を検出する故障検出回路６６に接
続されている。なお、故障検出回路６６としては上記で
説明した相互監視型故障検出装置を使用することができ
る。
【００６５】また、再構成可能回路としてフェールセー
フ用ＦＰＧＡ６４が設けられており、このフェールセー
フ用ＦＰＧＡ６４には、エンジン制御センサ４０、ＡＢ
Ｓ用センサ４４、ＴＲＣ用センサ４８、及び故障検出回
路６６が接続されている。フェールセーフ用ＦＰＧＡ６
４は、出力切替回路５２、５６、６０に接続されると共
に、フェールセーフ機能表示装置６８に接続されてい
る。
フ用ＦＰＧＡ６４が設けられており、このフェールセー
フ用ＦＰＧＡ６４には、エンジン制御センサ４０、ＡＢ
Ｓ用センサ４４、ＴＲＣ用センサ４８、及び故障検出回
路６６が接続されている。フェールセーフ用ＦＰＧＡ６
４は、出力切替回路５２、５６、６０に接続されると共
に、フェールセーフ機能表示装置６８に接続されてい
る。
【００６６】このフェールセーフ用ＦＰＧＡ６４には、
エンジン制御コンピュータの故障時に対応したフェール
セーフ機能を実現するための回路構成データ（エンジン
制御用データ）、ＡＢＳ制御コンピュータの故障時に対
応したフェールセーフ機能を実現するための回路構成デ
ータ（ＡＢＳ用データ）、及びＴＲＣ制御コンピュータ
の故障時に対応したフェールセーフ機能を実現するため
の回路構成データ（ＴＲＣ用データ）を記憶したデータ
保持回路７０が接続されている。
エンジン制御コンピュータの故障時に対応したフェール
セーフ機能を実現するための回路構成データ（エンジン
制御用データ）、ＡＢＳ制御コンピュータの故障時に対
応したフェールセーフ機能を実現するための回路構成デ
ータ（ＡＢＳ用データ）、及びＴＲＣ制御コンピュータ
の故障時に対応したフェールセーフ機能を実現するため
の回路構成データ（ＴＲＣ用データ）を記憶したデータ
保持回路７０が接続されている。
【００６７】そして、故障検出回路６６は、フェールセ
ーフ用ＦＰＧＡ６４に接続されている。
ーフ用ＦＰＧＡ６４に接続されている。
【００６８】各コンピュータが正常の場合は、図１０に
示すように、出力切替回路５２、５６、６０から動作信
号として制御信号が出力され、各アクチュエータが正常
に制御され、フェールセーフ機能表示装置６８に正常動
作中であることが表示される。
示すように、出力切替回路５２、５６、６０から動作信
号として制御信号が出力され、各アクチュエータが正常
に制御され、フェールセーフ機能表示装置６８に正常動
作中であることが表示される。
【００６９】上記の状態で図１１に示すようにエンジン
制御コンピュータ４２に故障が発生すると、故障検出回
路６６により、エンジン制御コンピュータ４２に故障が
発生したことが検出される。故障検出回路６６によって
故障が検出されると、故障検出回路６６からフェールセ
ーフ用ＦＰＧＡ６４にデータ保持回路７０からエンジン
制御用データを読み込む指令が入力される。フェールセ
ーフ用ＦＰＧＡ６４は、この指令に応じてエンジン制御
データを読み込み、回路構成をエンジン制御コンピュー
タの故障時に対応したフェールセーフ機能を実現するた
めの回路構成に変更する。さらに、フェールセーフ用Ｆ
ＰＧＡ６４は、エンジン制御コンピュータ４２に接続さ
れている出力切替回路５２を切り替え、回路構成が変更
されたフェールセーフ用ＦＰＧＡ６４から出力された代
替出力信号がエンジン制御アクチュエータ５４に入力さ
れるようにする。
制御コンピュータ４２に故障が発生すると、故障検出回
路６６により、エンジン制御コンピュータ４２に故障が
発生したことが検出される。故障検出回路６６によって
故障が検出されると、故障検出回路６６からフェールセ
ーフ用ＦＰＧＡ６４にデータ保持回路７０からエンジン
制御用データを読み込む指令が入力される。フェールセ
ーフ用ＦＰＧＡ６４は、この指令に応じてエンジン制御
データを読み込み、回路構成をエンジン制御コンピュー
タの故障時に対応したフェールセーフ機能を実現するた
めの回路構成に変更する。さらに、フェールセーフ用Ｆ
ＰＧＡ６４は、エンジン制御コンピュータ４２に接続さ
れている出力切替回路５２を切り替え、回路構成が変更
されたフェールセーフ用ＦＰＧＡ６４から出力された代
替出力信号がエンジン制御アクチュエータ５４に入力さ
れるようにする。
【００７０】フェールセーフ機能を実現するための回路
構成は、エンジン回転速度センサ出力、及びエアフロメ
ータ出力から基本燃料噴射量及び基本点火進角を演算し
て燃料噴射量及び点火時期を制御できる回路とすること
ができる。
構成は、エンジン回転速度センサ出力、及びエアフロメ
ータ出力から基本燃料噴射量及び基本点火進角を演算し
て燃料噴射量及び点火時期を制御できる回路とすること
ができる。
【００７１】この場合、フェールセーフ用ＦＰＧＡ６４
への入力を制限する上記で説明した予め配置または再構
成される入力制限回路を設けてフェールセーフ機能に必
要な信号のみに制限して、例えば、エンジン回転速度セ
ンサ出力、及びエアフロメータ出力のみに制限して、フ
ェールセーフ用ＦＰＧＡ６４へ入力するようにしてもよ
く、入力を制限することなくフェールセーフ用ＦＰＧＡ
６４でフェールセーフ機能に必要な信号のみ選択して使
用するようにしてもよい。また、フェールセーフ用ＦＰ
ＧＡ６４に、フェールセーフに必要な信号を出力するセ
ンサのみ、例えば、エンジン回転速度センサ、及びエア
フロメータのみを予め接続するようにしてもよい。
への入力を制限する上記で説明した予め配置または再構
成される入力制限回路を設けてフェールセーフ機能に必
要な信号のみに制限して、例えば、エンジン回転速度セ
ンサ出力、及びエアフロメータ出力のみに制限して、フ
ェールセーフ用ＦＰＧＡ６４へ入力するようにしてもよ
く、入力を制限することなくフェールセーフ用ＦＰＧＡ
６４でフェールセーフ機能に必要な信号のみ選択して使
用するようにしてもよい。また、フェールセーフ用ＦＰ
ＧＡ６４に、フェールセーフに必要な信号を出力するセ
ンサのみ、例えば、エンジン回転速度センサ、及びエア
フロメータのみを予め接続するようにしてもよい。
【００７２】そして、フェールセーフ用ＦＰＧＡ６４
は、「エンジン制御バックアップ中」等と表示すること
により、制御装置が現在フェールセーフモードで運転中
であることをフェールセーフ機能表示装置６８に表示す
る。
は、「エンジン制御バックアップ中」等と表示すること
により、制御装置が現在フェールセーフモードで運転中
であることをフェールセーフ機能表示装置６８に表示す
る。
【００７３】ＡＢＳ制御コンピュータ４６またはＴＲＣ
用コンピュータ５０が故障した場合も上記と同様であ
り、このときのフェールセーフとしてはＡＢＳ用アクチ
ュエータ及びＴＲＣ用アクチュエータとして使用される
ブレーキアクチュエータへ電源を供給するソレノイドリ
レーをオフすることによりＡＢＳやＴＲＣが作動しない
ようにし、通常のブレーキ機能が確保できるようにする
等がある。
用コンピュータ５０が故障した場合も上記と同様であ
り、このときのフェールセーフとしてはＡＢＳ用アクチ
ュエータ及びＴＲＣ用アクチュエータとして使用される
ブレーキアクチュエータへ電源を供給するソレノイドリ
レーをオフすることによりＡＢＳやＴＲＣが作動しない
ようにし、通常のブレーキ機能が確保できるようにする
等がある。
【００７４】次に本発明を自動車のエンジン制御、ＴＲ
Ｃ、ＡＢＳ用の制御装置に適用した第７の実施の形態に
ついて説明する。本実施の形態は回路構成を変更するこ
となくプログラムを変更することによって処理機能を再
構成するようにしたものである。
Ｃ、ＡＢＳ用の制御装置に適用した第７の実施の形態に
ついて説明する。本実施の形態は回路構成を変更するこ
となくプログラムを変更することによって処理機能を再
構成するようにしたものである。
【００７５】本実施の形態は、図１２に示すように、第
６の実施の形態のフェールセーフ用ＦＰＧＡ及び再構成
データ保持回路に代えて、フェールセーフ用コンピュー
タ７２、及びフェールセーフ用プログラム保持装置７４
を用いたものである。従って、図１０と同一部分には同
一符号を付して説明を省略する。
６の実施の形態のフェールセーフ用ＦＰＧＡ及び再構成
データ保持回路に代えて、フェールセーフ用コンピュー
タ７２、及びフェールセーフ用プログラム保持装置７４
を用いたものである。従って、図１０と同一部分には同
一符号を付して説明を省略する。
【００７６】フェールセーフ用プログラム保持装置７４
には、エンジン制御コンピュータの故障時に対応したフ
ェールセーフ機能を実現するためのプログラム（エンジ
ン制御用プログラム）、ＡＢＳ制御コンピュータの故障
時に対応したフェールセーフ機能を実現するためのプロ
グラム（ＡＢＳ用プログラム）、及びＴＲＣ制御コンピ
ュータの故障時に対応したフェールセーフ機能を実現す
るためのプログラム（ＴＲＣ用プログラム）が記憶され
ている。
には、エンジン制御コンピュータの故障時に対応したフ
ェールセーフ機能を実現するためのプログラム（エンジ
ン制御用プログラム）、ＡＢＳ制御コンピュータの故障
時に対応したフェールセーフ機能を実現するためのプロ
グラム（ＡＢＳ用プログラム）、及びＴＲＣ制御コンピ
ュータの故障時に対応したフェールセーフ機能を実現す
るためのプログラム（ＴＲＣ用プログラム）が記憶され
ている。
【００７７】各コンピュータが正常の場合は、図１２に
示すように、出力切替回路５２、５６、６０から制御信
号が出力され、各アクチュエータが正常に制御され、フ
ェールセーフ機能表示装置６８に正常動作中であること
が表示される。
示すように、出力切替回路５２、５６、６０から制御信
号が出力され、各アクチュエータが正常に制御され、フ
ェールセーフ機能表示装置６８に正常動作中であること
が表示される。
【００７８】上記の状態で図１３に示すようにエンジン
制御コンピュータ４２に故障が発生すると、故障検出回
路６６により、エンジン制御コンピュータ４２に故障が
発生したことが検出される。故障検出回路６６によって
故障が検出されると、故障検出回路６６からフェールセ
ーフ用コンピュータ７２にエンジン制御用プログラムを
読み込むための指令が入力される。
制御コンピュータ４２に故障が発生すると、故障検出回
路６６により、エンジン制御コンピュータ４２に故障が
発生したことが検出される。故障検出回路６６によって
故障が検出されると、故障検出回路６６からフェールセ
ーフ用コンピュータ７２にエンジン制御用プログラムを
読み込むための指令が入力される。
【００７９】フェールセーフ用コンピュータ７２は、こ
の指令に応じてエンジン制御プログラムを読み込み、読
み込んだプログラムを実行する。さらに、フェールセー
フ用コンピュータ７２は、エンジン制御コンピュータ４
２に接続されている出力切替回路５２を切り替え、フェ
ールセーフ用コンピュータ７２で演算されて出力された
代替出力信号がエンジン制御アクチュエータに入力され
るようにする。
の指令に応じてエンジン制御プログラムを読み込み、読
み込んだプログラムを実行する。さらに、フェールセー
フ用コンピュータ７２は、エンジン制御コンピュータ４
２に接続されている出力切替回路５２を切り替え、フェ
ールセーフ用コンピュータ７２で演算されて出力された
代替出力信号がエンジン制御アクチュエータに入力され
るようにする。
【００８０】フェールセーフ機能を実現するためのエン
ジン制御用プログラムは、エンジン回転速度センサ出
力、及びエアフロメータ出力から基本燃料噴射量及び基
本点火進角を演算して燃料噴射量及び点火時期を制御で
きるプログラムとすることができる。
ジン制御用プログラムは、エンジン回転速度センサ出
力、及びエアフロメータ出力から基本燃料噴射量及び基
本点火進角を演算して燃料噴射量及び点火時期を制御で
きるプログラムとすることができる。
【００８１】この場合、フェールセーフ用コンピュータ
７２への入力を制限する上記で説明した予め配置または
再構成される入力制限回路を設けてフェールセーフ機能
に必要な信号のみに制限して、例えば、エンジン回転速
度センサ出力、及びエアフロメータ出力のみに制限し
て、フェールセーフ用コンピュータ７２へ入力するよう
にしてもよい。また、入力を制限することなくフェール
セーフ用コンピュータ７２でフェールセーフ機能に必要
な信号のみ選択して使用するようにしてもよい。また、
フェールセーフ用コンピュータ７２に、フェールセーフ
に必要な信号を出力するセンサのみ、例えば、エンジン
回転速度センサ、及びエアフロメータのみを予め接続す
るようにしてもよい。
７２への入力を制限する上記で説明した予め配置または
再構成される入力制限回路を設けてフェールセーフ機能
に必要な信号のみに制限して、例えば、エンジン回転速
度センサ出力、及びエアフロメータ出力のみに制限し
て、フェールセーフ用コンピュータ７２へ入力するよう
にしてもよい。また、入力を制限することなくフェール
セーフ用コンピュータ７２でフェールセーフ機能に必要
な信号のみ選択して使用するようにしてもよい。また、
フェールセーフ用コンピュータ７２に、フェールセーフ
に必要な信号を出力するセンサのみ、例えば、エンジン
回転速度センサ、及びエアフロメータのみを予め接続す
るようにしてもよい。
【００８２】そして、フェールセーフ用コンピュータ７
２は、制御装置が現在フェールセーフモードで運転中で
あることをフェールセーフ機能表示装置６８に表示す
る。
２は、制御装置が現在フェールセーフモードで運転中で
あることをフェールセーフ機能表示装置６８に表示す
る。
【００８３】ＡＢＳ制御コンピュータ４６またはＴＲＣ
用コンピュータ５０が故障した場合も上記と同様であ
り、このときのフェールセーフとしてはＡＢＳ用アクチ
ュエータ及びＴＲＣ用アクチュエータとして使用される
ブレーキアクチュエータへ電源を供給するソレノイドリ
レーをオフすることによりＡＢＳやＴＲＣが作動しない
ようにし、通常のブレーキ機能が確保できるようにする
等がある。
用コンピュータ５０が故障した場合も上記と同様であ
り、このときのフェールセーフとしてはＡＢＳ用アクチ
ュエータ及びＴＲＣ用アクチュエータとして使用される
ブレーキアクチュエータへ電源を供給するソレノイドリ
レーをオフすることによりＡＢＳやＴＲＣが作動しない
ようにし、通常のブレーキ機能が確保できるようにする
等がある。
【００８４】次に本発明の第８の実施の形態について説
明する。本実施の形態は、第６の実施の形態のエンジン
制御センサとエンジン制御コンピュータとの間に設けら
れている回路故障時のフェールセーフに本発明を適用し
たものである。
明する。本実施の形態は、第６の実施の形態のエンジン
制御センサとエンジン制御コンピュータとの間に設けら
れている回路故障時のフェールセーフに本発明を適用し
たものである。
【００８５】第８の実施の形態は、図１４に示すよう
に、エンジン制御センサとして排ガス中の酸素濃度を検
出する酸素センサ８０及びエンジン冷却水温を検出する
水温センサ８２を備えている。酸素センサ８０は、酸素
センサ出力と理論空燃比に対応した基準値とを比較する
比較器８４、及びＦＰＡＡを備えたフェールセーフ用回
路１００に接続されている。比較器８４は、出力切替回
路８６を介してエンジン制御コンピュータ８８に接続さ
れている。
に、エンジン制御センサとして排ガス中の酸素濃度を検
出する酸素センサ８０及びエンジン冷却水温を検出する
水温センサ８２を備えている。酸素センサ８０は、酸素
センサ出力と理論空燃比に対応した基準値とを比較する
比較器８４、及びＦＰＡＡを備えたフェールセーフ用回
路１００に接続されている。比較器８４は、出力切替回
路８６を介してエンジン制御コンピュータ８８に接続さ
れている。
【００８６】また、水温センサ８２は、水温センサ出力
をディジタル信号に変換するＡ／Ｄコンバータ９０、及
び出力切替回路９２を介してエンジン制御コンピュータ
８８に接続されている。エンジン制御コンピュータ８８
は、燃料噴射弁等のエンジン制御アクチュエータ９４に
接続されている。この酸素センサ８０出力及び水温セン
サ８２出力は、エンジン制御コンピュータ８８において
空燃比を理論空燃比に制御する場合に使用される。
をディジタル信号に変換するＡ／Ｄコンバータ９０、及
び出力切替回路９２を介してエンジン制御コンピュータ
８８に接続されている。エンジン制御コンピュータ８８
は、燃料噴射弁等のエンジン制御アクチュエータ９４に
接続されている。この酸素センサ８０出力及び水温セン
サ８２出力は、エンジン制御コンピュータ８８において
空燃比を理論空燃比に制御する場合に使用される。
【００８７】比較器８４及びＡ／Ｄコンバータ９０は、
故障検出回路９６に接続されている。フェールセーフ用
回路１００は、ＦＰＡＡ１００Ａと、比較器の故障時に
対応したフェールセーフ機能を実現するための回路を構
成するためのデータ（比較器用データ）、及びＡ／Ｄコ
ンバータ故障時に対応したフェールセーフ機能を実現す
るための回路を構成するためのデータ（Ａ／Ｄコンバー
タ用データ）を記憶したフェールセーフ用データ保持装
置１００Ｂとから構成されている。フェールセーフ用回
路１００には、フェールセーフ機能表示装置９８が接続
されている。
故障検出回路９６に接続されている。フェールセーフ用
回路１００は、ＦＰＡＡ１００Ａと、比較器の故障時に
対応したフェールセーフ機能を実現するための回路を構
成するためのデータ（比較器用データ）、及びＡ／Ｄコ
ンバータ故障時に対応したフェールセーフ機能を実現す
るための回路を構成するためのデータ（Ａ／Ｄコンバー
タ用データ）を記憶したフェールセーフ用データ保持装
置１００Ｂとから構成されている。フェールセーフ用回
路１００には、フェールセーフ機能表示装置９８が接続
されている。
【００８８】比較器及びＡ／Ｄコンバータが正常の場合
には、図１４に示すように、出力切替回路８６、９２を
介してエンジン制御コンピュータ８８に信号が入力さ
れ、エンジン制御コンピュータからの動作信号としての
制御信号に応じてエンジン制御アクチュエータが正常に
制御され、フェールセーフ機能表示装置９８に正常動作
中であることが表示される。
には、図１４に示すように、出力切替回路８６、９２を
介してエンジン制御コンピュータ８８に信号が入力さ
れ、エンジン制御コンピュータからの動作信号としての
制御信号に応じてエンジン制御アクチュエータが正常に
制御され、フェールセーフ機能表示装置９８に正常動作
中であることが表示される。
【００８９】上記の状態で図１５に示すようにＡ／Ｄコ
ンバータ９０に故障が発生すると、故障検出回路９６に
より、Ａ／Ｄコンバータ９０に故障が発生したことが検
出される。故障検出回路９６によって故障が検出される
と、故障検出回路９６からフェールセーフ用回路１００
にフェールセーフ用データ保持装置１００ＢからＡ／Ｄ
コンバータ用データを読み込む指令が入力される。フェ
ールセーフ用回路１００は、この指令に応じてＡ／Ｄコ
ンバータ用データを読み込み、回路構成をＡ／Ｄコンバ
ータの故障時に対応したフェールセーフ機能を実現する
ための回路構成に変更する。さらに、フェールセーフ用
回路１００は、エンジン制御コンピュータ８８に接続さ
れている出力切替回路８６を切り替え、回路構成が変更
されたフェールセーフ用回路１００から出力された水温
センサ信号がエンジン制御コンピュータに入力されるよ
うにする。
ンバータ９０に故障が発生すると、故障検出回路９６に
より、Ａ／Ｄコンバータ９０に故障が発生したことが検
出される。故障検出回路９６によって故障が検出される
と、故障検出回路９６からフェールセーフ用回路１００
にフェールセーフ用データ保持装置１００ＢからＡ／Ｄ
コンバータ用データを読み込む指令が入力される。フェ
ールセーフ用回路１００は、この指令に応じてＡ／Ｄコ
ンバータ用データを読み込み、回路構成をＡ／Ｄコンバ
ータの故障時に対応したフェールセーフ機能を実現する
ための回路構成に変更する。さらに、フェールセーフ用
回路１００は、エンジン制御コンピュータ８８に接続さ
れている出力切替回路８６を切り替え、回路構成が変更
されたフェールセーフ用回路１００から出力された水温
センサ信号がエンジン制御コンピュータに入力されるよ
うにする。
【００９０】フェールセーフ用回路１００は、水温セン
サ８２からの入力信号から、水温が正常範囲にあるか、
エンジン暖気前に水温であるか、エンジン暖気後の水温
であるかを示す信号をＡ／Ｄコンバータに代わって出力
する。
サ８２からの入力信号から、水温が正常範囲にあるか、
エンジン暖気前に水温であるか、エンジン暖気後の水温
であるかを示す信号をＡ／Ｄコンバータに代わって出力
する。
【００９１】これによってＡ／Ｄコンバータが故障した
場合でも、フェールセーフ機能が実行され、例えば、エ
ンジンが始動しないといった状態を回避することができ
る。また、ユーザには、フェールセーフ機能表示装置９
８によってＡ／Ｄコンバータがフェールセーフモードで
あることが知らされ、通常より機能が低下しており、修
理や点検が必要であることが報知される。
場合でも、フェールセーフ機能が実行され、例えば、エ
ンジンが始動しないといった状態を回避することができ
る。また、ユーザには、フェールセーフ機能表示装置９
８によってＡ／Ｄコンバータがフェールセーフモードで
あることが知らされ、通常より機能が低下しており、修
理や点検が必要であることが報知される。
【００９２】酸素センサに接続された比較器が故障した
場合も上記と同様であり、この場合には例えば、酸素セ
ンサ出力が理論空燃比よりリーンになっているかリッチ
になっているかの信号がフェールセーフ用回路から出力
される。
場合も上記と同様であり、この場合には例えば、酸素セ
ンサ出力が理論空燃比よりリーンになっているかリッチ
になっているかの信号がフェールセーフ用回路から出力
される。
【００９３】次に、第９の実施の態様について説明す
る。第９の実施の態様は、図１６に示すように、図７に
示した第５の実施の態様において、情報処理回路１０1
〜１０ N としてセンサＳ出力に基づいてアクチュエ−タ
Ａを制御するＥＣＵ１１1 〜１１N を用い、故障検出装
置２８1 〜２８N としてウォッチドッグタイマ（ＷＤ
Ｔ）２９1 〜２９N を用い、自己診断回路２６Ａとして
ＷＤＴ診断回路２７Ａを用いたものである。このＷＤＴ
２９1 〜２９N 及びＷＤＴ診断回路２７Ａは、再構成可
能回路２６に設けられており、ＷＤＴ診断回路２７Ａ
は、ＦＰＧＡを書き換えて内部にＷＤＴを構成可能に構
成されている。また、ＷＤＴ診断回路２７Ａには、以下
で説明する自己診断処理ルーチンのプログラムが記憶さ
れている。なお、他の構成は、第５の実施の態様と同様
であるので、図７と対応する部分に同一符号を付して説
明を省略する。
る。第９の実施の態様は、図１６に示すように、図７に
示した第５の実施の態様において、情報処理回路１０1
〜１０ N としてセンサＳ出力に基づいてアクチュエ−タ
Ａを制御するＥＣＵ１１1 〜１１N を用い、故障検出装
置２８1 〜２８N としてウォッチドッグタイマ（ＷＤ
Ｔ）２９1 〜２９N を用い、自己診断回路２６Ａとして
ＷＤＴ診断回路２７Ａを用いたものである。このＷＤＴ
２９1 〜２９N 及びＷＤＴ診断回路２７Ａは、再構成可
能回路２６に設けられており、ＷＤＴ診断回路２７Ａ
は、ＦＰＧＡを書き換えて内部にＷＤＴを構成可能に構
成されている。また、ＷＤＴ診断回路２７Ａには、以下
で説明する自己診断処理ルーチンのプログラムが記憶さ
れている。なお、他の構成は、第５の実施の態様と同様
であるので、図７と対応する部分に同一符号を付して説
明を省略する。
【００９４】次に、ＷＤＴ診断回路による周期Ｔで実行
される自己診断処理ルーチンについて図１７を参照して
説明する。この自己診断処理ルーチンが起動されると、
診断対象のＷＤＴの番号を示すカウント値Ｉが０にイニ
シャライズされ、ステップ１００でカウント値Ｉが１だ
けインクリメントされる。ステップ１０２では、カウン
ト値ＩがＷＤＴの個数であるＮになったか否かを判断
し、Ｎになった場合にはＮ個のＷＤＴの診断が終了した
場合であるので、このルーチンを再起動しカウント値Ｉ
をイニシャライズする。
される自己診断処理ルーチンについて図１７を参照して
説明する。この自己診断処理ルーチンが起動されると、
診断対象のＷＤＴの番号を示すカウント値Ｉが０にイニ
シャライズされ、ステップ１００でカウント値Ｉが１だ
けインクリメントされる。ステップ１０２では、カウン
ト値ＩがＷＤＴの個数であるＮになったか否かを判断
し、Ｎになった場合にはＮ個のＷＤＴの診断が終了した
場合であるので、このルーチンを再起動しカウント値Ｉ
をイニシャライズする。
【００９５】カウント値ＩがＮになっていない場合に
は、ステップ１０４においてＦＰＧＡを書き換えてＷＤ
Ｔ診断回路内部にＩ番目のＷＤＴ（ＷＤＴ（Ｉ）と記
す）と同じ回路（ＷＤＴ（Ｉ）’）を構成し、ＷＤＴ
（Ｉ）の値をＷＤＴ（Ｉ）’にコピーする。これによっ
て、ＷＤＴ（Ｉ）’は、同じ時刻にＷＤＴ（Ｉ）と全く
同じ動作を行う。
は、ステップ１０４においてＦＰＧＡを書き換えてＷＤ
Ｔ診断回路内部にＩ番目のＷＤＴ（ＷＤＴ（Ｉ）と記
す）と同じ回路（ＷＤＴ（Ｉ）’）を構成し、ＷＤＴ
（Ｉ）の値をＷＤＴ（Ｉ）’にコピーする。これによっ
て、ＷＤＴ（Ｉ）’は、同じ時刻にＷＤＴ（Ｉ）と全く
同じ動作を行う。
【００９６】ステップ１０６では、ＷＤＴ（Ｉ）’の出
力とＷＤＴ（Ｉ）の出力とを比較し、２つの回路ＷＤＴ
（Ｉ）’とＷＤＴ（Ｉ）とが同じ出力か否かを一定時間
Ｔ（Ｉ）（＝Ｔ／Ｎ）の間診断する。
力とＷＤＴ（Ｉ）の出力とを比較し、２つの回路ＷＤＴ
（Ｉ）’とＷＤＴ（Ｉ）とが同じ出力か否かを一定時間
Ｔ（Ｉ）（＝Ｔ／Ｎ）の間診断する。
【００９７】ステップ１０８では、２つの回路ＷＤＴ
（Ｉ）’とＷＤＴ（Ｉ）との出力が常に等しいが否かを
判断する。異常があって２つの回路の出力が異なる場合
には、ステップ１１０でＷＤＴ（Ｉ）が異常であること
をシステムに出力し、警告を行う。ＷＤＴ（Ｉ）が正常
であれば、ステップ１００に戻ってＩ＋１番目のＷＤＴ
（Ｉ＋１）に異常があるか否かを上記と同様にして診断
する。そして、Ｎ番目のＷＤＴ（Ｎ）まで順番に診断を
行い、Ｎ個のＷＤＴ全て異常が無ければ、１番目のＷＤ
Ｔ（１）の診断に戻る。
（Ｉ）’とＷＤＴ（Ｉ）との出力が常に等しいが否かを
判断する。異常があって２つの回路の出力が異なる場合
には、ステップ１１０でＷＤＴ（Ｉ）が異常であること
をシステムに出力し、警告を行う。ＷＤＴ（Ｉ）が正常
であれば、ステップ１００に戻ってＩ＋１番目のＷＤＴ
（Ｉ＋１）に異常があるか否かを上記と同様にして診断
する。そして、Ｎ番目のＷＤＴ（Ｎ）まで順番に診断を
行い、Ｎ個のＷＤＴ全て異常が無ければ、１番目のＷＤ
Ｔ（１）の診断に戻る。
【００９８】以上の処理を行うことにより、ＦＰＧＡ上
の故障検出装置であるＷＤＴの自己診断を行うことがで
きる。なお、全てのＷＤＴの構成が同じであれば、ステ
ップ１０４においてＷＤＴを再構成する必要がなく、値
のみコピーすればよい。
の故障検出装置であるＷＤＴの自己診断を行うことがで
きる。なお、全てのＷＤＴの構成が同じであれば、ステ
ップ１０４においてＷＤＴを再構成する必要がなく、値
のみコピーすればよい。
【００９９】このように時分割で回路を切り換えること
で、ＷＤＴの故障に対処するため、全てのＷＤＴを２重
化する場合と比較してより小さい回路でＦＰＧＡ上のＷ
ＤＴの動作を診断することができる。このため、ＷＤＴ
異常によるシステム全体に対する影響を効率よく防止す
ることができ、ひいてはシステム全体の信頼性を向上さ
せることができる。
で、ＷＤＴの故障に対処するため、全てのＷＤＴを２重
化する場合と比較してより小さい回路でＦＰＧＡ上のＷ
ＤＴの動作を診断することができる。このため、ＷＤＴ
異常によるシステム全体に対する影響を効率よく防止す
ることができ、ひいてはシステム全体の信頼性を向上さ
せることができる。
【０１００】
【発明の効果】以上説明したように、請求項１の発明に
よれば、情報処理回路故障時に故障した情報処理回路の
機能の全部を構成することなく一部を構成して代替出力
信号を出力するようにしたので、小型でかつ低コストの
フェールセーフ機能付き情報処理装置を提供することが
できる、という効果が得られる。
よれば、情報処理回路故障時に故障した情報処理回路の
機能の全部を構成することなく一部を構成して代替出力
信号を出力するようにしたので、小型でかつ低コストの
フェールセーフ機能付き情報処理装置を提供することが
できる、という効果が得られる。
【０１０１】また、請求項２の発明によれば、正常時に
必要でかつ故障検出時以降に必要性が低下する故障検出
機能の少なくとも一部を故障した情報処理回路の機能の
一部を構成するように再構成して代替出力信号を出力す
るようにしたので、更に小型でかつ低コストのフェール
セーフ機能付き情報処理装置を提供することができる、
という効果が得られる。
必要でかつ故障検出時以降に必要性が低下する故障検出
機能の少なくとも一部を故障した情報処理回路の機能の
一部を構成するように再構成して代替出力信号を出力す
るようにしたので、更に小型でかつ低コストのフェール
セーフ機能付き情報処理装置を提供することができる、
という効果が得られる。
【０１０２】そして、請求項３の発明によれば、請求項
１及び２の発明において入力信号をフェールセーフに必
要な入力信号のみに制限しているため、フェールセーフ
機能を有効に作動させることができる、という効果が得
られる。
１及び２の発明において入力信号をフェールセーフに必
要な入力信号のみに制限しているため、フェールセーフ
機能を有効に作動させることができる、という効果が得
られる。
【図１】本発明の第１の実施の形態のフェールセーフ機
能付き情報処理装置のブロック図である。
能付き情報処理装置のブロック図である。
【図２】本発明の第２の実施の形態のフェールセーフ機
能付き情報処理装置の正常時の動作を示すブロック図で
ある。
能付き情報処理装置の正常時の動作を示すブロック図で
ある。
【図３】本発明の第２の実施の形態のフェールセーフ機
能付き情報処理装置の情報処理回路故障時の動作を示す
ブロック図である。
能付き情報処理装置の情報処理回路故障時の動作を示す
ブロック図である。
【図４】本発明の第３の実施の形態のフェールセーフ機
能付き情報処理装置の正常時の動作を示すブロック図で
ある。
能付き情報処理装置の正常時の動作を示すブロック図で
ある。
【図５】本発明の第３の実施の形態のフェールセーフ機
能付き情報処理装置の故障時の動作を示すブロック図で
ある。
能付き情報処理装置の故障時の動作を示すブロック図で
ある。
【図６】本発明の第４の実施の形態のフェールセーフ機
能付き情報処理装置の故障時の動作を示すブロック図で
ある。
能付き情報処理装置の故障時の動作を示すブロック図で
ある。
【図７】本発明の第５の実施の形態のフェールセーフ機
能付き情報処理装置のブロック図である。
能付き情報処理装置のブロック図である。
【図８】本発明の各実施の形態に使用可能な相互監視型
故障検出装置の正常時の動作を示すブロック図である。
故障検出装置の正常時の動作を示すブロック図である。
【図９】図８の相互監視型故障検出装置の情報処理回路
故障時の動作を示すブロック図である。
故障時の動作を示すブロック図である。
【図１０】本発明を自動車の制御装置に適用した第６の
実施の形態の正常時の動作を示すブロック図である。
実施の形態の正常時の動作を示すブロック図である。
【図１１】上記第６の実施の形態のエンジン制御コンピ
ュータ故障時の動作を示すブロック図である。
ュータ故障時の動作を示すブロック図である。
【図１２】本発明を自動車の制御装置に適用した第７の
実施の形態の正常時の動作を示すブロック図である。
実施の形態の正常時の動作を示すブロック図である。
【図１３】上記第７の実施の形態のエンジン制御コンピ
ュータ故障時の動作を示すブロック図である。
ュータ故障時の動作を示すブロック図である。
【図１４】本発明を自動車の制御装置に適用した第８の
実施の形態の正常時の動作を示すブロック図である。
実施の形態の正常時の動作を示すブロック図である。
【図１５】上記第８の実施の形態のエンジン制御コンピ
ュータ故障時の動作を示すブロック図である。
ュータ故障時の動作を示すブロック図である。
【図１６】上記第９の実施の形態のブロック図である。
【図１７】上記第９の実施の形態の自己診断処理ルーチ
ンを示す流れ図である。
ンを示す流れ図である。
１０1 〜１０N 情報処理回路 １２1 〜１２N 故障検出装置 １４ 入力制限回路 １６ 再構成手段 ２０ 再構成データ保持回路 ２２1 〜２２N 出力切替回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中條 直也 愛知県愛知郡長久手町大字長湫字横道41番 地の１株式会社豊田中央研究所内
Claims (3)
- 【請求項１】入力信号に対応する動作信号を出力する複
数の情報処理回路と、 前記複数の情報処理回路各々の故障を検出する故障検出
装置と、 前記複数の情報処理回路各々の機能の一部を構成するた
めの再構成情報を前記複数の情報処理回路各々に対応し
て記憶した再構成情報保持部と、 前記故障検出装置により故障が検出されたときに、前記
故障検出装置により故障が検出された情報処理回路に対
応する再構成情報に基づいて故障した情報処理回路の機
能の一部を構成し、前記入力信号に対する代替出力信号
を出力する再構成可能回路と、 前記複数の情報処理回路各々に対応して設けられると共
に、対応する情報処理回路正常時には対応する情報処理
回路から出力された動作信号を出力し、対応する情報処
理回路故障時には前記再構成可能回路から出力された代
替出力信号を出力する出力切替回路と、 を含むフェールセーフ機能付き情報処理装置。 - 【請求項２】入力信号に対応する動作信号を出力する複
数の情報処理回路と、 前記複数の情報処理回路各々の機能の一部を構成するた
めの再構成情報を前記複数の情報処理回路各々に対応し
て記憶した再構成情報保持部と、 前記複数の情報処理回路各々の故障を検出する故障検出
機能を備えると共に、前記故障検出機能により故障が検
出されたときに故障が検出された情報処理回路に対応す
る再構成情報に基づいて、前記故障検出機能の少なくと
も一部を変更して故障した情報処理回路の機能の一部を
持つように再構成し、前記入力信号に対する代替出力信
号を出力する再構成可能回路と、 前記複数の情報処理回路各々に対応して設けられると共
に、対応する情報処理回路正常時には対応する情報処理
回路から出力された動作信号を出力し、対応する情報処
理回路故障時には前記再構成可能回路から出力された代
替出力信号を出力する出力切替回路と、 を含むフェールセーフ機能付き情報処理装置。 - 【請求項３】故障した情報処理回路の機能の一部を構成
する再構成可能回路への入力信号を代替出力信号の出力
に必要な入力信号に制限して前記再構成可能回路へ入力
する入力制限回路を更に含む請求項１または２のフェー
ルセーフ機能付き情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10959599A JP4113934B2 (ja) | 1998-07-09 | 1999-04-16 | フェールセーフ機能付き情報処理装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-194579 | 1998-07-09 | ||
| JP19457998 | 1998-07-09 | ||
| JP10959599A JP4113934B2 (ja) | 1998-07-09 | 1999-04-16 | フェールセーフ機能付き情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000081991A true JP2000081991A (ja) | 2000-03-21 |
| JP4113934B2 JP4113934B2 (ja) | 2008-07-09 |
Family
ID=26449327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10959599A Expired - Fee Related JP4113934B2 (ja) | 1998-07-09 | 1999-04-16 | フェールセーフ機能付き情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4113934B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006053873A (ja) * | 2004-08-16 | 2006-02-23 | Fujitsu Ltd | 機能装置、機能維持方法及び機能維持プログラム |
| JP2006309700A (ja) * | 2005-03-31 | 2006-11-09 | Fujitsu Ltd | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 |
| JP2007188315A (ja) * | 2006-01-13 | 2007-07-26 | Canon Inc | デバイス故障検出装置、制御方法、及びプログラム |
| US7441140B2 (en) | 2004-09-17 | 2008-10-21 | Denso Corporation | Signal processing system |
| WO2011087020A1 (ja) * | 2010-01-15 | 2011-07-21 | 株式会社日立製作所 | 組み込み装置及び組み込みシステム |
| US8090982B2 (en) | 2007-06-11 | 2012-01-03 | Toyota Jidosha Kabushiki Kaisha | Multiprocessor system enabling controlling with specific processor under abnormal operation and control method thereof |
| JP2012022364A (ja) * | 2010-07-12 | 2012-02-02 | Renesas Electronics Corp | 半導体装置 |
| JP2019003284A (ja) * | 2017-06-12 | 2019-01-10 | 日立オートモティブシステムズ株式会社 | 電子制御装置、車載システム、および電源装置 |
| DE112017006135T5 (de) | 2017-01-10 | 2019-08-22 | Mitsubishi Electric Corporation | Ersetzungseinrichtung, informationsverarbeitungssystem und ersetzungsverfahren |
| CN110667599A (zh) * | 2018-07-03 | 2020-01-10 | 本田技研工业株式会社 | 控制装置、控制单元、控制方法及存储介质 |
| JP2020052479A (ja) * | 2018-09-25 | 2020-04-02 | 三菱電機株式会社 | 車両用制御装置および車両制御方法 |
| CN114283956A (zh) * | 2021-11-17 | 2022-04-05 | 中国核电工程有限公司 | 一种传感器智能数据重构方法及系统 |
-
1999
- 1999-04-16 JP JP10959599A patent/JP4113934B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006053873A (ja) * | 2004-08-16 | 2006-02-23 | Fujitsu Ltd | 機能装置、機能維持方法及び機能維持プログラム |
| US7441140B2 (en) | 2004-09-17 | 2008-10-21 | Denso Corporation | Signal processing system |
| JP2006309700A (ja) * | 2005-03-31 | 2006-11-09 | Fujitsu Ltd | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 |
| US7535255B2 (en) | 2005-03-31 | 2009-05-19 | Fujitsu Limited | Logic integrated circuit having dynamic substitution function, information processing apparatus using the same, and dynamic substitution method of logic integrated circuit |
| JP2007188315A (ja) * | 2006-01-13 | 2007-07-26 | Canon Inc | デバイス故障検出装置、制御方法、及びプログラム |
| US8090982B2 (en) | 2007-06-11 | 2012-01-03 | Toyota Jidosha Kabushiki Kaisha | Multiprocessor system enabling controlling with specific processor under abnormal operation and control method thereof |
| CN102667729A (zh) * | 2010-01-15 | 2012-09-12 | 株式会社日立制作所 | 嵌入式装置以及嵌入式系统 |
| WO2011087020A1 (ja) * | 2010-01-15 | 2011-07-21 | 株式会社日立製作所 | 組み込み装置及び組み込みシステム |
| JP2012022364A (ja) * | 2010-07-12 | 2012-02-02 | Renesas Electronics Corp | 半導体装置 |
| DE112017006135T5 (de) | 2017-01-10 | 2019-08-22 | Mitsubishi Electric Corporation | Ersetzungseinrichtung, informationsverarbeitungssystem und ersetzungsverfahren |
| US11314606B2 (en) | 2017-01-10 | 2022-04-26 | Mitsubishi Electric Corporation | Substitution device, information processing system, and substitution method |
| JP2019003284A (ja) * | 2017-06-12 | 2019-01-10 | 日立オートモティブシステムズ株式会社 | 電子制御装置、車載システム、および電源装置 |
| US11192507B2 (en) | 2017-06-12 | 2021-12-07 | Hitachi Astemo, Ltd. | Electronic control device, in-vehicle system, and power supply device |
| CN110667599A (zh) * | 2018-07-03 | 2020-01-10 | 本田技研工业株式会社 | 控制装置、控制单元、控制方法及存储介质 |
| JP2020008950A (ja) * | 2018-07-03 | 2020-01-16 | 本田技研工業株式会社 | 制御装置、制御ユニット、制御方法、およびプログラム |
| US11527115B2 (en) | 2018-07-03 | 2022-12-13 | Honda Motor Co., Ltd. | Control device, control unit, control method, and storage medium |
| JP2020052479A (ja) * | 2018-09-25 | 2020-04-02 | 三菱電機株式会社 | 車両用制御装置および車両制御方法 |
| CN114283956A (zh) * | 2021-11-17 | 2022-04-05 | 中国核电工程有限公司 | 一种传感器智能数据重构方法及系统 |
| WO2023088355A1 (zh) * | 2021-11-17 | 2023-05-25 | 中国核电工程有限公司 | 一种传感器智能数据重构方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4113934B2 (ja) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000081991A (ja) | フェ―ルセ―フ機能付き情報処理装置 | |
| JP5032434B2 (ja) | システムに対する制御装置および制御装置の駆動方法 | |
| US6625688B1 (en) | Method and circuit for analysis of the operation of a microcontroller using signature analysis of memory | |
| US6415394B1 (en) | Method and circuit for analysis of the operation of a microcontroller using signature analysis during operation | |
| CN101349905B (zh) | 引擎控制模块的双核体系结构 | |
| JP3255693B2 (ja) | 自動車のマルチコンピュータシステム | |
| US6076172A (en) | Monitoting system for electronic control unit | |
| JP2001521661A (ja) | 安全上重要な制御装置のためのマイクロプロセッサ装置 | |
| JP2001063492A (ja) | 車両安全制御装置の電子制御装置 | |
| KR100374090B1 (ko) | 브레이크장치용회로장치 | |
| US5713643A (en) | Control circuit for automotive vehicle motion control systems | |
| US20020056056A1 (en) | Electronic control apparatus with memory validation and method | |
| US20050225165A1 (en) | Brake by-wire control system | |
| JP3578638B2 (ja) | マイコン用メモリの診断装置 | |
| JP2004533686A (ja) | 安全上重要な制御のための方法、マイクロプロセッサシステムおよびその使用 | |
| US8117490B2 (en) | Microprocessor memory management | |
| US6856940B2 (en) | Method and device for monitoring the functioning of a system | |
| JPH07293320A (ja) | 電子制御装置 | |
| JP2016170567A (ja) | 自動車用電子制御装置 | |
| KR20050084077A (ko) | 전자 회로 및 내장형 시스템 | |
| US6928346B2 (en) | Method for monitoring the functioning of a control unit | |
| JP2000337203A (ja) | 電子制御システムのフェイルセーフ装置 | |
| US20070294007A1 (en) | Active Front Steer Angle Sensor Failure Detection System and Method | |
| JPH0717337A (ja) | 電子制御ユニットの故障判定方法及び故障判定装置 | |
| JP3830837B2 (ja) | センサ自己診断信号適正処理機能付き車載電子制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050526 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050526 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |