JPH0844581A - 自己修復機能付き情報処理装置 - Google Patents
自己修復機能付き情報処理装置Info
- Publication number
- JPH0844581A JPH0844581A JP6178846A JP17884694A JPH0844581A JP H0844581 A JPH0844581 A JP H0844581A JP 6178846 A JP6178846 A JP 6178846A JP 17884694 A JP17884694 A JP 17884694A JP H0844581 A JPH0844581 A JP H0844581A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- processing unit
- logical
- spare
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Hardware Redundancy (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、プログラミング可能な情報処理装
置で、特に、自己修復機能をもつものに関し、障害に対
してその構成要素を元来の正常な機能を再現できるよう
に自動的に再構成することにより、多重障害に対応しつ
つ装置を小型化，低価格化することを目的とする。 【構成】 論理構成要素１Ａにより構成され所定機能を
実現する論理処理部１と、論理構成要素により再構成可
能に構成され論理処理部１の所定機能を再現しうる予備
論理処理部２と、論理処理部１の構成データを保持する
データ保持手段３と、論理処理部１での障害発生を検出
する障害検出手段４と、障害検出手段４による障害発生
検出時にデータ保持手段３から読み出した構成データに
基づき予備論理処理部２を論理処理部１と同一の論理回
路構成になるように再構成する再構成手段５とをそなえ
るように構成する。
置で、特に、自己修復機能をもつものに関し、障害に対
してその構成要素を元来の正常な機能を再現できるよう
に自動的に再構成することにより、多重障害に対応しつ
つ装置を小型化，低価格化することを目的とする。 【構成】 論理構成要素１Ａにより構成され所定機能を
実現する論理処理部１と、論理構成要素により再構成可
能に構成され論理処理部１の所定機能を再現しうる予備
論理処理部２と、論理処理部１の構成データを保持する
データ保持手段３と、論理処理部１での障害発生を検出
する障害検出手段４と、障害検出手段４による障害発生
検出時にデータ保持手段３から読み出した構成データに
基づき予備論理処理部２を論理処理部１と同一の論理回
路構成になるように再構成する再構成手段５とをそなえ
るように構成する。
Description
【０００１】（目次） 産業上の利用分野 従来の技術（図３１） 発明が解決しようとする課題 課題を解決するための手段（図１，図２） 作用（図１，図２） 実施例 ・第１実施例の説明（図３〜図８） ・第２実施例の説明（図９〜図１５） ・第３実施例の説明（図１６，図１７） ・第４実施例の説明（図１８，図１９） ・第５実施例の説明（図２０，図２１） ・第６実施例の説明（図２２，図２３） ・第７実施例の説明（図２４，図２５） ・第８実施例の説明（図２６，図２７） ・第９実施例の説明（図２８〜図３０） 発明の効果
【０００２】
【産業上の利用分野】本発明は、プログラミング可能な
情報処理装置（例えば論理モジュール，集積回路，ユニ
ット，情報処理器，計算機システム）に関し、特に、自
己修復機能をもつ情報処理装置に関する。
情報処理装置（例えば論理モジュール，集積回路，ユニ
ット，情報処理器，計算機システム）に関し、特に、自
己修復機能をもつ情報処理装置に関する。
【０００３】
【従来の技術】近年、情報処理システムに対しその信頼
性を高めることが要求されており、例えば障害発生時に
は情報処理システム自体がオペレータ等に頼ることなく
復旧処理を行なえるようにして、信頼性を高めた情報処
理システムが提案されている。このような情報処理シス
テムとしては、システムの一部においてハードウェア障
害が発生した場合においても、システム全体としての動
作を止めることなく、障害部位の切り離しや代替回路の
稼働等により、人手を介さないで障害の復旧が行なえる
ようにした自己修復機能を有するものがある。
性を高めることが要求されており、例えば障害発生時に
は情報処理システム自体がオペレータ等に頼ることなく
復旧処理を行なえるようにして、信頼性を高めた情報処
理システムが提案されている。このような情報処理シス
テムとしては、システムの一部においてハードウェア障
害が発生した場合においても、システム全体としての動
作を止めることなく、障害部位の切り離しや代替回路の
稼働等により、人手を介さないで障害の復旧が行なえる
ようにした自己修復機能を有するものがある。
【０００４】上記の自己修復機能付き情報処理システム
としては、例えば、ホットスタンバイ方式に代表される
ように、構成要素を多重化し主系で障害が発生した時に
予備系へ切り替える方式によるものの他に、図３１に示
すような方式によるものが提案されている。即ち、この
図３１に示す自己修復機能付き情報処理システムは、例
えば無停止型コンピュータに代表されるような高信頼情
報処理装置にみられるものであり、この図３１におい
て、２０１はＣＰＵボード、２０２はＬＡＮボード、２
０３は回線ボードであり、これらはそれぞれプリント板
ユニットにより構成される一方、複数のプリント板ユニ
ットにより多重化して構成されている。
としては、例えば、ホットスタンバイ方式に代表される
ように、構成要素を多重化し主系で障害が発生した時に
予備系へ切り替える方式によるものの他に、図３１に示
すような方式によるものが提案されている。即ち、この
図３１に示す自己修復機能付き情報処理システムは、例
えば無停止型コンピュータに代表されるような高信頼情
報処理装置にみられるものであり、この図３１におい
て、２０１はＣＰＵボード、２０２はＬＡＮボード、２
０３は回線ボードであり、これらはそれぞれプリント板
ユニットにより構成される一方、複数のプリント板ユニ
ットにより多重化して構成されている。
【０００５】また、各プリント板ユニットは、複数の集
積回路により、それぞれ、ＣＰＵボード２０１，ＬＡＮ
ボード２０２及び回線ボード２０３として機能するよう
に構成されている。さらに、２０４はＣＰＵボード２０
１，ＬＡＮボード２０２及び回線ボード２０３を相互に
接続するバックプレーンボード、２０５はＬＡＮのトラ
ンシーバ、２０６は回線切替器、２０７は回線切替器２
０６に接続された回線網である。
積回路により、それぞれ、ＣＰＵボード２０１，ＬＡＮ
ボード２０２及び回線ボード２０３として機能するよう
に構成されている。さらに、２０４はＣＰＵボード２０
１，ＬＡＮボード２０２及び回線ボード２０３を相互に
接続するバックプレーンボード、２０５はＬＡＮのトラ
ンシーバ、２０６は回線切替器、２０７は回線切替器２
０６に接続された回線網である。
【０００６】このような構成により、図３１に示す自己
修復機能付き情報処理システムにおいては、多重化され
た各プリント板ユニットのうち、一枚のプリント板ユニ
ットを動作させ、動作中のプリント板ユニットが故障し
た場合には、そのプリント板ユニットの動作を停止さ
せ、予備のプリント板ユニットを動作させて運転を継続
することが行なわれる。
修復機能付き情報処理システムにおいては、多重化され
た各プリント板ユニットのうち、一枚のプリント板ユニ
ットを動作させ、動作中のプリント板ユニットが故障し
た場合には、そのプリント板ユニットの動作を停止さ
せ、予備のプリント板ユニットを動作させて運転を継続
することが行なわれる。
【０００７】具体的には、１枚の回線ボード２０３が動
作している際に、この動作中の回線ボード２０３に故障
が発生した場合には、その回線ボード２０３の動作を停
止させ、回線切替器２０６により例えば予備の回線ボー
ド２０３を動作させて運転を継続させている。
作している際に、この動作中の回線ボード２０３に故障
が発生した場合には、その回線ボード２０３の動作を停
止させ、回線切替器２０６により例えば予備の回線ボー
ド２０３を動作させて運転を継続させている。
【０００８】
【発明が解決しようとする課題】しかしながら、第１の
方式による自己修復機能付き情報処理システムでは、シ
ステムの一構成要素としての集積回路一つが壊れただけ
でもあっても、システムごと切り替える必要があるた
め、現用系及び予備系としての情報処理システムをそな
えなければならず、システムが大型で高価格になるとい
う課題がある。
方式による自己修復機能付き情報処理システムでは、シ
ステムの一構成要素としての集積回路一つが壊れただけ
でもあっても、システムごと切り替える必要があるた
め、現用系及び予備系としての情報処理システムをそな
えなければならず、システムが大型で高価格になるとい
う課題がある。
【０００９】また、現用系の故障又は障害に基づいて、
システムの運転が現用系から予備系に切り替わると、こ
の現用系の故障は、予備系が継続して運転されている間
に、人手により修理または交換を行なう必要があるた
め、現用系の修理中に予備系に障害が発生した場合（多
重障害）に対応することができないという課題もある。
また、第２の方式による自己修復機能付き情報処理シス
テムでは、集積回路一つが壊れてもシステムごと切り替
える必要はないが、各プリント板ユニットを丸ごと二重
化させる必要があり、システムの大型化を避けることが
できなかった。
システムの運転が現用系から予備系に切り替わると、こ
の現用系の故障は、予備系が継続して運転されている間
に、人手により修理または交換を行なう必要があるた
め、現用系の修理中に予備系に障害が発生した場合（多
重障害）に対応することができないという課題もある。
また、第２の方式による自己修復機能付き情報処理シス
テムでは、集積回路一つが壊れてもシステムごと切り替
える必要はないが、各プリント板ユニットを丸ごと二重
化させる必要があり、システムの大型化を避けることが
できなかった。
【００１０】このため、解決策として、記憶回路におけ
る交替メモリや、磁気ディスク装置における代替セクタ
領域を用意する方式に代表されるように、小さな単位で
故障箇所を予備部分に置き換える方式が考えられるが、
この方式では予備部分を小型化できるという利点がある
ものの、予備部分はメモリや磁気ディスク等のメモリ機
能を有する特定部分であり、メモリ機能を有しない他の
部分で障害が発生した場合には代替とすることができな
い課題がある。
る交替メモリや、磁気ディスク装置における代替セクタ
領域を用意する方式に代表されるように、小さな単位で
故障箇所を予備部分に置き換える方式が考えられるが、
この方式では予備部分を小型化できるという利点がある
ものの、予備部分はメモリや磁気ディスク等のメモリ機
能を有する特定部分であり、メモリ機能を有しない他の
部分で障害が発生した場合には代替とすることができな
い課題がある。
【００１１】特に、人工衛星等の隔離された空間で用い
られるシステムでは、外部から部品の取替などの処置を
施すことがほとんど不可能であり、このようなシステム
については、その内部のみで出来る限り自己修復を行な
うことが望まれる。しかし、上述した第１および第２の
方式では、修復に限界があり、ごく一部で故障が発生
し、その他の多くの部分が正常な場合でも、システム毎
あるいはユニット毎切り替えられるため、多くの正常な
部分を全く利用することができなかった。
られるシステムでは、外部から部品の取替などの処置を
施すことがほとんど不可能であり、このようなシステム
については、その内部のみで出来る限り自己修復を行な
うことが望まれる。しかし、上述した第１および第２の
方式では、修復に限界があり、ごく一部で故障が発生
し、その他の多くの部分が正常な場合でも、システム毎
あるいはユニット毎切り替えられるため、多くの正常な
部分を全く利用することができなかった。
【００１２】本発明は、このような課題に鑑み創案され
たもので、情報処理装置におけるさまざまな構成要素の
障害に対してその構成要素を元来の正常な機能を再現で
きるように自動的に再構成することにより、多重障害に
対応しつつ装置を小型化，低価格化した、自己修復機能
付き情報処理装置を提供することを目的とする。
たもので、情報処理装置におけるさまざまな構成要素の
障害に対してその構成要素を元来の正常な機能を再現で
きるように自動的に再構成することにより、多重障害に
対応しつつ装置を小型化，低価格化した、自己修復機能
付き情報処理装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】図１（ａ），（ｂ）は第
１の発明の原理ブロック図であり、図１（ａ）は障害発
生時の情報処理装置６を示すものであり、図１（ｂ）は
同図（ａ）での障害が復旧した時の情報処理装置６を示
すものである。また、この図１（ａ），（ｂ）に示す情
報処理装置６は、論理処理部１，予備論理処理部２，デ
ータ保持手段３，障害検出手段４及び再構成手段５をそ
なえている。
１の発明の原理ブロック図であり、図１（ａ）は障害発
生時の情報処理装置６を示すものであり、図１（ｂ）は
同図（ａ）での障害が復旧した時の情報処理装置６を示
すものである。また、この図１（ａ），（ｂ）に示す情
報処理装置６は、論理処理部１，予備論理処理部２，デ
ータ保持手段３，障害検出手段４及び再構成手段５をそ
なえている。
【００１４】ここで、論理処理部１は、複数の論理構成
要素１Ａにより論理回路として再構成可能に構成されて
いるものであり、予備論理処理部２は、複数の論理構成
要素１Ａにより論理回路として再構成可能に構成され、
各論理処理部１の所定機能を再現しうるもので、この予
備論理処理部２は少なくとも一つそなえられている。ま
た、データ保持手段３は、論理処理部１における論理回
路構成データを保持するものであり、障害検出手段４
は、論理処理部１での障害発生を検出するものである。
要素１Ａにより論理回路として再構成可能に構成されて
いるものであり、予備論理処理部２は、複数の論理構成
要素１Ａにより論理回路として再構成可能に構成され、
各論理処理部１の所定機能を再現しうるもので、この予
備論理処理部２は少なくとも一つそなえられている。ま
た、データ保持手段３は、論理処理部１における論理回
路構成データを保持するものであり、障害検出手段４
は、論理処理部１での障害発生を検出するものである。
【００１５】さらに、５は再構成手段であり、この再構
成手段５は、障害検出手段４により論理処理部１での障
害の発生を検出した場合、当該障害の発生した論理処理
部１についての論理回路構成データをデータ保持手段３
から読み出し、その論理回路構成データに基づいて、予
備論理処理部２を、複数の論理構成要素１Ａにより当該
障害の発生した論理処理部１と同一の論理回路構成にな
るように再構成するものである（請求項１）。
成手段５は、障害検出手段４により論理処理部１での障
害の発生を検出した場合、当該障害の発生した論理処理
部１についての論理回路構成データをデータ保持手段３
から読み出し、その論理回路構成データに基づいて、予
備論理処理部２を、複数の論理構成要素１Ａにより当該
障害の発生した論理処理部１と同一の論理回路構成にな
るように再構成するものである（請求項１）。
【００１６】また、当該障害の発生した論理処理部１に
おける当該障害の発生要因にかかる論理構成要素１Ａを
診断する論理構成要素診断手段がそなえられ、論理構成
要素診断手段により診断された当該障害の発生要因にか
かる論理構成要素を除いた論理構成要素１Ａからなる、
当該障害の発生した論理処理部を、予備論理処理部２と
して用いることができる（請求項２）。
おける当該障害の発生要因にかかる論理構成要素１Ａを
診断する論理構成要素診断手段がそなえられ、論理構成
要素診断手段により診断された当該障害の発生要因にか
かる論理構成要素を除いた論理構成要素１Ａからなる、
当該障害の発生した論理処理部を、予備論理処理部２と
して用いることができる（請求項２）。
【００１７】さらに、論理処理部１が複数そなえられて
いる場合、予備論理処理部２を、複数の論理処理部１の
うちの特定の論理処理部１と同一の論理回路構成に予め
構成しておくこともできる（請求項３）。また、当該障
害の発生した論理処理部１に代えて予備論理処理部２を
使用している代替使用情報を記憶する記憶手段がそなえ
られ、予備論理処理部２の代替使用以後の電源投入時も
しくはリセット時には、記憶手段の代替使用情報に基づ
いて、当該障害の発生した論理処理部１に代えて予備論
理処理部２を使用することができる（請求項４）。
いる場合、予備論理処理部２を、複数の論理処理部１の
うちの特定の論理処理部１と同一の論理回路構成に予め
構成しておくこともできる（請求項３）。また、当該障
害の発生した論理処理部１に代えて予備論理処理部２を
使用している代替使用情報を記憶する記憶手段がそなえ
られ、予備論理処理部２の代替使用以後の電源投入時も
しくはリセット時には、記憶手段の代替使用情報に基づ
いて、当該障害の発生した論理処理部１に代えて予備論
理処理部２を使用することができる（請求項４）。
【００１８】さらに、未使用状態の予備論理処理部２も
しくは障害発生後の論理処理部１に対する給電を禁止す
る給電禁止手段をそなえることもできる（請求項５）。
また、論理処理部１が複数そなえられている場合、障害
検出手段４および再構成手段５が各論理処理部１毎にそ
なえられる一方、データ保持手段３および障害論理要素
診断手段を複数の論理処理部１に対して共通にそなえる
ことができる（請求項６）。
しくは障害発生後の論理処理部１に対する給電を禁止す
る給電禁止手段をそなえることもできる（請求項５）。
また、論理処理部１が複数そなえられている場合、障害
検出手段４および再構成手段５が各論理処理部１毎にそ
なえられる一方、データ保持手段３および障害論理要素
診断手段を複数の論理処理部１に対して共通にそなえる
ことができる（請求項６）。
【００１９】さらに、論理構成要素１Ａを、論理回路の
最小構成要素である論理セルとすることができ（請求項
７）、この場合においては、論理処理部１および予備論
理処理部２を、複数の論理セルからなる論理モジュール
としたり（請求項８）、複数の論理セルからなる論理モ
ジュールを複数そなえてなる集積回路としたりすること
ができる（請求項９）。
最小構成要素である論理セルとすることができ（請求項
７）、この場合においては、論理処理部１および予備論
理処理部２を、複数の論理セルからなる論理モジュール
としたり（請求項８）、複数の論理セルからなる論理モ
ジュールを複数そなえてなる集積回路としたりすること
ができる（請求項９）。
【００２０】また、この場合において、論理処理部１お
よび予備論理処理部２を、複数の集積回路からなるユニ
ットとし、各集積回路を、複数の論理セルからなる論理
モジュールを複数そなえて構成することができるほか
（請求項１０）、論理処理部１および予備論理処理部２
を、複数の集積回路からなるユニットを複数そなえてな
る情報処理器とし、各集積回路を、複数の論理セルから
なる論理モジュールを複数そなえて構成することができ
る（請求項１１）。
よび予備論理処理部２を、複数の集積回路からなるユニ
ットとし、各集積回路を、複数の論理セルからなる論理
モジュールを複数そなえて構成することができるほか
（請求項１０）、論理処理部１および予備論理処理部２
を、複数の集積回路からなるユニットを複数そなえてな
る情報処理器とし、各集積回路を、複数の論理セルから
なる論理モジュールを複数そなえて構成することができ
る（請求項１１）。
【００２１】図２（ａ），（ｂ）は第２の発明の原理ブ
ロック図であり、図２（ａ）は障害発生時の情報処理装
置１４を示すものであり、図２（ｂ）は同図（ａ）での
障害が復旧した時の情報処理装置１４を示すものであ
る。ここで、１３は論理処理部であり、この論理処理部
１３は、複数の論理構成要素７Ａにより論理回路として
構成され、所定機能を実現するものであり、７Ｂは複数
の予備論理構成要素であり、この予備論理構成要素７Ｂ
は通常時には使用されないようになっている。
ロック図であり、図２（ａ）は障害発生時の情報処理装
置１４を示すものであり、図２（ｂ）は同図（ａ）での
障害が復旧した時の情報処理装置１４を示すものであ
る。ここで、１３は論理処理部であり、この論理処理部
１３は、複数の論理構成要素７Ａにより論理回路として
構成され、所定機能を実現するものであり、７Ｂは複数
の予備論理構成要素であり、この予備論理構成要素７Ｂ
は通常時には使用されないようになっている。
【００２２】また、８はデータ保持手段であり、このデ
ータ保持手段８は、論理処理部１３における論理回路構
成データを保持するものである。さらに、９は障害検出
手段であり、この障害検出手段９は、論理処理部１３で
の障害の発生を検出するものである。また、１０は障害
論理要素診断手段であり、この障害論理要素診断手段１
０は、障害の発生した論理処理部１３における当該障害
の発生要因にかかる論理構成要素７Ａを診断するもので
ある。
ータ保持手段８は、論理処理部１３における論理回路構
成データを保持するものである。さらに、９は障害検出
手段であり、この障害検出手段９は、論理処理部１３で
の障害の発生を検出するものである。また、１０は障害
論理要素診断手段であり、この障害論理要素診断手段１
０は、障害の発生した論理処理部１３における当該障害
の発生要因にかかる論理構成要素７Ａを診断するもので
ある。
【００２３】１１は再構成データ計算手段であり、この
再構成データ計算手段１１は、障害検出手段９により論
理処理部１３での障害の発生を検出した場合、当該障害
の発生した論理処理部１３についての論理回路構成デー
タをデータ保持手段８から読み出し、その論理回路構成
データに基づき、予備論理構成要素７Ｂと、障害論理要
素診断手段１０により診断された当該障害の発生要因に
かかる論理構成要素７Ａを除いた論理構成要素とを用い
て当該障害の発生した論理処理部１３と同一機能を再構
成するための再構成データを算出するものである。
再構成データ計算手段１１は、障害検出手段９により論
理処理部１３での障害の発生を検出した場合、当該障害
の発生した論理処理部１３についての論理回路構成デー
タをデータ保持手段８から読み出し、その論理回路構成
データに基づき、予備論理構成要素７Ｂと、障害論理要
素診断手段１０により診断された当該障害の発生要因に
かかる論理構成要素７Ａを除いた論理構成要素とを用い
て当該障害の発生した論理処理部１３と同一機能を再構
成するための再構成データを算出するものである。
【００２４】さらに、１２は再構成手段であり、この再
構成手段１２は、再構成データ計算手段１１により算出
された再構成データに基づいて、論理処理部１３を、予
備論理構成要素７Ｂと障害論理要素診断手段１０により
診断された当該障害の発生要因にかかる論理構成要素７
Ａを除いた論理構成要素とにより当該障害の発生した論
理処理部１３と同一機能を実現するように再構成するも
のである（請求項１２）。
構成手段１２は、再構成データ計算手段１１により算出
された再構成データに基づいて、論理処理部１３を、予
備論理構成要素７Ｂと障害論理要素診断手段１０により
診断された当該障害の発生要因にかかる論理構成要素７
Ａを除いた論理構成要素とにより当該障害の発生した論
理処理部１３と同一機能を実現するように再構成するも
のである（請求項１２）。
【００２５】また、当該障害の発生要因にかかる論理構
成要素７Ａに代えて予備論理構成要素７Ｂを使用してい
る代替使用情報を記憶する記憶手段がそなえられ、予備
論理構成要素７Ｂの代替使用以後の電源投入時もしくは
リセット時には、記憶手段の代替使用情報に基づいて、
当該障害の発生要因にかかる論理構成要素７Ａに代えて
予備論理構成要素７Ｂを使用することができる（請求項
１３）。
成要素７Ａに代えて予備論理構成要素７Ｂを使用してい
る代替使用情報を記憶する記憶手段がそなえられ、予備
論理構成要素７Ｂの代替使用以後の電源投入時もしくは
リセット時には、記憶手段の代替使用情報に基づいて、
当該障害の発生要因にかかる論理構成要素７Ａに代えて
予備論理構成要素７Ｂを使用することができる（請求項
１３）。
【００２６】さらに、未使用状態の予備論理構成要素７
Ｂもしくは当該障害の発生要因にかかる論理構成要素７
Ａに対する給電を禁止する給電禁止手段をそなえること
もできる（請求項１４）。また、障害の発生に伴い予備
論理構成要素７Ｂを再構成に使用した結果、論理処理部
１３の予備論理構成要素７Ｂの数が一定の基準値以下と
なった場合に、その旨を通知する通知手段をそなえるこ
とができる（請求項１５）。
Ｂもしくは当該障害の発生要因にかかる論理構成要素７
Ａに対する給電を禁止する給電禁止手段をそなえること
もできる（請求項１４）。また、障害の発生に伴い予備
論理構成要素７Ｂを再構成に使用した結果、論理処理部
１３の予備論理構成要素７Ｂの数が一定の基準値以下と
なった場合に、その旨を通知する通知手段をそなえるこ
とができる（請求項１５）。
【００２７】さらに、複数の予備論理構成要素７Ｂを、
論理処理部１３内に予め論理構成要素７Ａと同等の機能
に構成してから設けてもよいし（請求項１６）、論理処
理部１３での障害の発生時に再構成データ計算手段１１
により算出された再構成データに応じて、論理処理部１
３の外部から追加するように構成してもよい（請求項１
７）。
論理処理部１３内に予め論理構成要素７Ａと同等の機能
に構成してから設けてもよいし（請求項１６）、論理処
理部１３での障害の発生時に再構成データ計算手段１１
により算出された再構成データに応じて、論理処理部１
３の外部から追加するように構成してもよい（請求項１
７）。
【００２８】また、論理処理部１３が複数そなえられて
いる場合、予備論理構成要素７Ｂとして、当該障害の発
生した論理処理部１３以外の論理処理部１３における論
理構成要素７Ａを用いることができる（請求項１８）。
さらに、複数の論理構成要素７Ａにより論理回路として
再構成可能に構成され、各論理処理部１３の所定機能を
再現しうる少なくとも一つの予備論理処理部がそなえら
れ、再構成データ計算手段１１による再構成データの算
出が不能となった場合、再構成手段１２が、当該再構成
不能になった論理処理部１３についての論理回路構成デ
ータをデータ保持手段８から読み出し、その論理回路構
成データに基づいて、予備論理処理部を、複数の論理構
成要素７Ａにより当該再構成不能になった論理処理部１
３と同一の論理回路構成になるように再構成してもよい
（請求項１９）。
いる場合、予備論理構成要素７Ｂとして、当該障害の発
生した論理処理部１３以外の論理処理部１３における論
理構成要素７Ａを用いることができる（請求項１８）。
さらに、複数の論理構成要素７Ａにより論理回路として
再構成可能に構成され、各論理処理部１３の所定機能を
再現しうる少なくとも一つの予備論理処理部がそなえら
れ、再構成データ計算手段１１による再構成データの算
出が不能となった場合、再構成手段１２が、当該再構成
不能になった論理処理部１３についての論理回路構成デ
ータをデータ保持手段８から読み出し、その論理回路構
成データに基づいて、予備論理処理部を、複数の論理構
成要素７Ａにより当該再構成不能になった論理処理部１
３と同一の論理回路構成になるように再構成してもよい
（請求項１９）。
【００２９】この場合において、論理処理部１３が複数
そなえられている場合、予備論理処理部を、複数の論理
処理部１３のうちの特定の論理処理部１３と同一の論理
回路構成に予め構成しておくことができる（請求項２
０）。また、当該再構成不能になった論理処理部１３に
代えて予備論理処理部を用いている代替使用情報を記憶
する記憶手段がそなえられ、予備論理処理部の代替使用
以後の電源投入時もしくはリセット時には、記憶手段の
代替使用情報に基づいて、当該再構成不能になった論理
処理部１３に代えて予備論理処理部を使用することもで
きる（請求項２１）。
そなえられている場合、予備論理処理部を、複数の論理
処理部１３のうちの特定の論理処理部１３と同一の論理
回路構成に予め構成しておくことができる（請求項２
０）。また、当該再構成不能になった論理処理部１３に
代えて予備論理処理部を用いている代替使用情報を記憶
する記憶手段がそなえられ、予備論理処理部の代替使用
以後の電源投入時もしくはリセット時には、記憶手段の
代替使用情報に基づいて、当該再構成不能になった論理
処理部１３に代えて予備論理処理部を使用することもで
きる（請求項２１）。
【００３０】さらに、未使用状態の予備論理処理部もし
くは再構成不能後の論理処理部１３に対する給電を禁止
する給電禁止手段をそなえることもできる（請求項２
２）。また、論理処理部１３が複数そなえられている場
合、障害検出手段９および再構成手段１２が各論理処理
部１３毎にそなえられる一方、データ保持手段８，障害
論理要素診断手段１０および再構成データ計算手段１１
を複数の論理処理部１３に対して共通にそなえることが
できる（請求項２３）。
くは再構成不能後の論理処理部１３に対する給電を禁止
する給電禁止手段をそなえることもできる（請求項２
２）。また、論理処理部１３が複数そなえられている場
合、障害検出手段９および再構成手段１２が各論理処理
部１３毎にそなえられる一方、データ保持手段８，障害
論理要素診断手段１０および再構成データ計算手段１１
を複数の論理処理部１３に対して共通にそなえることが
できる（請求項２３）。
【００３１】さらに、論理構成要素７Ａおよび予備論理
構成要素７Ｂを、論理回路の最小構成要素である論理セ
ルとすることができ（請求項２４）、この場合において
は、論理処理部１３を、複数の論理セルからなる論理モ
ジュールとしたり（請求項２５）、複数の論理セルから
なる論理モジュールを複数そなえてなる集積回路とする
ことができる（請求項２６）。
構成要素７Ｂを、論理回路の最小構成要素である論理セ
ルとすることができ（請求項２４）、この場合において
は、論理処理部１３を、複数の論理セルからなる論理モ
ジュールとしたり（請求項２５）、複数の論理セルから
なる論理モジュールを複数そなえてなる集積回路とする
ことができる（請求項２６）。
【００３２】また、論理処理部１３が複数の集積回路か
らなるユニットであり、各集積回路を、複数の論理セル
からなる論理モジュールを複数そなえて構成することが
できるほか（請求項２７）、論理処理部１３が、複数の
集積回路からなるユニットを複数そなえてなる情報処理
器であり、各集積回路を、複数の論理セルからなる論理
モジュールを複数そなえて構成することができる（請求
項２８）。
らなるユニットであり、各集積回路を、複数の論理セル
からなる論理モジュールを複数そなえて構成することが
できるほか（請求項２７）、論理処理部１３が、複数の
集積回路からなるユニットを複数そなえてなる情報処理
器であり、各集積回路を、複数の論理セルからなる論理
モジュールを複数そなえて構成することができる（請求
項２８）。
【００３３】
【作用】上述の図１（ａ），（ｂ）に示す第１の発明の
自己修復機能付き情報処理装置では、論理処理部１にお
いては、複数の論理構成要素１Ａにより論理回路として
構成され、それぞれ所定機能を実現しており、また、予
備論理処理部２は、複数の論理構成要素１Ａにより論理
回路として再構成可能に構成され、各論理処理部１の所
定機能を再現することができる一方、データ保持手段３
においては、論理処理部１における論理回路構成データ
を保持している。
自己修復機能付き情報処理装置では、論理処理部１にお
いては、複数の論理構成要素１Ａにより論理回路として
構成され、それぞれ所定機能を実現しており、また、予
備論理処理部２は、複数の論理構成要素１Ａにより論理
回路として再構成可能に構成され、各論理処理部１の所
定機能を再現することができる一方、データ保持手段３
においては、論理処理部１における論理回路構成データ
を保持している。
【００３４】障害検出手段４において、論理処理部１で
の障害発生を検出すると（図１（ａ）参照）、再構成手
段５により、当該障害の発生した論理処理部１について
の論理回路構成データをデータ保持手段３から読み出
し、その論理回路構成データに基づいて、予備論理処理
部２を、複数の論理構成要素１Ａにより当該障害の発生
した論理処理部１と同一の論理回路構成になるように再
構成することにより、当該障害を復旧させることができ
る（図１（ｂ）参照，請求項１）。
の障害発生を検出すると（図１（ａ）参照）、再構成手
段５により、当該障害の発生した論理処理部１について
の論理回路構成データをデータ保持手段３から読み出
し、その論理回路構成データに基づいて、予備論理処理
部２を、複数の論理構成要素１Ａにより当該障害の発生
した論理処理部１と同一の論理回路構成になるように再
構成することにより、当該障害を復旧させることができ
る（図１（ｂ）参照，請求項１）。
【００３５】また、論理構成要素診断手段により、当該
障害の発生した論理処理部１における当該障害の発生要
因にかかる論理構成要素１Ａを診断する一方、診断され
た当該障害の発生要因にかかる論理構成要素１Ａを除い
た論理構成要素１Ａからなる、当該障害の発生した論理
処理部を、予備論理処理部２として用いることができる
ので、次回の障害発生に際しては、これを用いて再構成
処理を行なえる（請求項２）。
障害の発生した論理処理部１における当該障害の発生要
因にかかる論理構成要素１Ａを診断する一方、診断され
た当該障害の発生要因にかかる論理構成要素１Ａを除い
た論理構成要素１Ａからなる、当該障害の発生した論理
処理部を、予備論理処理部２として用いることができる
ので、次回の障害発生に際しては、これを用いて再構成
処理を行なえる（請求項２）。
【００３６】さらに、論理処理部１が複数そなえられて
いる場合、予備論理処理部２を、複数の論理処理部１の
うちの特定の論理処理部１と同一の論理回路構成に予め
構成しておくことにより、特定の論理処理部１における
障害発生の検出時には、データ保持手段３からの論理回
路構成データの読み出しや再構成手段５による再構成を
行なうことなく、その特定の論理処理部１を予備論理処
理部２に切り換えるだけで修復可能である（請求項
３）。
いる場合、予備論理処理部２を、複数の論理処理部１の
うちの特定の論理処理部１と同一の論理回路構成に予め
構成しておくことにより、特定の論理処理部１における
障害発生の検出時には、データ保持手段３からの論理回
路構成データの読み出しや再構成手段５による再構成を
行なうことなく、その特定の論理処理部１を予備論理処
理部２に切り換えるだけで修復可能である（請求項
３）。
【００３７】また、予備論理処理部２の代替使用以後の
電源投入時もしくはリセット時には、記憶手段の代替使
用情報に基づいて、当該障害の発生した論理処理部１に
代えて予備論理処理部２を使用することにより、再度、
再構成手段５による論理回路の再構成処理を行なう必要
がない（請求項４）。さらに、給電禁止手段により、未
使用状態の予備論理処理部２もしくは障害発生後の論理
処理部１に対する給電を禁止することで、電力消費を抑
制することができる（請求項５）。
電源投入時もしくはリセット時には、記憶手段の代替使
用情報に基づいて、当該障害の発生した論理処理部１に
代えて予備論理処理部２を使用することにより、再度、
再構成手段５による論理回路の再構成処理を行なう必要
がない（請求項４）。さらに、給電禁止手段により、未
使用状態の予備論理処理部２もしくは障害発生後の論理
処理部１に対する給電を禁止することで、電力消費を抑
制することができる（請求項５）。
【００３８】また、論理処理部１が複数そなえられてい
る場合、障害検出手段４および再構成手段５を各論理処
理部１毎にそなえる一方、データ保持手段３および障害
論理要素診断手段が複数の論理処理部１に対して共通に
そなえることにより、装置の構成を簡素化できる（請求
項６）。さらに、論理構成要素１Ａを、論理回路の最小
構成要素である論理セルとすることができ（請求項
７）、この場合においては、論理処理部１および予備論
理処理部２を、複数の論理セルからなる論理モジュール
としたり（請求項８）、複数の論理セルからなる論理モ
ジュールを複数そなえてなる集積回路としながら、障害
に対する復旧を行なうことができる（請求項９）。
る場合、障害検出手段４および再構成手段５を各論理処
理部１毎にそなえる一方、データ保持手段３および障害
論理要素診断手段が複数の論理処理部１に対して共通に
そなえることにより、装置の構成を簡素化できる（請求
項６）。さらに、論理構成要素１Ａを、論理回路の最小
構成要素である論理セルとすることができ（請求項
７）、この場合においては、論理処理部１および予備論
理処理部２を、複数の論理セルからなる論理モジュール
としたり（請求項８）、複数の論理セルからなる論理モ
ジュールを複数そなえてなる集積回路としながら、障害
に対する復旧を行なうことができる（請求項９）。
【００３９】また、この場合において、論理処理部１お
よび予備論理処理部２を、複数の集積回路からなるユニ
ットとし、各集積回路を、複数の論理セルからなる論理
モジュールを複数そなえて構成しながら、障害に対する
復旧を行なったり（請求項１０）、論理処理部１および
予備論理処理部２を、複数の集積回路からなるユニット
を複数そなえてなる情報処理器とし、各集積回路を、複
数の論理セルからなる論理モジュールを複数そなえて構
成しながら、障害に対する復旧を行なうことができる
（請求項１１）。
よび予備論理処理部２を、複数の集積回路からなるユニ
ットとし、各集積回路を、複数の論理セルからなる論理
モジュールを複数そなえて構成しながら、障害に対する
復旧を行なったり（請求項１０）、論理処理部１および
予備論理処理部２を、複数の集積回路からなるユニット
を複数そなえてなる情報処理器とし、各集積回路を、複
数の論理セルからなる論理モジュールを複数そなえて構
成しながら、障害に対する復旧を行なうことができる
（請求項１１）。
【００４０】また、上述の図２（ａ），（ｂ）に示す第
２の発明の自己修復機能付き情報処理装置では、論理処
理部１３が、複数の論理構成要素７Ａにより論理回路と
して構成され、所定機能を実現している。なお、複数そ
なえた予備論理構成要素７Ｂは通常時には使用されず、
また、データ保持手段８では論理処理部１３における論
理回路構成データを保持している。
２の発明の自己修復機能付き情報処理装置では、論理処
理部１３が、複数の論理構成要素７Ａにより論理回路と
して構成され、所定機能を実現している。なお、複数そ
なえた予備論理構成要素７Ｂは通常時には使用されず、
また、データ保持手段８では論理処理部１３における論
理回路構成データを保持している。
【００４１】さらに、障害検出手段９では論理処理部１
３での障害の発生を検出し、障害論理要素診断手段１０
では障害の発生した論理処理部１３における当該障害の
発生要因にかかる論理構成要素７Ａを診断する。また、
障害検出手段９により論理処理部１３での障害の発生を
検出した場合（図２（ａ）参照）、再構成データ計算手
段１１において、当該障害の発生した論理処理部１３に
ついての論理回路構成データをデータ保持手段８から読
み出し、その論理回路構成データに基づき、予備論理構
成要素７Ｂと、障害論理要素診断手段１０により診断さ
れた当該障害の発生要因にかかる論理構成要素７Ａを除
いた論理構成要素とを用いて当該障害の発生した論理処
理部１３と同一機能を再構成するための再構成データを
算出する。
３での障害の発生を検出し、障害論理要素診断手段１０
では障害の発生した論理処理部１３における当該障害の
発生要因にかかる論理構成要素７Ａを診断する。また、
障害検出手段９により論理処理部１３での障害の発生を
検出した場合（図２（ａ）参照）、再構成データ計算手
段１１において、当該障害の発生した論理処理部１３に
ついての論理回路構成データをデータ保持手段８から読
み出し、その論理回路構成データに基づき、予備論理構
成要素７Ｂと、障害論理要素診断手段１０により診断さ
れた当該障害の発生要因にかかる論理構成要素７Ａを除
いた論理構成要素とを用いて当該障害の発生した論理処
理部１３と同一機能を再構成するための再構成データを
算出する。
【００４２】そして、再構成手段１２により、再構成デ
ータ計算手段１１により算出された前記再構成データに
基づいて、論理処理部１３を、予備論理構成要素７Ｂと
障害論理要素診断手段１０により診断された当該障害の
発生要因にかかる論理構成要素７Ａを除いた論理構成要
素とにより当該障害の発生した論理処理部１３と同一機
能を実現するように再構成することにより、当該障害を
復旧させることができる（図２（ｂ）参照，請求項１
２）。
ータ計算手段１１により算出された前記再構成データに
基づいて、論理処理部１３を、予備論理構成要素７Ｂと
障害論理要素診断手段１０により診断された当該障害の
発生要因にかかる論理構成要素７Ａを除いた論理構成要
素とにより当該障害の発生した論理処理部１３と同一機
能を実現するように再構成することにより、当該障害を
復旧させることができる（図２（ｂ）参照，請求項１
２）。
【００４３】また、予備論理構成要素７Ｂの代替使用以
後の電源投入時もしくはリセット時には、記憶手段の代
替使用情報に基づいて、当該障害の発生要因にかかる論
理構成要素７Ａに代えて予備論理構成要素７Ｂを使用す
ることにより、再度、再構成手段１２による再構成処理
を行なう必要がない（請求項１３）。さらに、給電禁止
手段により、未使用状態の予備論理構成要素７Ｂもしく
は当該障害の発生要因にかかる論理構成要素７Ａに対す
る給電を禁止し、電力消費を抑制することができる（請
求項１４）。
後の電源投入時もしくはリセット時には、記憶手段の代
替使用情報に基づいて、当該障害の発生要因にかかる論
理構成要素７Ａに代えて予備論理構成要素７Ｂを使用す
ることにより、再度、再構成手段１２による再構成処理
を行なう必要がない（請求項１３）。さらに、給電禁止
手段により、未使用状態の予備論理構成要素７Ｂもしく
は当該障害の発生要因にかかる論理構成要素７Ａに対す
る給電を禁止し、電力消費を抑制することができる（請
求項１４）。
【００４４】また、障害の発生に伴い予備論理構成要素
７Ｂを再構成に使用した結果、論理処理部１３の予備論
理構成要素７Ｂの数が一定の基準値以下となった場合に
は、通知手段によりその旨を通知することができる（請
求項１５）。さらに、図１（ａ），（ｂ）では、複数の
予備論理構成要素７Ｂを、論理処理部１３内に予め設け
ているが（請求項１６）、予備論理構成要素７Ｂを、論
理処理部１３での障害の発生時に再構成データ計算手段
１１により算出された再構成データに応じて、論理処理
部１３の外部から追加することにより、論理処理部１３
の構成を簡素化できる（請求項１７）。
７Ｂを再構成に使用した結果、論理処理部１３の予備論
理構成要素７Ｂの数が一定の基準値以下となった場合に
は、通知手段によりその旨を通知することができる（請
求項１５）。さらに、図１（ａ），（ｂ）では、複数の
予備論理構成要素７Ｂを、論理処理部１３内に予め設け
ているが（請求項１６）、予備論理構成要素７Ｂを、論
理処理部１３での障害の発生時に再構成データ計算手段
１１により算出された再構成データに応じて、論理処理
部１３の外部から追加することにより、論理処理部１３
の構成を簡素化できる（請求項１７）。
【００４５】また、論理処理部１３が複数そなえられて
いる場合、予備論理構成要素７Ｂとして、当該障害の発
生した論理処理部１３以外の論理処理部１３における論
理構成要素７Ａを用いて、再構成を行なうこともできる
（請求項１８）。さらに、複数の論理構成要素７Ａによ
り論理回路として再構成可能に構成され、各論理処理部
１３の所定機能を再現しうる少なくとも一つの予備論理
処理部をそなえておき、再構成データ計算手段１１によ
る再構成データの算出が不能となった場合には、再構成
手段１２により、当該再構成不能になった論理処理部１
３についての論理回路構成データをデータ保持手段８か
ら読み出し、その論理回路構成データに基づいて、予備
論理処理部を、複数の論理構成要素７Ａにより当該再構
成不能になった論理処理部１３と同一の論理回路構成に
なるように再構成することにより、当該障害を復旧させ
ることができる（請求項１９）。
いる場合、予備論理構成要素７Ｂとして、当該障害の発
生した論理処理部１３以外の論理処理部１３における論
理構成要素７Ａを用いて、再構成を行なうこともできる
（請求項１８）。さらに、複数の論理構成要素７Ａによ
り論理回路として再構成可能に構成され、各論理処理部
１３の所定機能を再現しうる少なくとも一つの予備論理
処理部をそなえておき、再構成データ計算手段１１によ
る再構成データの算出が不能となった場合には、再構成
手段１２により、当該再構成不能になった論理処理部１
３についての論理回路構成データをデータ保持手段８か
ら読み出し、その論理回路構成データに基づいて、予備
論理処理部を、複数の論理構成要素７Ａにより当該再構
成不能になった論理処理部１３と同一の論理回路構成に
なるように再構成することにより、当該障害を復旧させ
ることができる（請求項１９）。
【００４６】この場合において、論理処理部１３が複数
そなえられている場合、予備論理処理部を、複数の論理
処理部１３のうちの特定の論理処理部１３と同一の論理
回路構成に予め構成しておくことにより、特定の論理処
理部１３が再構成不能になった場合、データ保持手段８
からのデータの読出や再構成手段１２による再構成を行
なうことなく、その特定の論理処理部１３を予備論理処
理部に切り換えるだけで修復可能である（請求項２
０）。
そなえられている場合、予備論理処理部を、複数の論理
処理部１３のうちの特定の論理処理部１３と同一の論理
回路構成に予め構成しておくことにより、特定の論理処
理部１３が再構成不能になった場合、データ保持手段８
からのデータの読出や再構成手段１２による再構成を行
なうことなく、その特定の論理処理部１３を予備論理処
理部に切り換えるだけで修復可能である（請求項２
０）。
【００４７】また、予備論理処理部の代替使用以後の電
源投入時もしくはリセット時には、記憶手段の代替使用
情報に基づいて、当該再構成不能になった論理処理部１
３に代えて予備論理処理部を使用することにより、再
度、再構成手段１２による論理回路の再構成処理を行な
う必要がない（請求項２１）。さらに、給電禁止手段に
より、未使用状態の予備論理処理部もしくは再構成不能
後の論理処理部１３に対する給電を禁止することによ
り、電力消費を抑制することができる（請求項２２）。
源投入時もしくはリセット時には、記憶手段の代替使用
情報に基づいて、当該再構成不能になった論理処理部１
３に代えて予備論理処理部を使用することにより、再
度、再構成手段１２による論理回路の再構成処理を行な
う必要がない（請求項２１）。さらに、給電禁止手段に
より、未使用状態の予備論理処理部もしくは再構成不能
後の論理処理部１３に対する給電を禁止することによ
り、電力消費を抑制することができる（請求項２２）。
【００４８】また、論理処理部１３が複数そなえられて
いる場合、障害検出手段９および再構成手段１２を各論
理処理部１３毎にそなえる一方、データ保持手段８，障
害論理要素診断手段１０および再構成データ計算手段１
１を複数の論理処理部１３に対して共通にそなえること
により、装置の構成を簡素化できる（請求項２３）。さ
らに、論理構成要素７Ａおよび予備論理構成要素７Ｂ
を、論理回路の最小構成要素である論理セルとすること
ができ（請求項２４）、この場合においては、論理処理
部１３を、複数の論理セルからなる論理モジュールとし
たり（請求項２５）、複数の論理セルからなる論理モジ
ュールを複数そなえてなる集積回路として、当該障害の
復旧を行なうことができる（請求項２６）。
いる場合、障害検出手段９および再構成手段１２を各論
理処理部１３毎にそなえる一方、データ保持手段８，障
害論理要素診断手段１０および再構成データ計算手段１
１を複数の論理処理部１３に対して共通にそなえること
により、装置の構成を簡素化できる（請求項２３）。さ
らに、論理構成要素７Ａおよび予備論理構成要素７Ｂ
を、論理回路の最小構成要素である論理セルとすること
ができ（請求項２４）、この場合においては、論理処理
部１３を、複数の論理セルからなる論理モジュールとし
たり（請求項２５）、複数の論理セルからなる論理モジ
ュールを複数そなえてなる集積回路として、当該障害の
復旧を行なうことができる（請求項２６）。
【００４９】また、論理処理部１３が複数の集積回路か
らなるユニットであり、各集積回路を、複数の論理セル
からなる論理モジュールを複数そなえて構成したり（請
求項２７）、論理処理部１３が、複数の集積回路からな
るユニットを複数そなえてなる情報処理器であり、各集
積回路を、複数の論理セルからなる論理モジュールを複
数そなえて構成することにより、当該障害の復旧を行な
うことができる（請求項２８）。
らなるユニットであり、各集積回路を、複数の論理セル
からなる論理モジュールを複数そなえて構成したり（請
求項２７）、論理処理部１３が、複数の集積回路からな
るユニットを複数そなえてなる情報処理器であり、各集
積回路を、複数の論理セルからなる論理モジュールを複
数そなえて構成することにより、当該障害の復旧を行な
うことができる（請求項２８）。
【００５０】
（ａ）第１実施例の説明 図３は本発明の第１実施例にかかる自己修復機能付き情
報処理装置の概略を示すブロック図であり、この図３に
示す情報処理装置（情報処理システム）は、例えば科学
観測を行なうような人工衛星に搭載されるものである。
報処理装置の概略を示すブロック図であり、この図３に
示す情報処理装置（情報処理システム）は、例えば科学
観測を行なうような人工衛星に搭載されるものである。
【００５１】ここで、この図３に示す情報処理装置は、
マイクロプロセッサユニット（ＭＰＵ）２０，障害検出
回路２１，再構成データ保持機構２２，アダプタ２３，
コマンド管制装置２４，メモリ２５，ＤＳＰ（ディジタ
ルシグナルプロセッサ）部２６，ＤＭＡ（ダイレクトメ
モリアクセス）コントローラ２７，タイマ２８及びアダ
プタ群２９をそなえて構成され、ＤＳＰ部２６はＤＳＰ
用メモリ２６Ａをそなえている。また、ＭＰＵ２０は、
情報処理装置全体にわたる処理と統括制御するものであ
り、アダプタ２３及びコマンド管制装置２４を経由して
通信系と接続される一方、ＤＳＰ（ディジタルシグナル
プロセッサ部）２６を経由して観測系と接続され、アダ
プタ群２９を経由してデータレコーダ，姿勢制御系、電
源供給系と接続されている。
マイクロプロセッサユニット（ＭＰＵ）２０，障害検出
回路２１，再構成データ保持機構２２，アダプタ２３，
コマンド管制装置２４，メモリ２５，ＤＳＰ（ディジタ
ルシグナルプロセッサ）部２６，ＤＭＡ（ダイレクトメ
モリアクセス）コントローラ２７，タイマ２８及びアダ
プタ群２９をそなえて構成され、ＤＳＰ部２６はＤＳＰ
用メモリ２６Ａをそなえている。また、ＭＰＵ２０は、
情報処理装置全体にわたる処理と統括制御するものであ
り、アダプタ２３及びコマンド管制装置２４を経由して
通信系と接続される一方、ＤＳＰ（ディジタルシグナル
プロセッサ部）２６を経由して観測系と接続され、アダ
プタ群２９を経由してデータレコーダ，姿勢制御系、電
源供給系と接続されている。
【００５２】なお、上述の通信系，観測系，データレコ
ーダ，姿勢制御系及び電源供給系は、ともに、この図３
においては図示されていない。ところで、アダプタ２
３，メモリ２５，ＤＳＰ部２６，ＤＭＡコントローラ２
７，タイマ２８，及びアダプタ群２９は再プログラミン
グ可能な論理回路、例えば、ＦＰＧＡ（フィールド・プ
ログラマブル・ゲート・アレイ）を複数個使用して構成
されている。
ーダ，姿勢制御系及び電源供給系は、ともに、この図３
においては図示されていない。ところで、アダプタ２
３，メモリ２５，ＤＳＰ部２６，ＤＭＡコントローラ２
７，タイマ２８，及びアダプタ群２９は再プログラミン
グ可能な論理回路、例えば、ＦＰＧＡ（フィールド・プ
ログラマブル・ゲート・アレイ）を複数個使用して構成
されている。
【００５３】ここで、ＦＰＧＡとは、ユーザの手元で機
能を定義することができるＡＳＩＣ（Application Spec
ific Integrated Circuit ）であって、十分な集積度を
有するものである。また、ＦＰＧＡは、複数の論理セル
からなり、プログラミングによりこれらの論理セルを組
み合わせることで各種機能を実現できるようになってい
る。
能を定義することができるＡＳＩＣ（Application Spec
ific Integrated Circuit ）であって、十分な集積度を
有するものである。また、ＦＰＧＡは、複数の論理セル
からなり、プログラミングによりこれらの論理セルを組
み合わせることで各種機能を実現できるようになってい
る。
【００５４】近年、電子回路の集積度向上のための研
究，開発によって、多くの電子システムの技術特性が改
善されているが、このＦＰＧＡについても、論理アーキ
テクチャにおける飛躍的な進歩の結果、ユーザ自身が開
発を行なうことができるようになっている。また、ＦＰ
ＧＡは、集積度が高いというカスタムＶＬＳＩの利点
と、設計，生産，市場に出すまでの期間が短時間で済む
という標準ＩＣの利点とを兼ね備えており、ユーザがプ
ログラミングするという柔軟性が得られることにより、
デザインの変更や生産数量の変動に対するリスクを大幅
に減少できるようになっている。
究，開発によって、多くの電子システムの技術特性が改
善されているが、このＦＰＧＡについても、論理アーキ
テクチャにおける飛躍的な進歩の結果、ユーザ自身が開
発を行なうことができるようになっている。また、ＦＰ
ＧＡは、集積度が高いというカスタムＶＬＳＩの利点
と、設計，生産，市場に出すまでの期間が短時間で済む
という標準ＩＣの利点とを兼ね備えており、ユーザがプ
ログラミングするという柔軟性が得られることにより、
デザインの変更や生産数量の変動に対するリスクを大幅
に減少できるようになっている。
【００５５】本実施例において各ＦＰＧＡは、衛星打ち
上げ前に予め所定の各機能を実現するようにＦＰＧＡを
プログラムされている。このＦＰＧＡにより、本衛星が
軌道投入後であっても、ＭＰＵ２０の指示により内部の
論理構成を再構成することができるようになっている。
また、各々のＦＰＧＡはその内部に未使用の論理セルを
残してあり、それらを予備論理回路として使用するよう
になっている。
上げ前に予め所定の各機能を実現するようにＦＰＧＡを
プログラムされている。このＦＰＧＡにより、本衛星が
軌道投入後であっても、ＭＰＵ２０の指示により内部の
論理構成を再構成することができるようになっている。
また、各々のＦＰＧＡはその内部に未使用の論理セルを
残してあり、それらを予備論理回路として使用するよう
になっている。
【００５６】図４は本発明の第１実施例にかかる自己修
復機能付き情報処理装置の要部を詳細に示すブロック図
であり、この図４に示す情報処理装置は、例えば複数の
論理モジュールからなる集積回路により構成されてい
る。ここで、３４は複数のＦＰＧＡ（フィールド・プロ
グラマブル・ゲート・アレイ，論理処理部）であり、こ
のＦＰＧＡ３４は複数の論理セル（論理構成要素）及び
複数の予備論理セル（予備論理構成要素）により論理回
路として再構成可能に構成されて所定機能を実現する論
理モジュールであり、例えば前述の図３におけるＤＳＰ
部２６，ＤＭＡコントローラ２７又はタイマ２８として
の機能を実現するようになっている。
復機能付き情報処理装置の要部を詳細に示すブロック図
であり、この図４に示す情報処理装置は、例えば複数の
論理モジュールからなる集積回路により構成されてい
る。ここで、３４は複数のＦＰＧＡ（フィールド・プロ
グラマブル・ゲート・アレイ，論理処理部）であり、こ
のＦＰＧＡ３４は複数の論理セル（論理構成要素）及び
複数の予備論理セル（予備論理構成要素）により論理回
路として再構成可能に構成されて所定機能を実現する論
理モジュールであり、例えば前述の図３におけるＤＳＰ
部２６，ＤＭＡコントローラ２７又はタイマ２８として
の機能を実現するようになっている。
【００５７】ここで、論理セルとは論理回路の最小構成
要素であり、集積回路とは、複数の論理モジュールを内
包できるプログラミング可能なハードウェアの最小構成
要素であり、論理モジュールとは、複数の論理セルによ
り構成されてあるまとまった機能を有するものである。
また、障害検出回路（障害検出手段）２１は、前述の図
３における障害検出回路２１に対応するもので、ＦＰＧ
Ａ３４において障害が発生した場合に障害検出信号を発
生することにより、障害が発生したことをＭＰＵ２０に
通知するものである。
要素であり、集積回路とは、複数の論理モジュールを内
包できるプログラミング可能なハードウェアの最小構成
要素であり、論理モジュールとは、複数の論理セルによ
り構成されてあるまとまった機能を有するものである。
また、障害検出回路（障害検出手段）２１は、前述の図
３における障害検出回路２１に対応するもので、ＦＰＧ
Ａ３４において障害が発生した場合に障害検出信号を発
生することにより、障害が発生したことをＭＰＵ２０に
通知するものである。
【００５８】メモリ２５についても、前述の図３におけ
るメモリ２５に対応するもので、このメモリ２５は、Ｆ
ＰＧＡ３４における論理回路構成データを保持する再構
成データ保持機構（データ保持手段）２２を有するとと
もに、ＦＰＧＡ３４に必要な予備論理セルの数の基準値
を格納する領域５９を有している。さらに、このメモリ
２５は、例えば図７に示すような、各ＦＰＧＡ３４毎の
論理セルに係る使用可能／不可能状態等が登録されてい
る論理セルテーブル（記憶手段）２５Ａをそなえてい
る。即ち、この論理セルテーブル２５Ａは、障害の発生
要因にかかる論理セルに代えて予備論理セルを使用して
いる代替使用情報を記憶するものであり、予備論理セル
の代替使用以後の電源投入時もしくはリセット時には、
記憶手段の代替使用情報に基づいて、当該障害の発生要
因にかかる論理セルに代えて予備論理セルを使用するこ
とにより、所定機能を有するＦＰＧＡ３４を構成するこ
とができるようになっている。
るメモリ２５に対応するもので、このメモリ２５は、Ｆ
ＰＧＡ３４における論理回路構成データを保持する再構
成データ保持機構（データ保持手段）２２を有するとと
もに、ＦＰＧＡ３４に必要な予備論理セルの数の基準値
を格納する領域５９を有している。さらに、このメモリ
２５は、例えば図７に示すような、各ＦＰＧＡ３４毎の
論理セルに係る使用可能／不可能状態等が登録されてい
る論理セルテーブル（記憶手段）２５Ａをそなえてい
る。即ち、この論理セルテーブル２５Ａは、障害の発生
要因にかかる論理セルに代えて予備論理セルを使用して
いる代替使用情報を記憶するものであり、予備論理セル
の代替使用以後の電源投入時もしくはリセット時には、
記憶手段の代替使用情報に基づいて、当該障害の発生要
因にかかる論理セルに代えて予備論理セルを使用するこ
とにより、所定機能を有するＦＰＧＡ３４を構成するこ
とができるようになっている。
【００５９】５７はスキャンチェック回路（障害論理要
素診断手段）であり、このスキャンチェック回路５７
は、障害検出回路２１からの障害検出信号を受けたＭＰ
Ｕ２０の指示（スキャンチェック指示信号）により、Ｆ
ＰＧＡ３４のスキャンチェックを行なうことにより、障
害の発生したＦＰＧＡ３４における当該障害の発生要因
にかかる論理セルを診断し特定するものであり、診断結
果（例えば図５（ａ），（ｂ）に示す論理セル３６が障
害発生論理セルである旨）はＭＰＵ２０に障害報告信号
として通知されるようになっている。
素診断手段）であり、このスキャンチェック回路５７
は、障害検出回路２１からの障害検出信号を受けたＭＰ
Ｕ２０の指示（スキャンチェック指示信号）により、Ｆ
ＰＧＡ３４のスキャンチェックを行なうことにより、障
害の発生したＦＰＧＡ３４における当該障害の発生要因
にかかる論理セルを診断し特定するものであり、診断結
果（例えば図５（ａ），（ｂ）に示す論理セル３６が障
害発生論理セルである旨）はＭＰＵ２０に障害報告信号
として通知されるようになっている。
【００６０】また、ＭＰＵ２０は情報処理装置全体にわ
たる処理を統括制御するものである。具体的には、障害
検出回路２１によりＦＰＧＡ３４での障害の発生を検出
した場合、当該障害の発生したＦＰＧＡ３４についての
論理回路構成データをメモリ２５の再構成データ保持機
構２２から読み出し、その論理回路構成データに基づ
き、予備論理セルと、スキャンチェック回路５７により
診断された当該障害の発生要因にかかる論理セルを除い
た論理セルとを用いて当該障害の発生したＦＰＧＡ３４
と同一機能を再構成するための再構成データを算出する
再構成データ計算手段３５としての機能を有し、また、
障害の発生したＦＰＧＡ３４を再構成するために、この
ＦＰＧＡ３４をリセットするリセット信号をも出力する
ようになっている。
たる処理を統括制御するものである。具体的には、障害
検出回路２１によりＦＰＧＡ３４での障害の発生を検出
した場合、当該障害の発生したＦＰＧＡ３４についての
論理回路構成データをメモリ２５の再構成データ保持機
構２２から読み出し、その論理回路構成データに基づ
き、予備論理セルと、スキャンチェック回路５７により
診断された当該障害の発生要因にかかる論理セルを除い
た論理セルとを用いて当該障害の発生したＦＰＧＡ３４
と同一機能を再構成するための再構成データを算出する
再構成データ計算手段３５としての機能を有し、また、
障害の発生したＦＰＧＡ３４を再構成するために、この
ＦＰＧＡ３４をリセットするリセット信号をも出力する
ようになっている。
【００６１】ところで、上述の再構成データ計算手段３
５において算出された再構成データは、例えば図８に示
すような構成を有している。また、予備論理セルの残数
が５パーセント程度未満においては、再構成データの計
算は失敗することがあるため、上記のメモリ２５の基準
値格納領域５９に格納されている予備論理セル数の基準
値は、ＦＰＧＡ３４における論理セル全体の数の例えば
１０％に設定されている。従って、ＭＰＵ２０の制御に
より、予備論理セルの残数を５パーセント程度未満とな
らないようにしているので、再構成データの計算の失敗
を防止することができるようになっている。
５において算出された再構成データは、例えば図８に示
すような構成を有している。また、予備論理セルの残数
が５パーセント程度未満においては、再構成データの計
算は失敗することがあるため、上記のメモリ２５の基準
値格納領域５９に格納されている予備論理セル数の基準
値は、ＦＰＧＡ３４における論理セル全体の数の例えば
１０％に設定されている。従って、ＭＰＵ２０の制御に
より、予備論理セルの残数を５パーセント程度未満とな
らないようにしているので、再構成データの計算の失敗
を防止することができるようになっている。
【００６２】再構成機構（再構成手段）３０は、ＭＰＵ
２０により算出された再構成データに基づいて、ＦＰＧ
Ａ３４を、予備論理セルとスキャンチェック回路５７に
より診断された当該障害の発生要因にかかる論理セルを
除いた論理セルとにより当該障害の発生したＦＰＧＡ３
４と同一機能を実現するように再構成するものであり、
再構成実行部５２とシリアルメモリ５８とをそなえてい
る。
２０により算出された再構成データに基づいて、ＦＰＧ
Ａ３４を、予備論理セルとスキャンチェック回路５７に
より診断された当該障害の発生要因にかかる論理セルを
除いた論理セルとにより当該障害の発生したＦＰＧＡ３
４と同一機能を実現するように再構成するものであり、
再構成実行部５２とシリアルメモリ５８とをそなえてい
る。
【００６３】ここで、シリアルメモリ５８は、ＭＰＵ２
０において算出された再構成データを並列データで入力
され、ＦＰＧＡ３４からの読み出しクロックにより、再
構成データをシリアルデータ（ビットストリームデー
タ）に変換してＦＰＧＡ３４へ供給するものである。ま
た、再構成実行部５２は、ＦＰＧＡ３４上にそなえら
れ、シリアルメモリ５８からの再構成データに基づき、
予備論理セルと障害の発生要因にかかる論理セルを除い
た論理セルとにより論理回路を再構成するものである。
０において算出された再構成データを並列データで入力
され、ＦＰＧＡ３４からの読み出しクロックにより、再
構成データをシリアルデータ（ビットストリームデー
タ）に変換してＦＰＧＡ３４へ供給するものである。ま
た、再構成実行部５２は、ＦＰＧＡ３４上にそなえら
れ、シリアルメモリ５８からの再構成データに基づき、
予備論理セルと障害の発生要因にかかる論理セルを除い
た論理セルとにより論理回路を再構成するものである。
【００６４】例えば、図５（ａ）に示すような、論理セ
ル３８が実線（Ａ）により接続されて論理回路として構
成されるＦＰＧＡ３４において障害が検出された場合に
おいては、ＭＰＵ２０は、スキャンチェック回路５７に
対して、点線（Ｂ）で示すようなスキャンパスによるス
キャンチェックを行なう旨の指示を行なうようになって
いる。これにより、スキャンチェック回路５７によるス
キャンチェック結果から、論理セル３８のうち、障害の
発生要因にかかる論理セル３６が特定されるようになっ
ている。
ル３８が実線（Ａ）により接続されて論理回路として構
成されるＦＰＧＡ３４において障害が検出された場合に
おいては、ＭＰＵ２０は、スキャンチェック回路５７に
対して、点線（Ｂ）で示すようなスキャンパスによるス
キャンチェックを行なう旨の指示を行なうようになって
いる。これにより、スキャンチェック回路５７によるス
キャンチェック結果から、論理セル３８のうち、障害の
発生要因にかかる論理セル３６が特定されるようになっ
ている。
【００６５】そして、再構成機構３０においては、図５
（ｂ）に示すように、障害の発生要因にかかる論理セル
３６を除いた論理セル及び予備論理セル３７を用いて、
実線（Ｃ）に示すように配線し直して前述の図５（ａ）
に示す論理回路と同様の機能を有する論理回路を再構成
するようになっているのである。また、ＭＰＵ２０は、
ＦＰＧＡ３４における未使用状態の予備論理セルもしく
は障害の発生要因にかかる論理セルに対する給電を禁止
する給電禁止手段３２としての機能を有するとともに、
障害の発生に伴って、再構成機構３０の再構成処理によ
って、ＦＰＧＡ３４の予備論理セルを再構成に使用した
結果、ＦＰＧＡ３４の予備論理セルの数がメモリ２５に
格納されている一定の基準値以下となった場合に、その
旨を通信系に対してアラームを送出することにより通知
する通知手段３３としての機能をも有している。
（ｂ）に示すように、障害の発生要因にかかる論理セル
３６を除いた論理セル及び予備論理セル３７を用いて、
実線（Ｃ）に示すように配線し直して前述の図５（ａ）
に示す論理回路と同様の機能を有する論理回路を再構成
するようになっているのである。また、ＭＰＵ２０は、
ＦＰＧＡ３４における未使用状態の予備論理セルもしく
は障害の発生要因にかかる論理セルに対する給電を禁止
する給電禁止手段３２としての機能を有するとともに、
障害の発生に伴って、再構成機構３０の再構成処理によ
って、ＦＰＧＡ３４の予備論理セルを再構成に使用した
結果、ＦＰＧＡ３４の予備論理セルの数がメモリ２５に
格納されている一定の基準値以下となった場合に、その
旨を通信系に対してアラームを送出することにより通知
する通知手段３３としての機能をも有している。
【００６６】上述の構成により、本発明の第１実施例に
かかる自己修復機能付き情報処理装置の動作を、図６に
示すフローチャートを用いて以下に説明する。即ち、障
害検出回路２１において、バスエラーの発生（ステップ
Ａ１），アクセスタイムアウト（ステップＡ２）又はウ
ォッチドッグタイマエラー（ステップＡ３）により障害
が検出されると、この障害検出回路２１は、障害検出信
号をＭＰＵ２０に対して出力する。
かかる自己修復機能付き情報処理装置の動作を、図６に
示すフローチャートを用いて以下に説明する。即ち、障
害検出回路２１において、バスエラーの発生（ステップ
Ａ１），アクセスタイムアウト（ステップＡ２）又はウ
ォッチドッグタイマエラー（ステップＡ３）により障害
が検出されると、この障害検出回路２１は、障害検出信
号をＭＰＵ２０に対して出力する。
【００６７】ＭＰＵ２０においては、障害検出回路２１
からの障害検出信号を入力されると、検出された障害
が、ソフトウェアによる対処ができるか否かを判断する
（ステップＡ４）。ここで、ソフトウェアによる対処が
できると判断された場合においては、当該障害用のエラ
ー処理ルーチンによる処理が行なわれるが（ステップＡ
４のＹＥＳルートからステップＡ５）、ソフトウェアに
よる対処ができないと判断された場合は、情報処理シス
テムの動作を一時停止させる（ステップＡ６）。
からの障害検出信号を入力されると、検出された障害
が、ソフトウェアによる対処ができるか否かを判断する
（ステップＡ４）。ここで、ソフトウェアによる対処が
できると判断された場合においては、当該障害用のエラ
ー処理ルーチンによる処理が行なわれるが（ステップＡ
４のＹＥＳルートからステップＡ５）、ソフトウェアに
よる対処ができないと判断された場合は、情報処理シス
テムの動作を一時停止させる（ステップＡ６）。
【００６８】次に、ＭＰＵ２０は、全てのＦＰＧＡ３４
にわたって、スキャンチェック回路５７によるスキャン
チェックを行なうことを、スキャンチェック指示信号を
出力して指示する（ステップＡ７〜ステップＡ１０）。
即ち、ＦＰＧＡ３４においては、スキャンチェック回路
５７からの信号（スキャンイン）を入力され（ステップ
Ａ８）、例えば図５（ａ）における点線（Ｂ）で示すよ
うなスキャンパスを経て信号（スキャンアウト）はスキ
ャンチェック回路５７に出力される。
にわたって、スキャンチェック回路５７によるスキャン
チェックを行なうことを、スキャンチェック指示信号を
出力して指示する（ステップＡ７〜ステップＡ１０）。
即ち、ＦＰＧＡ３４においては、スキャンチェック回路
５７からの信号（スキャンイン）を入力され（ステップ
Ａ８）、例えば図５（ａ）における点線（Ｂ）で示すよ
うなスキャンパスを経て信号（スキャンアウト）はスキ
ャンチェック回路５７に出力される。
【００６９】スキャンチェック回路５７においては、上
記の信号（スキャンアウト）を入力され、スキャンチェ
ックを行なうことにより（ステップＡ９）、障害の発生
したＦＰＧＡ３４における当該障害の発生要因にかかる
論理セル（例えば図５（ａ），（ｂ）における論理セル
３６）を診断し特定する。上記のスキャンチェック回路
５７による論理セルの診断結果は、ＭＰＵ２０に対して
障害報告信号として出力されるが、ＭＰＵ２０は、この
障害報告信号に基づき、スキャンチェックの行なわれた
ＦＰＧＡ３４に障害論理セルが存在していないと判断さ
れた場合は、再び他のＦＰＧＡ３４におけるスキャンチ
ェックが行なわれるが（ステップＡ１０のＮＯルー
ト）、障害論理セルが存在していると判断された場合
は、例えば図７に示すような、メモリ２５における論理
セルテーブル２５Ａ中で障害発生論理セルに対応するフ
ィールドの使用可能フラグをクリアする（ステップＡ１
１）。これにより、ＭＰＵ２０は、ＦＰＧＡ３４におけ
る障害の発生した論理セルを使用しないように制御して
いるのである。
記の信号（スキャンアウト）を入力され、スキャンチェ
ックを行なうことにより（ステップＡ９）、障害の発生
したＦＰＧＡ３４における当該障害の発生要因にかかる
論理セル（例えば図５（ａ），（ｂ）における論理セル
３６）を診断し特定する。上記のスキャンチェック回路
５７による論理セルの診断結果は、ＭＰＵ２０に対して
障害報告信号として出力されるが、ＭＰＵ２０は、この
障害報告信号に基づき、スキャンチェックの行なわれた
ＦＰＧＡ３４に障害論理セルが存在していないと判断さ
れた場合は、再び他のＦＰＧＡ３４におけるスキャンチ
ェックが行なわれるが（ステップＡ１０のＮＯルー
ト）、障害論理セルが存在していると判断された場合
は、例えば図７に示すような、メモリ２５における論理
セルテーブル２５Ａ中で障害発生論理セルに対応するフ
ィールドの使用可能フラグをクリアする（ステップＡ１
１）。これにより、ＭＰＵ２０は、ＦＰＧＡ３４におけ
る障害の発生した論理セルを使用しないように制御して
いるのである。
【００７０】また、障害論理セルが存在している場合、
ＭＰＵ２０が、ＦＰＧＡ３４における障害が発生した論
理セルを使用しないように制御するとともに、ＭＰＵ２
０は、ＦＰＧＡ３４における論理回路構成データをメモ
リ２５から読み込むとともに（ステップＡ１２）、ＦＰ
ＧＡ３４に必要な予備論理セルの数の基準値を読み込
み、使用可能な論理セルの数が回路を再構成するに必要
な値を満足しているか否かを判断する（ステップＡ１
３）。
ＭＰＵ２０が、ＦＰＧＡ３４における障害が発生した論
理セルを使用しないように制御するとともに、ＭＰＵ２
０は、ＦＰＧＡ３４における論理回路構成データをメモ
リ２５から読み込むとともに（ステップＡ１２）、ＦＰ
ＧＡ３４に必要な予備論理セルの数の基準値を読み込
み、使用可能な論理セルの数が回路を再構成するに必要
な値を満足しているか否かを判断する（ステップＡ１
３）。
【００７１】ここで、使用可能な論理セルの数が回路を
再構成するに必要な値を満足していない場合は、論理回
路を再構成することができないので、ユーザはＦＰＧＡ
３４の修理依頼を行なうが（ステップＡ１４）、使用可
能な論理セルの数が回路を再構成するに必要な値を満足
している場合は、ＭＰＵ２０の再構成データ計算手段３
５において、ＦＰＧＡ３４における論理回路構成データ
を用いて例えば図８に示すような再構成データを計算す
る（ステップＡ１５）。
再構成するに必要な値を満足していない場合は、論理回
路を再構成することができないので、ユーザはＦＰＧＡ
３４の修理依頼を行なうが（ステップＡ１４）、使用可
能な論理セルの数が回路を再構成するに必要な値を満足
している場合は、ＭＰＵ２０の再構成データ計算手段３
５において、ＦＰＧＡ３４における論理回路構成データ
を用いて例えば図８に示すような再構成データを計算す
る（ステップＡ１５）。
【００７２】ＭＰＵ２０において計算された再構成デー
タは、ＦＰＧＡ３４が読み出すことのできるフォーマッ
トとしてのビットストリームデータに変換され（ステッ
プＡ１６）、再構成機構３０のシリアルメモリ５８に出
力されて書き込まれる（ステップＡ１７）。そして、Ｍ
ＰＵ２０からＦＰＧＡ３４に対して、リセット信号を出
力して（ステップＡ１８）、ＦＰＧＡ３４において構成
されている論理回路をリセットし、再構成実行部５２
は、シリアルメモリ５８に対して再構成データ読出クロ
ックを出力することにより再構成データを読み込んで、
その再構成データに基づいて当該ＦＰＧＡ３４を再構成
する（ステップＡ１９）。
タは、ＦＰＧＡ３４が読み出すことのできるフォーマッ
トとしてのビットストリームデータに変換され（ステッ
プＡ１６）、再構成機構３０のシリアルメモリ５８に出
力されて書き込まれる（ステップＡ１７）。そして、Ｍ
ＰＵ２０からＦＰＧＡ３４に対して、リセット信号を出
力して（ステップＡ１８）、ＦＰＧＡ３４において構成
されている論理回路をリセットし、再構成実行部５２
は、シリアルメモリ５８に対して再構成データ読出クロ
ックを出力することにより再構成データを読み込んで、
その再構成データに基づいて当該ＦＰＧＡ３４を再構成
する（ステップＡ１９）。
【００７３】その後、ＭＰＵ２０では、メモリ２５の論
理セルテーブル２５Ａを参照し、再構成の終了したＦＰ
ＧＡ３４における予備論理セルの数をカウントする（ス
テップＡ２０）。ここで、再構成の終了したＦＰＧＡ３
４の予備論理セルの数と、メモリ２５に格納されている
各ＦＰＧＡ３４に必要な予備論理セルの数の基準値５９
とを比較し（ステップＡ２１）、予備論理セルが基準値
以上残っている場合は、ステップＡ７に戻り、スキャン
チェック回路５７によるスキャンチェックが行なわれて
いないＦＰＧＡ３４が存在していれば、前述したステッ
プＡ８〜Ａ２２による処理を行なう。
理セルテーブル２５Ａを参照し、再構成の終了したＦＰ
ＧＡ３４における予備論理セルの数をカウントする（ス
テップＡ２０）。ここで、再構成の終了したＦＰＧＡ３
４の予備論理セルの数と、メモリ２５に格納されている
各ＦＰＧＡ３４に必要な予備論理セルの数の基準値５９
とを比較し（ステップＡ２１）、予備論理セルが基準値
以上残っている場合は、ステップＡ７に戻り、スキャン
チェック回路５７によるスキャンチェックが行なわれて
いないＦＰＧＡ３４が存在していれば、前述したステッ
プＡ８〜Ａ２２による処理を行なう。
【００７４】さらに、予備論理セルが基準値以上残って
いない場合は、通知手段３３により、その旨を通信系に
対してアラームを送出した後（ステップＡ２２）、ステ
ップＡ７に戻る。なお、ステップＡ７において全てのＦ
ＰＧＡ３４に障害論理セルが存在しないと判断された場
合は、初期プログラム読み込み処理（ＩＰＬ処理）が行
なわれ（ステップＡ７のＮＯルートからステップＡ２
３）、障害が復旧する。
いない場合は、通知手段３３により、その旨を通信系に
対してアラームを送出した後（ステップＡ２２）、ステ
ップＡ７に戻る。なお、ステップＡ７において全てのＦ
ＰＧＡ３４に障害論理セルが存在しないと判断された場
合は、初期プログラム読み込み処理（ＩＰＬ処理）が行
なわれ（ステップＡ７のＮＯルートからステップＡ２
３）、障害が復旧する。
【００７５】このように、本発明の第１実施例にかかる
自己修復機能付き情報処理装置によれば、ＦＰＧＡ３４
と、予備論理セル３７と、再構成データ保持機構２２
と、障害検出回路２１と、スキャンチェック回路５７
と、マイクロプロセッサ２１と、再構成機構３０とをそ
なえ、情報処理装置におけるさまざまな構成要素の障害
に対してその構成要素を元来の正常な機能を再現できる
ように自動的に再構成することにより、多重障害に対応
しつつ装置を小型化，低価格化することができる利点が
ある。
自己修復機能付き情報処理装置によれば、ＦＰＧＡ３４
と、予備論理セル３７と、再構成データ保持機構２２
と、障害検出回路２１と、スキャンチェック回路５７
と、マイクロプロセッサ２１と、再構成機構３０とをそ
なえ、情報処理装置におけるさまざまな構成要素の障害
に対してその構成要素を元来の正常な機能を再現できる
ように自動的に再構成することにより、多重障害に対応
しつつ装置を小型化，低価格化することができる利点が
ある。
【００７６】さらに、論理セルテーブル２５Ａをそなえ
たことにより、電源投入時若しくはリセット時において
も、装置は障害を検出することなくＩＰＬ処理を行なえ
るので、装置の高信頼化に寄与できる利点がある。ま
た、ＭＰＵ２０が給電禁止手段３２としての機能を有す
ることにより、障害の発生要因にかかる論理セルに対す
る給電を禁止することができるので、装置の消費電力を
節約することができる利点もある。
たことにより、電源投入時若しくはリセット時において
も、装置は障害を検出することなくＩＰＬ処理を行なえ
るので、装置の高信頼化に寄与できる利点がある。ま
た、ＭＰＵ２０が給電禁止手段３２としての機能を有す
ることにより、障害の発生要因にかかる論理セルに対す
る給電を禁止することができるので、装置の消費電力を
節約することができる利点もある。
【００７７】さらに、ＭＰＵ２０が通知手段３３として
の機能を有することにより、予備論理セルの数を管理す
ることができるので、装置の信頼性向上に寄与すること
ができる。また、複数の予備論理セルが、ＦＰＧＡ３４
内に予め設けられているので、障害の発生したＦＰＧＡ
を用いて回路を再構成することができ、装置の省スペー
ス化により小型化ひいては低価格化を実現することがで
きる。
の機能を有することにより、予備論理セルの数を管理す
ることができるので、装置の信頼性向上に寄与すること
ができる。また、複数の予備論理セルが、ＦＰＧＡ３４
内に予め設けられているので、障害の発生したＦＰＧＡ
を用いて回路を再構成することができ、装置の省スペー
ス化により小型化ひいては低価格化を実現することがで
きる。
【００７８】なお、上述の本実施例においては、図４に
示すように、論理処理部としてのＦＰＧＡ３４を２個設
けた場合について説明しているが、本発明はこれに限定
されず、１個あるいは３個以上設けるように構成しても
よい。 （ｂ）第２実施例の説明 図９は本発明の第２実施例にかかる自己修復機能付き情
報処理装置の要部を詳細に示すブロック図であり、この
図９に示す情報処理装置も、前述の第１実施例における
図３に示すものと同様に、例えば科学観測を行なうよう
な人工衛星に搭載され、例えば複数の集積回路からなる
プリント板ユニットにより構成されている。
示すように、論理処理部としてのＦＰＧＡ３４を２個設
けた場合について説明しているが、本発明はこれに限定
されず、１個あるいは３個以上設けるように構成しても
よい。 （ｂ）第２実施例の説明 図９は本発明の第２実施例にかかる自己修復機能付き情
報処理装置の要部を詳細に示すブロック図であり、この
図９に示す情報処理装置も、前述の第１実施例における
図３に示すものと同様に、例えば科学観測を行なうよう
な人工衛星に搭載され、例えば複数の集積回路からなる
プリント板ユニットにより構成されている。
【００７９】ところで、この図９に示す情報処理装置
は、図３にて示したものとほぼ同様の機能を有する障害
検出回路１１１，ＭＰＵ１１２，再構成データ保持機構
１１３，ＤＭＡ（ダイレクトメモリアクセス）コントロ
ーラ１１４，ＤＳＰ（ディジタルシグナルプロセッサ）
及びＤＳＰ用メモリを含むＤＳＰ部１１５及びメモリ１
１６をそなえている。
は、図３にて示したものとほぼ同様の機能を有する障害
検出回路１１１，ＭＰＵ１１２，再構成データ保持機構
１１３，ＤＭＡ（ダイレクトメモリアクセス）コントロ
ーラ１１４，ＤＳＰ（ディジタルシグナルプロセッサ）
及びＤＳＰ用メモリを含むＤＳＰ部１１５及びメモリ１
１６をそなえている。
【００８０】また、１１８は図４に示すシリアルメモリ
５８と同様の機能を果たすＤＰＲ（デュアルポートＲＡ
Ｍ）、１１９は図４に示すスキャンチェック回路５７と
同様の機能を果たすスキャンチェック回路，１２０はイ
ンターフェイス接続部である。また、前述の第１実施例
と異なり、ＭＰＵ１１２，ＤＭＡコントローラ１１４，
ＤＳＰ部１１５及び２つの予備論理回路１１７Ａ，１１
７Ｂは、それぞれＦＰＧＡ（論理処理部）により構成さ
れている（以下、符号１１２，１１４，１１５及び１１
７Ａ，１１７ＢはＦＰＧＡと記載する）。
５８と同様の機能を果たすＤＰＲ（デュアルポートＲＡ
Ｍ）、１１９は図４に示すスキャンチェック回路５７と
同様の機能を果たすスキャンチェック回路，１２０はイ
ンターフェイス接続部である。また、前述の第１実施例
と異なり、ＭＰＵ１１２，ＤＭＡコントローラ１１４，
ＤＳＰ部１１５及び２つの予備論理回路１１７Ａ，１１
７Ｂは、それぞれＦＰＧＡ（論理処理部）により構成さ
れている（以下、符号１１２，１１４，１１５及び１１
７Ａ，１１７ＢはＦＰＧＡと記載する）。
【００８１】即ち、ＦＰＧＡ１１２，１１４及び１１５
は、複数の論理セルにより論理回路として構成された論
理モジュールであり、それぞれＭＰＵ，ＤＭＡコントロ
ーラ，ＤＳＰ部を実現するようになっており、ＦＰＧＡ
１１７Ａ，１１７Ｂは、複数の論理構成要素により論理
回路として再構成可能に構成され、各ＦＰＧＡ１１２，
１１４及び１１５の所定機能を再現しうるものである。
は、複数の論理セルにより論理回路として構成された論
理モジュールであり、それぞれＭＰＵ，ＤＭＡコントロ
ーラ，ＤＳＰ部を実現するようになっており、ＦＰＧＡ
１１７Ａ，１１７Ｂは、複数の論理構成要素により論理
回路として再構成可能に構成され、各ＦＰＧＡ１１２，
１１４及び１１５の所定機能を再現しうるものである。
【００８２】さらに、各ＦＰＧＡ１１２，１１４，１１
５及び１１７Ａ，１１７Ｂと再構成データ保持機構１１
３とメモリ１１６とはデータ転送バス４０，診断バス４
１，リセットバス４２により接続されている。即ち、デ
ータ転送バス４０により、障害検出回路１１１，再構成
データ保持機構１１３，メモリ１１６及び各ＦＰＧＡ用
のＤＰＲ１１８が相互に接続され、診断バス４１によ
り、各ＦＰＧＡ用のスキャンチェック回路１１９が相互
に接続され、リセットバス４２により、各ＦＰＧＡ１１
２，１１４，１１５及び１１７Ａ，１１７Ｂが相互に接
続され、さらに、各ＦＰＧＡ１１２，１１４，１１５及
び１１７Ａ，１１７Ｂとインターフェイス接続部１２０
とがＤＶ／ＲＶバスインターフェイス１２３，ＤＶ／Ｒ
Ｖバス４３を介して接続されている。
５及び１１７Ａ，１１７Ｂと再構成データ保持機構１１
３とメモリ１１６とはデータ転送バス４０，診断バス４
１，リセットバス４２により接続されている。即ち、デ
ータ転送バス４０により、障害検出回路１１１，再構成
データ保持機構１１３，メモリ１１６及び各ＦＰＧＡ用
のＤＰＲ１１８が相互に接続され、診断バス４１によ
り、各ＦＰＧＡ用のスキャンチェック回路１１９が相互
に接続され、リセットバス４２により、各ＦＰＧＡ１１
２，１１４，１１５及び１１７Ａ，１１７Ｂが相互に接
続され、さらに、各ＦＰＧＡ１１２，１１４，１１５及
び１１７Ａ，１１７Ｂとインターフェイス接続部１２０
とがＤＶ／ＲＶバスインターフェイス１２３，ＤＶ／Ｒ
Ｖバス４３を介して接続されている。
【００８３】また、上記のデータ転送バス４０，診断バ
ス４１，リセットバス４２及びＤＶ／ＲＶバス４３は二
重化されるとともに、ＦＰＧＡ１１２，再構成データ保
持機構１１３及びメモリ１１６についても二重化されて
おり、これらはいずれも障害発生時に切り換えを行なえ
るようになっている。ところで、障害検出回路（障害検
出手段）１１１は、ＭＰＵ，ＤＭＡコントローラ，ＤＳ
Ｐ部として機能する論理回路が構成されたＦＰＧＡの障
害を検出するもので、障害が発生した場合に、その旨を
障害検出信号としてデータ転送バス４０を介してＭＰＵ
１１２に出力するものである。
ス４１，リセットバス４２及びＤＶ／ＲＶバス４３は二
重化されるとともに、ＦＰＧＡ１１２，再構成データ保
持機構１１３及びメモリ１１６についても二重化されて
おり、これらはいずれも障害発生時に切り換えを行なえ
るようになっている。ところで、障害検出回路（障害検
出手段）１１１は、ＭＰＵ，ＤＭＡコントローラ，ＤＳ
Ｐ部として機能する論理回路が構成されたＦＰＧＡの障
害を検出するもので、障害が発生した場合に、その旨を
障害検出信号としてデータ転送バス４０を介してＭＰＵ
１１２に出力するものである。
【００８４】また、ＭＰＵとして構成されたＦＰＧＡ１
１２は、情報処理装置全体にわたる処理を統括制御する
ものであって、ＤＳＰ部として構成されたＦＰＧＡ１１
５及びインターフェイス接続部１２０を経由して図示し
ない観測系と接続される。そして、本実施例のＦＰＧＡ
１１２には、障害検出回路１１１によりＭＰＵ，ＤＭＡ
コントローラ，ＤＳＰ部として機能するＦＰＧＡ１１
２，１１４，１１５での障害の発生を検出した場合、障
害の発生したＦＰＧＡだけでなくその他のＦＰＧＡの状
態に基づいて、再構成データ保持機構１１３から読み出
し、その論理回路構成データに基づき、予備論理セル
と、スキャンチェック回路１１９により診断された当該
障害の発生要因にかかる論理セルを除いた論理セルとを
用いて当該障害の発生した論理処理部と同一機能を再構
成するための再構成データを算出する再構成データ算出
手段としての機能がそなえられている。
１２は、情報処理装置全体にわたる処理を統括制御する
ものであって、ＤＳＰ部として構成されたＦＰＧＡ１１
５及びインターフェイス接続部１２０を経由して図示し
ない観測系と接続される。そして、本実施例のＦＰＧＡ
１１２には、障害検出回路１１１によりＭＰＵ，ＤＭＡ
コントローラ，ＤＳＰ部として機能するＦＰＧＡ１１
２，１１４，１１５での障害の発生を検出した場合、障
害の発生したＦＰＧＡだけでなくその他のＦＰＧＡの状
態に基づいて、再構成データ保持機構１１３から読み出
し、その論理回路構成データに基づき、予備論理セル
と、スキャンチェック回路１１９により診断された当該
障害の発生要因にかかる論理セルを除いた論理セルとを
用いて当該障害の発生した論理処理部と同一機能を再構
成するための再構成データを算出する再構成データ算出
手段としての機能がそなえられている。
【００８５】また、ＦＰＧＡ１１２は、未使用状態の予
備論理回路１１７Ａ，１１７Ｂもしくは障害発生後のＦ
ＰＧＡに対する給電を禁止する給電禁止手段としての機
能も有している。さらに、再構成データ保持機構（デー
タ保持手段）１１３は、ＦＰＧＡ１１２，１１４，１１
５における論理回路構成データを保持するものである。
備論理回路１１７Ａ，１１７Ｂもしくは障害発生後のＦ
ＰＧＡに対する給電を禁止する給電禁止手段としての機
能も有している。さらに、再構成データ保持機構（デー
タ保持手段）１１３は、ＦＰＧＡ１１２，１１４，１１
５における論理回路構成データを保持するものである。
【００８６】また、スキャンチェック回路（論理構成要
素診断手段）１１９は、各ＦＰＧＡ毎に設けられ、障害
の発生した論理処理部における当該障害の発生要因にか
かる論理構成要素を診断するものであり、診断結果は、
ＭＰＵとして機能するＦＰＧＡ１１２に出力されるよう
になっている。また、メモリ１１６は、障害の発生した
ＦＰＧＡに代えて予備論理回路としてのＦＰＧＡ１１７
Ａ，１１７Ｂを使用している代替使用情報を記憶する記
憶手段としての機能を有しており、予備論理回路１１７
Ａ，１１７Ｂの代替使用以後の電源投入時もしくはリセ
ット時には、メモリ１１６における代替使用情報に基づ
いて、当該障害の発生したＦＰＧＡに代えて予備論理回
路１１７Ａ，１１７Ｂを使用するようになっている。さ
らに、このメモリ１１６は、各ＦＰＧＡに必要な予備論
理セルの数の基準値についても格納されるとともに、各
ＦＰＧＡ毎の論理セルに係る使用可能／不可能状態等が
登録されている論理セルテーブル１１６Ａをそなえてい
る。
素診断手段）１１９は、各ＦＰＧＡ毎に設けられ、障害
の発生した論理処理部における当該障害の発生要因にか
かる論理構成要素を診断するものであり、診断結果は、
ＭＰＵとして機能するＦＰＧＡ１１２に出力されるよう
になっている。また、メモリ１１６は、障害の発生した
ＦＰＧＡに代えて予備論理回路としてのＦＰＧＡ１１７
Ａ，１１７Ｂを使用している代替使用情報を記憶する記
憶手段としての機能を有しており、予備論理回路１１７
Ａ，１１７Ｂの代替使用以後の電源投入時もしくはリセ
ット時には、メモリ１１６における代替使用情報に基づ
いて、当該障害の発生したＦＰＧＡに代えて予備論理回
路１１７Ａ，１１７Ｂを使用するようになっている。さ
らに、このメモリ１１６は、各ＦＰＧＡに必要な予備論
理セルの数の基準値についても格納されるとともに、各
ＦＰＧＡ毎の論理セルに係る使用可能／不可能状態等が
登録されている論理セルテーブル１１６Ａをそなえてい
る。
【００８７】例えば、論理セルテーブル１１６Ａにおい
ては、各ＦＰＧＡ１１２，１１４，１１５，１１７Ａ，
１１７Ｂ毎に、図１０（ａ），（ｂ）に示すような割合
の使用可能／不可能状態にある論理セルの数が登録され
ている。ここで、各ＦＰＧＡ毎に、使用不可論理セルの
数は（Ｄ）のような割合になっており、予備論理セルの
数は（Ｅ）のような割合になっており、各ＦＰＧＡの機
能を実現するための論理回路の構成に必要な論理セルの
数は（Ｆ）のような割合になっている。
ては、各ＦＰＧＡ１１２，１１４，１１５，１１７Ａ，
１１７Ｂ毎に、図１０（ａ），（ｂ）に示すような割合
の使用可能／不可能状態にある論理セルの数が登録され
ている。ここで、各ＦＰＧＡ毎に、使用不可論理セルの
数は（Ｄ）のような割合になっており、予備論理セルの
数は（Ｅ）のような割合になっており、各ＦＰＧＡの機
能を実現するための論理回路の構成に必要な論理セルの
数は（Ｆ）のような割合になっている。
【００８８】なお、図１０（ａ）においては、ＤＳＰ部
としてのＦＰＧＡ１１５に障害が発生している場合を示
しており、予備論理セルを使用しても、（Ｇ）で示す領
域分の数の論理セルが不足している。さらに、１２１は
再構成機構（再構成手段）であり、この再構成機構１２
１は、障害検出回路１１１によりＦＰＧＡ１１２，１１
４，１１５での障害の発生を検出した場合、当該障害の
発生したＦＰＧＡについての論理回路構成データを再構
成データ保持機構１１３から読み出し、その論理回路構
成データと、メモリ１１６の論理セルテーブル１１６Ａ
に格納されている各ＦＰＧＡ毎の論理セルに係る使用可
能／不可能状態に基づき、論理回路として再構成処理を
行なうものであって、各ＦＰＧＡ毎に、ＤＰＲ１１８及
び再構成実行部１２２をそなえて構成されている。
としてのＦＰＧＡ１１５に障害が発生している場合を示
しており、予備論理セルを使用しても、（Ｇ）で示す領
域分の数の論理セルが不足している。さらに、１２１は
再構成機構（再構成手段）であり、この再構成機構１２
１は、障害検出回路１１１によりＦＰＧＡ１１２，１１
４，１１５での障害の発生を検出した場合、当該障害の
発生したＦＰＧＡについての論理回路構成データを再構
成データ保持機構１１３から読み出し、その論理回路構
成データと、メモリ１１６の論理セルテーブル１１６Ａ
に格納されている各ＦＰＧＡ毎の論理セルに係る使用可
能／不可能状態に基づき、論理回路として再構成処理を
行なうものであって、各ＦＰＧＡ毎に、ＤＰＲ１１８及
び再構成実行部１２２をそなえて構成されている。
【００８９】ここで、上記の再構成処理としては、以下
に示すように３種類の態様がある。即ち、まず第１の態
様としては、前述の第１実施例と同様に、当該障害の発
生したＦＰＧＡ内の予備論理セルを用いて、ＦＰＧＡの
再構成を行なうものである。また、第２の態様として
は、上述の第１の態様で再構成が行なえない場合に、Ｆ
ＰＧＡ１１２，１１４，１１５間相互の機能の入れ替え
るようにして再構成を行なうように制御するものであ
る。
に示すように３種類の態様がある。即ち、まず第１の態
様としては、前述の第１実施例と同様に、当該障害の発
生したＦＰＧＡ内の予備論理セルを用いて、ＦＰＧＡの
再構成を行なうものである。また、第２の態様として
は、上述の第１の態様で再構成が行なえない場合に、Ｆ
ＰＧＡ１１２，１１４，１１５間相互の機能の入れ替え
るようにして再構成を行なうように制御するものであ
る。
【００９０】例えば、図１０（ａ）に示すように、予備
論理回路１１７Ａ，１１７Ｂを除く３つのＦＰＧＡ１１
２，１１４，１１５のうちで、ＤＳＰ部としてのＦＰＧ
Ａ１１５に障害が発生し、予備論理セルを使用しても
（Ｇ）で示す領域分の数の論理セルが不足している場
合、他のＦＰＧＡ１１２，１１４においての使用不可論
理セルの数を参照し、当該ＦＰＧＡ１１５の機能を他の
ＦＰＧＡと入れ替えれば論理回路として再構成が行なえ
る場合は、ＦＰＧＡ１１５と入れ替え対象のＦＰＧＡと
をリセットし、前述の第１実施例の場合と同様の方法に
より再構成を行なうものである。
論理回路１１７Ａ，１１７Ｂを除く３つのＦＰＧＡ１１
２，１１４，１１５のうちで、ＤＳＰ部としてのＦＰＧ
Ａ１１５に障害が発生し、予備論理セルを使用しても
（Ｇ）で示す領域分の数の論理セルが不足している場
合、他のＦＰＧＡ１１２，１１４においての使用不可論
理セルの数を参照し、当該ＦＰＧＡ１１５の機能を他の
ＦＰＧＡと入れ替えれば論理回路として再構成が行なえ
る場合は、ＦＰＧＡ１１５と入れ替え対象のＦＰＧＡと
をリセットし、前述の第１実施例の場合と同様の方法に
より再構成を行なうものである。
【００９１】この場合においては、障害の発生している
ＦＰＧＡ１１５は、ＤＭＡコントローラとしてのＦＰＧ
Ａ１１４と機能を相互に入れ替える、即ち、ＦＰＧＡ１
１４をＤＳＰ部として再構成し、ＦＰＧＡ１１５をＤＭ
Ａコントローラとして再構成すれば、図１０（ｂ）に示
すように論理セルの不足分がなくなり、ＤＭＡコントロ
ーラ，ＤＳＰ部とも正常に動作することができる。
ＦＰＧＡ１１５は、ＤＭＡコントローラとしてのＦＰＧ
Ａ１１４と機能を相互に入れ替える、即ち、ＦＰＧＡ１
１４をＤＳＰ部として再構成し、ＦＰＧＡ１１５をＤＭ
Ａコントローラとして再構成すれば、図１０（ｂ）に示
すように論理セルの不足分がなくなり、ＤＭＡコントロ
ーラ，ＤＳＰ部とも正常に動作することができる。
【００９２】さらに、第３の態様としては、上述のいず
れの方法でも再構成が行なえない場合に、ＭＰＵ１１２
が、予備論理回路としてのＦＰＧＡ１１７Ａ，１１７Ｂ
を用いて当該障害の発生したＦＰＧＡと同一の論理回路
構成になるように再構成を行なうように制御するもので
ある。例えば、図１１に示すように、ＭＰＵとしてのＦ
ＰＧＡ１１２及びＤＳＰ部としてのＦＰＧＡ１１５に障
害が発生し、予備論理セルを使用しても（Ｇ）で示す領
域分の数の論理セルが不足している場合、図１２に示す
ように、各ＦＰＧＡにおいて使用可能な論理セルの数の
多い順にソートされた第１テーブルを作成するととも
に、各機能を有する論理回路を構成するに必要な論理セ
ルの数の多い順にソートされた第２テーブルを作成し、
対応する論理セルの数をそれぞれ比較し、全てのＦＰＧ
Ａにおいて使用可能な論理セルの数が、各機能を有する
論理回路を構成するに必要な論理セルの数よりも大きい
組み合わせがあるか否かを判定する。
れの方法でも再構成が行なえない場合に、ＭＰＵ１１２
が、予備論理回路としてのＦＰＧＡ１１７Ａ，１１７Ｂ
を用いて当該障害の発生したＦＰＧＡと同一の論理回路
構成になるように再構成を行なうように制御するもので
ある。例えば、図１１に示すように、ＭＰＵとしてのＦ
ＰＧＡ１１２及びＤＳＰ部としてのＦＰＧＡ１１５に障
害が発生し、予備論理セルを使用しても（Ｇ）で示す領
域分の数の論理セルが不足している場合、図１２に示す
ように、各ＦＰＧＡにおいて使用可能な論理セルの数の
多い順にソートされた第１テーブルを作成するととも
に、各機能を有する論理回路を構成するに必要な論理セ
ルの数の多い順にソートされた第２テーブルを作成し、
対応する論理セルの数をそれぞれ比較し、全てのＦＰＧ
Ａにおいて使用可能な論理セルの数が、各機能を有する
論理回路を構成するに必要な論理セルの数よりも大きい
組み合わせがあるか否かを判定する。
【００９３】この場合においては、ＦＰＧＡ１１４，１
１７Ａ，１１５，１１７Ｂ，１１２において使用可能な
論理セルの数と、それぞれＤＳＰ部，ＭＰＵ，ＤＭＡコ
ントローラ，２つの予備論理回路を論理回路として構成
するに必要な論理セルの数との組み合わせを求めること
ができる。上述のようにして求められた各ＦＰＧＡと各
機能との組み合わせに基づいて、再構成機構１２１にて
論理回路の再構成を行なうことにより、図１３に示すよ
うに、論理セルの不足分がなくなり、ＤＳＰ部としての
ＦＰＧＡ１１４，ＤＭＡコントローラとしてのＦＰＧＡ
１１５及びＭＰＵとしてのＦＰＧＡ１１７Ａはともに正
常に動作することができる。
１７Ａ，１１５，１１７Ｂ，１１２において使用可能な
論理セルの数と、それぞれＤＳＰ部，ＭＰＵ，ＤＭＡコ
ントローラ，２つの予備論理回路を論理回路として構成
するに必要な論理セルの数との組み合わせを求めること
ができる。上述のようにして求められた各ＦＰＧＡと各
機能との組み合わせに基づいて、再構成機構１２１にて
論理回路の再構成を行なうことにより、図１３に示すよ
うに、論理セルの不足分がなくなり、ＤＳＰ部としての
ＦＰＧＡ１１４，ＤＭＡコントローラとしてのＦＰＧＡ
１１５及びＭＰＵとしてのＦＰＧＡ１１７Ａはともに正
常に動作することができる。
【００９４】なお、上記のように、ＭＰＵとしてのＦＰ
ＧＡ１１２において障害が発生した場合においては、待
機系のＦＰＧＡ１１２が、再構成機構１２１による再構
成を行なうように制御している。さらに、上記第２の態
様における、ＦＰＧＡ１１２，１１４，１１５間相互の
機能の入れ替えるような再構成処理においても、第３の
態様のＭＰＵとしてのＦＰＧＡ１１２と同様に、第１及
び第２テーブルを作成し、この第１テーブルと第２テー
ブルとの比較に基づいて、論理回路の再構成を行なうこ
とができる。
ＧＡ１１２において障害が発生した場合においては、待
機系のＦＰＧＡ１１２が、再構成機構１２１による再構
成を行なうように制御している。さらに、上記第２の態
様における、ＦＰＧＡ１１２，１１４，１１５間相互の
機能の入れ替えるような再構成処理においても、第３の
態様のＭＰＵとしてのＦＰＧＡ１１２と同様に、第１及
び第２テーブルを作成し、この第１テーブルと第２テー
ブルとの比較に基づいて、論理回路の再構成を行なうこ
とができる。
【００９５】また、上記第３の態様によりＦＰＧＡ１１
７Ａ，１１７Ｂを用いて当該障害の発生したＦＰＧＡと
同一の論理回路構成になるように再構成が行なわれた場
合は、スキャンチェック回路１１９により診断された当
該障害の発生要因にかかる論理セルを除いた論理セルか
らなる、当該障害の発生したＦＰＧＡを、自身の使用可
能なセル数よりも少ない論理回路を再構成するための予
備論理回路として用いることができる。
７Ａ，１１７Ｂを用いて当該障害の発生したＦＰＧＡと
同一の論理回路構成になるように再構成が行なわれた場
合は、スキャンチェック回路１１９により診断された当
該障害の発生要因にかかる論理セルを除いた論理セルか
らなる、当該障害の発生したＦＰＧＡを、自身の使用可
能なセル数よりも少ない論理回路を再構成するための予
備論理回路として用いることができる。
【００９６】例えば、図１４に示すように、ＤＳＰ部と
してのＦＰＧＡ１１５に障害が発生し、ＤＳＰ部として
機能するＦＰＧＡがＦＰＧＡ１１７Ａと入れ替わった場
合において、ＦＰＧＡ１１５を、自身の使用可能なセル
数よりも少ない論理回路を再構成するための予備論理回
路とすることができるのである。上述の構成により、本
発明の第２実施例にかかる自己修復機能付き情報処理装
置の動作を、図１５のフローチャートを用いて以下に説
明する。
してのＦＰＧＡ１１５に障害が発生し、ＤＳＰ部として
機能するＦＰＧＡがＦＰＧＡ１１７Ａと入れ替わった場
合において、ＦＰＧＡ１１５を、自身の使用可能なセル
数よりも少ない論理回路を再構成するための予備論理回
路とすることができるのである。上述の構成により、本
発明の第２実施例にかかる自己修復機能付き情報処理装
置の動作を、図１５のフローチャートを用いて以下に説
明する。
【００９７】即ち、障害検出回路１１１において、バス
エラーの発生（ステップＢ１），アクセスタイムアウト
（ステップＢ２）又はウォッチドッグタイマエラー（ス
テップＢ３）により障害が検出されると、この障害検出
回路１１１は、障害検出信号をＭＰＵ１１２に対して出
力する。ＭＰＵ２０においては、障害検出回路１１１か
らの障害検出信号を入力されると、検出された障害が、
ソフトウェアによる対処ができるか否かを判断する（ス
テップＢ４）。
エラーの発生（ステップＢ１），アクセスタイムアウト
（ステップＢ２）又はウォッチドッグタイマエラー（ス
テップＢ３）により障害が検出されると、この障害検出
回路１１１は、障害検出信号をＭＰＵ１１２に対して出
力する。ＭＰＵ２０においては、障害検出回路１１１か
らの障害検出信号を入力されると、検出された障害が、
ソフトウェアによる対処ができるか否かを判断する（ス
テップＢ４）。
【００９８】ここで、ソフトウェアによる対処ができる
と判断された場合においては、当該障害用のエラー処理
ルーチンによる処理が行なわれるが（ステップＢ４のＹ
ＥＳルートからステップＢ５）、ソフトウェアによる対
処ができないと判断された場合は、情報処理システムの
動作を一時停止させる（ステップＢ４のＮＯルートから
ステップＢ６）。
と判断された場合においては、当該障害用のエラー処理
ルーチンによる処理が行なわれるが（ステップＢ４のＹ
ＥＳルートからステップＢ５）、ソフトウェアによる対
処ができないと判断された場合は、情報処理システムの
動作を一時停止させる（ステップＢ４のＮＯルートから
ステップＢ６）。
【００９９】そして、ＭＰＵ（ＭＰＵ自体に障害が発生
した場合には予備系のＭＰＵ）として機能するＦＰＧＡ
１１２は、ＦＰＧＡ１１２，１１４，１１５にわたり、
スキャンチェック回路１１９によるスキャンチェックを
行なうことを、スキャンチェック指示信号を出力して指
示し、スキャンチェック回路１１９からのスキャンチェ
ック結果を示す信号に基づいて、障害の発生した各ＦＰ
ＧＡ毎に、当該障害の発生要因にかかる論理セルを診断
する。
した場合には予備系のＭＰＵ）として機能するＦＰＧＡ
１１２は、ＦＰＧＡ１１２，１１４，１１５にわたり、
スキャンチェック回路１１９によるスキャンチェックを
行なうことを、スキャンチェック指示信号を出力して指
示し、スキャンチェック回路１１９からのスキャンチェ
ック結果を示す信号に基づいて、障害の発生した各ＦＰ
ＧＡ毎に、当該障害の発生要因にかかる論理セルを診断
する。
【０１００】また、当該障害の発生要因にかかる論理セ
ルを診断し特定すると、メモリ１１６における論理セル
テーブル１１６Ａ中で障害発生論理セルに対応するフィ
ールドの使用可能フラグをクリアする（ステップＢ
８）。これにより、ＭＰＵ１１２は、障害の発生したＦ
ＰＧＡにおける障害発生要因の論理セルを使用不可の論
理セルとするように制御している。
ルを診断し特定すると、メモリ１１６における論理セル
テーブル１１６Ａ中で障害発生論理セルに対応するフィ
ールドの使用可能フラグをクリアする（ステップＢ
８）。これにより、ＭＰＵ１１２は、障害の発生したＦ
ＰＧＡにおける障害発生要因の論理セルを使用不可の論
理セルとするように制御している。
【０１０１】さらに、ＭＰＵ１１２においては、論理セ
ルテーブル１１６Ａに格納されている、各ＦＰＧＡにお
いて使用可能な論理セルの数と、再構成データ保持機構
１１３に保持されている、各機能を有する論理回路を構
成するに必要な論理セルの数とを対応させて比較し、障
害の発生した各ＦＰＧＡに関して、使用可能論理セルの
数が再構成に必要な値を満足するか否かを判定する（ス
テップＢ９）。即ち、障害の発生したＦＰＧＡにおいて
使用可能な論理セルの数が、対応する機能を有する論理
回路を構成するに必要な論理セルの数よりも大きいか否
かを判定するのである。
ルテーブル１１６Ａに格納されている、各ＦＰＧＡにお
いて使用可能な論理セルの数と、再構成データ保持機構
１１３に保持されている、各機能を有する論理回路を構
成するに必要な論理セルの数とを対応させて比較し、障
害の発生した各ＦＰＧＡに関して、使用可能論理セルの
数が再構成に必要な値を満足するか否かを判定する（ス
テップＢ９）。即ち、障害の発生したＦＰＧＡにおいて
使用可能な論理セルの数が、対応する機能を有する論理
回路を構成するに必要な論理セルの数よりも大きいか否
かを判定するのである。
【０１０２】ここで、障害の発生したＦＰＧＡにおいて
使用可能な論理セルの数が、対応する機能を有する論理
回路を構成するに必要な論理セルの数よりも小さい場合
は、ＭＰＵ１１２は、各ＦＰＧＡを使用可能論理セルの
数が多い順にソートされた第１テーブルを作成するとと
もに（ステップＢ９のＮＯルートからステップＢ１０，
図１２参照）、各機能を有する論理回路を構成するに必
要な論理セルの数の多い順にソートされた第２テーブル
を作成する（ステップＢ１１，図１２参照）。
使用可能な論理セルの数が、対応する機能を有する論理
回路を構成するに必要な論理セルの数よりも小さい場合
は、ＭＰＵ１１２は、各ＦＰＧＡを使用可能論理セルの
数が多い順にソートされた第１テーブルを作成するとと
もに（ステップＢ９のＮＯルートからステップＢ１０，
図１２参照）、各機能を有する論理回路を構成するに必
要な論理セルの数の多い順にソートされた第２テーブル
を作成する（ステップＢ１１，図１２参照）。
【０１０３】そして、第１テーブルと第２テーブルとを
比較し、各ＦＰＧＡがその中にそれぞれの回路を構成す
るのに必要な使用可能論理セルを持っているか否かを判
定する（ステップＢ１２）。即ち、上述の第１テーブル
と第２テーブルとを比較し、全てのＦＰＧＡにおいて使
用可能な論理セルの数が、各機能を有する論理回路を構
成するに必要な論理セルの数よりも大きい組み合わせで
あるか否かを判定する。
比較し、各ＦＰＧＡがその中にそれぞれの回路を構成す
るのに必要な使用可能論理セルを持っているか否かを判
定する（ステップＢ１２）。即ち、上述の第１テーブル
と第２テーブルとを比較し、全てのＦＰＧＡにおいて使
用可能な論理セルの数が、各機能を有する論理回路を構
成するに必要な論理セルの数よりも大きい組み合わせで
あるか否かを判定する。
【０１０４】ここで、第１テーブルと第２テーブルとの
判定結果が、全てのＦＰＧＡにおいて使用可能な論理セ
ルの数が、各機能を有する論理回路を構成するに必要な
論理セルの数よりも大きい組み合わせでない場合は、本
装置は、自動的に当該障害の発生したＦＰＧＡの修理依
頼をユーザに行なう（ステップＢ１２のＮＯルートから
ステップＢ１３）。
判定結果が、全てのＦＰＧＡにおいて使用可能な論理セ
ルの数が、各機能を有する論理回路を構成するに必要な
論理セルの数よりも大きい組み合わせでない場合は、本
装置は、自動的に当該障害の発生したＦＰＧＡの修理依
頼をユーザに行なう（ステップＢ１２のＮＯルートから
ステップＢ１３）。
【０１０５】ここで、ステップＢ９において、障害の発
生したＦＰＧＡにおいて使用可能な論理セルの数が対応
する機能を有する論理回路を構成するに必要な論理セル
の数よりも大きい場合は（ステップＢ９のＹＥＳルー
ト）、各障害の発生したＦＰＧＡ内の予備論理セルを用
いて論理回路を再構成する（ステップＢ１４）。また、
ステップＢ１２において、第１テーブルと第２テーブル
との判定結果が、全てのＦＰＧＡにおいて使用可能な論
理セルの数が、各機能を有する論理回路を構成するに必
要な論理セルの数よりも大きい組み合わせである場合は
（ステップＢ１２のＹＥＳルート）、第１テーブルにお
ける各ＦＰＧＡについて、第２テーブルにて指定された
機能を有する論理回路を再構成する（ステップＢ１
４）。
生したＦＰＧＡにおいて使用可能な論理セルの数が対応
する機能を有する論理回路を構成するに必要な論理セル
の数よりも大きい場合は（ステップＢ９のＹＥＳルー
ト）、各障害の発生したＦＰＧＡ内の予備論理セルを用
いて論理回路を再構成する（ステップＢ１４）。また、
ステップＢ１２において、第１テーブルと第２テーブル
との判定結果が、全てのＦＰＧＡにおいて使用可能な論
理セルの数が、各機能を有する論理回路を構成するに必
要な論理セルの数よりも大きい組み合わせである場合は
（ステップＢ１２のＹＥＳルート）、第１テーブルにお
ける各ＦＰＧＡについて、第２テーブルにて指定された
機能を有する論理回路を再構成する（ステップＢ１
４）。
【０１０６】上記のようにして再構成処理が行なわれる
と、ＭＰＵ１１２においては、再構成が行なわれた後の
各ＦＰＧＡ上の予備論理セルの数を求め（ステップＢ１
５）、各ＦＰＧＡにおける予備論理セルの数と、メモリ
１１６に格納されている、各ＦＰＧＡに必要な予備論理
セルの基準値とを比較する（ステップＢ１６）。ここ
で、各ＦＰＧＡにおける予備論理セルの数が基準値より
も小さい場合は、その旨をアラーム処理し（ステップＢ
１７）、大きい場合は、初期プログラム読み込み処理
（ＩＰＬ処理）が行なわれ（ステップＢ１８）、情報処
理装置は復旧する。
と、ＭＰＵ１１２においては、再構成が行なわれた後の
各ＦＰＧＡ上の予備論理セルの数を求め（ステップＢ１
５）、各ＦＰＧＡにおける予備論理セルの数と、メモリ
１１６に格納されている、各ＦＰＧＡに必要な予備論理
セルの基準値とを比較する（ステップＢ１６）。ここ
で、各ＦＰＧＡにおける予備論理セルの数が基準値より
も小さい場合は、その旨をアラーム処理し（ステップＢ
１７）、大きい場合は、初期プログラム読み込み処理
（ＩＰＬ処理）が行なわれ（ステップＢ１８）、情報処
理装置は復旧する。
【０１０７】このように、本発明の第２実施例にかかる
自己修復機能付き情報処理装置によれば、ＦＰＧＡ１１
２，１１４，１１５と、予備論理回路１１７と、再構成
データ保持機構１１３と、障害検出回路１１１と、再構
成機構１２１とをそなえ、情報処理装置におけるさまざ
まな構成要素の障害に対してその構成要素を元来の正常
な機能を再現できるように自動的に再構成することによ
り、第１実施例と同様に、多重障害に対応しつつ装置を
小型化，低価格化することができる利点がある。
自己修復機能付き情報処理装置によれば、ＦＰＧＡ１１
２，１１４，１１５と、予備論理回路１１７と、再構成
データ保持機構１１３と、障害検出回路１１１と、再構
成機構１２１とをそなえ、情報処理装置におけるさまざ
まな構成要素の障害に対してその構成要素を元来の正常
な機能を再現できるように自動的に再構成することによ
り、第１実施例と同様に、多重障害に対応しつつ装置を
小型化，低価格化することができる利点がある。
【０１０８】また、スキャンチェック回路１１９をそな
え、診断された障害発生要因にかかる論理セルを除いた
論理セルからなる、当該障害の発生したＦＰＧＡを、予
備論理処理回路として用いることができるので、多重障
害に対しても高い信頼性を維持しながら復旧を行なうこ
とができる。さらに、メモリ１１６をそなえ、障害の発
生したＦＰＧＡに代えて予備論理回路としてのＦＰＧＡ
１１７Ａ，１１７Ｂを使用している代替使用情報を記憶
しておき、代替使用以後の電源投入若しくはリセット時
においても、装置は障害を検出することなくＩＰＬ処理
を行なえるので、装置の高信頼化に寄与できる。
え、診断された障害発生要因にかかる論理セルを除いた
論理セルからなる、当該障害の発生したＦＰＧＡを、予
備論理処理回路として用いることができるので、多重障
害に対しても高い信頼性を維持しながら復旧を行なうこ
とができる。さらに、メモリ１１６をそなえ、障害の発
生したＦＰＧＡに代えて予備論理回路としてのＦＰＧＡ
１１７Ａ，１１７Ｂを使用している代替使用情報を記憶
しておき、代替使用以後の電源投入若しくはリセット時
においても、装置は障害を検出することなくＩＰＬ処理
を行なえるので、装置の高信頼化に寄与できる。
【０１０９】また、ＦＰＧＡ１１２が給電禁止手段とし
ての機能を有することにより、未使用状態の予備論理回
路１１７Ａ，１１７Ｂもしくは障害発生後のＦＰＧＡに
対する給電を禁止することができ、装置の消費電力を節
約することができる。 （ｃ）第３実施例の説明 図１６，図１７は本発明の第３実施例にかかる自己修復
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置も、前述の第１，第２実施例と同様に、例え
ば科学観測を行なうような人工衛星に搭載されるもので
ある。
ての機能を有することにより、未使用状態の予備論理回
路１１７Ａ，１１７Ｂもしくは障害発生後のＦＰＧＡに
対する給電を禁止することができ、装置の消費電力を節
約することができる。 （ｃ）第３実施例の説明 図１６，図１７は本発明の第３実施例にかかる自己修復
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置も、前述の第１，第２実施例と同様に、例え
ば科学観測を行なうような人工衛星に搭載されるもので
ある。
【０１１０】また、この図１６に示す情報処理装置は、
前述の第２実施例にかかる情報処理装置に比して、集積
回路でなくプリント板ユニット等のユニットにより構成
され、自己修復の単位となる論理処理部は、論理モジュ
ールでなく集積回路（ＦＰＧＡ）６５−１〜６５−８で
ある点が異なる。さて、この図１６において、６２はプ
リント板ユニット等のユニット、６１は動作中の集積回
路群、６４は予備集積回路群、６５−７，６５−８は予
備集積回路（予備論理処理部）、６３は障害が発生した
論理セルである。
前述の第２実施例にかかる情報処理装置に比して、集積
回路でなくプリント板ユニット等のユニットにより構成
され、自己修復の単位となる論理処理部は、論理モジュ
ールでなく集積回路（ＦＰＧＡ）６５−１〜６５−８で
ある点が異なる。さて、この図１６において、６２はプ
リント板ユニット等のユニット、６１は動作中の集積回
路群、６４は予備集積回路群、６５−７，６５−８は予
備集積回路（予備論理処理部）、６３は障害が発生した
論理セルである。
【０１１１】ここで、集積回路６５−１〜６５−８は、
複数の論理セルからなる論理モジュールを複数そなえて
なる、プログラミング可能なハードウェアの最小構成要
素であり、ユニット６２は、複数（図中、８つ）の集積
回路６５−１〜６５−８からなる例えばプリント板ユニ
ット等であり、プログラミング可能なハードウェアであ
る。
複数の論理セルからなる論理モジュールを複数そなえて
なる、プログラミング可能なハードウェアの最小構成要
素であり、ユニット６２は、複数（図中、８つ）の集積
回路６５−１〜６５−８からなる例えばプリント板ユニ
ット等であり、プログラミング可能なハードウェアであ
る。
【０１１２】このような構成により、本発明の第３実施
例にかかる自己修復機能付き情報処理装置においては、
図１６に示すように、動作中の集積回路群６１における
集積回路６５−６の論理セル６３で障害が発生すると、
前述の第１実施例の場合と同様の方法により、図１７に
示すように、その論理セル６３を含む集積回路６５−６
を切り離し、予備集積回路６５−７を動作中の集積回路
群６１に含めて動作させることにより、障害を復旧させ
る。
例にかかる自己修復機能付き情報処理装置においては、
図１６に示すように、動作中の集積回路群６１における
集積回路６５−６の論理セル６３で障害が発生すると、
前述の第１実施例の場合と同様の方法により、図１７に
示すように、その論理セル６３を含む集積回路６５−６
を切り離し、予備集積回路６５−７を動作中の集積回路
群６１に含めて動作させることにより、障害を復旧させ
る。
【０１１３】このように、本発明の第３実施例にかかる
自己修復機能付き情報処理装置においても、論理処理部
及び予備論理処理部としての集積回路（ＦＰＧＡ）６５
−１〜６５−８をそなえ、前述の第２実施例と同様に、
情報処理装置におけるさまざまな構成要素の障害に対し
てその構成要素を元来の正常な機能を再現できるように
自動的に再構成することにより、多重障害に対応しつつ
装置を小型化，低価格化することができる利点がある。
自己修復機能付き情報処理装置においても、論理処理部
及び予備論理処理部としての集積回路（ＦＰＧＡ）６５
−１〜６５−８をそなえ、前述の第２実施例と同様に、
情報処理装置におけるさまざまな構成要素の障害に対し
てその構成要素を元来の正常な機能を再現できるように
自動的に再構成することにより、多重障害に対応しつつ
装置を小型化，低価格化することができる利点がある。
【０１１４】なお、上述の本実施例においては、予備集
積回路６５−７，６５−８をそなえ、集積回路６５−１
〜６５−６における論理セルで障害が発生した場合に、
この予備集積回路６５−７，６５−８を用いることによ
り、前述の第２実施例と同様の方法により、障害を復旧
させているが、これに限定されず、例えば各集積回路６
５−１〜６５−６に予備論理セル（予備論理構成要素）
をそなえ、第１実施例と同様の方法により、障害が発生
した場合にこの予備論理セルを用いて当該障害が発生し
た集積回路を再構成することもできる。
積回路６５−７，６５−８をそなえ、集積回路６５−１
〜６５−６における論理セルで障害が発生した場合に、
この予備集積回路６５−７，６５−８を用いることによ
り、前述の第２実施例と同様の方法により、障害を復旧
させているが、これに限定されず、例えば各集積回路６
５−１〜６５−６に予備論理セル（予備論理構成要素）
をそなえ、第１実施例と同様の方法により、障害が発生
した場合にこの予備論理セルを用いて当該障害が発生し
た集積回路を再構成することもできる。
【０１１５】（ｄ）第４実施例の説明 図１８，図１９は本発明の第４実施例にかかる自己修復
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置も、前述の第１〜第３実施例と同様に、例え
ば科学観測を行なうような人工衛星に搭載されるもので
ある。また、この図１８に示す情報処理装置は、前述の
第３実施例にかかる情報処理装置に比して、ユニットで
なく複数のユニットよりなる情報処理器により構成さ
れ、自己修復の単位となる論理処理部は、集積回路でな
くユニット７５−１〜７５−３である点が異なる。
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置も、前述の第１〜第３実施例と同様に、例え
ば科学観測を行なうような人工衛星に搭載されるもので
ある。また、この図１８に示す情報処理装置は、前述の
第３実施例にかかる情報処理装置に比して、ユニットで
なく複数のユニットよりなる情報処理器により構成さ
れ、自己修復の単位となる論理処理部は、集積回路でな
くユニット７５−１〜７５−３である点が異なる。
【０１１６】さて、この図１８において、７２は複数の
ユニット７５−１〜７５−３よりなるプログラミング可
能な情報処理器、７１はユニット７５−１，７５−２よ
りなる動作中のユニット群、７４はユニット（予備論理
処理部）７５−３よりなる予備ユニット群、６５は集積
回路（ＦＰＧＡ）、６３は障害が発生した論理セルであ
る。
ユニット７５−１〜７５−３よりなるプログラミング可
能な情報処理器、７１はユニット７５−１，７５−２よ
りなる動作中のユニット群、７４はユニット（予備論理
処理部）７５−３よりなる予備ユニット群、６５は集積
回路（ＦＰＧＡ）、６３は障害が発生した論理セルであ
る。
【０１１７】なお、集積回路６５及び論理セル６３につ
いては、前述の第３実施例におけるものと同様の機能を
有している。このような構成により、本発明の第４実施
例にかかる自己修復機能付き情報処理装置においては、
図１８に示すように、動作中のユニット群７１における
ユニット７５−６の論理セル６３で障害が発生すると、
前述の第２実施例の場合と同様の方法により、図１９に
示すように、その論理セル６３を含むユニット７５−２
を切り離し、予備ユニット７５−３を動作中のユニット
群７１に含めて動作させることにより、障害を復旧させ
る。
いては、前述の第３実施例におけるものと同様の機能を
有している。このような構成により、本発明の第４実施
例にかかる自己修復機能付き情報処理装置においては、
図１８に示すように、動作中のユニット群７１における
ユニット７５−６の論理セル６３で障害が発生すると、
前述の第２実施例の場合と同様の方法により、図１９に
示すように、その論理セル６３を含むユニット７５−２
を切り離し、予備ユニット７５−３を動作中のユニット
群７１に含めて動作させることにより、障害を復旧させ
る。
【０１１８】このように、本発明の第４実施例にかかる
自己修復機能付き情報処理装置においては、論理処理部
及び予備論理処理部としてのユニット７５−１〜７５−
３をそなえ、前述の第２，第３実施例と同様に、情報処
理装置におけるさまざまな構成要素の障害に対してその
構成要素を元来の正常な機能を再現できるように自動的
に再構成することにより、多重障害に対応しつつ装置を
小型化，低価格化することができる利点がある。
自己修復機能付き情報処理装置においては、論理処理部
及び予備論理処理部としてのユニット７５−１〜７５−
３をそなえ、前述の第２，第３実施例と同様に、情報処
理装置におけるさまざまな構成要素の障害に対してその
構成要素を元来の正常な機能を再現できるように自動的
に再構成することにより、多重障害に対応しつつ装置を
小型化，低価格化することができる利点がある。
【０１１９】なお、上述の本実施例においては、予備ユ
ニット７５−３をそなえ、ユニット７５−１，７５−２
における論理セルで障害が発生した場合に、この予備ユ
ニット７５−３を用いることにより、第２実施例と同様
の方法により障害を復旧させているが、これに限定され
ず、例えば各ユニット７５−１，７５−２に予備論理セ
ル（予備論理構成要素）をそなえ、第１実施例と同様の
方法により、障害が発生した場合にこの予備論理セルを
用いて当該障害が発生したユニットを再構成することも
できる。
ニット７５−３をそなえ、ユニット７５−１，７５−２
における論理セルで障害が発生した場合に、この予備ユ
ニット７５−３を用いることにより、第２実施例と同様
の方法により障害を復旧させているが、これに限定され
ず、例えば各ユニット７５−１，７５−２に予備論理セ
ル（予備論理構成要素）をそなえ、第１実施例と同様の
方法により、障害が発生した場合にこの予備論理セルを
用いて当該障害が発生したユニットを再構成することも
できる。
【０１２０】（ｅ）第５実施例の説明 図２０，図２１は本発明の第５実施例にかかる自己修復
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置も、前述の第１〜第４実施例と同様に、例え
ば科学観測を行なうような人工衛星に搭載されるもので
ある。また、この図２０に示す情報処理装置は、前述の
第３，４実施例にかかる情報処理装置に比して、ユニッ
トや情報処理器ではなく、複数の情報処理器よりなる計
算機システムにより構成され、自己修復の単位となる論
理処理部は、集積回路やユニットではなく、情報処理器
８５−１〜８５−３である点が異なる。
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置も、前述の第１〜第４実施例と同様に、例え
ば科学観測を行なうような人工衛星に搭載されるもので
ある。また、この図２０に示す情報処理装置は、前述の
第３，４実施例にかかる情報処理装置に比して、ユニッ
トや情報処理器ではなく、複数の情報処理器よりなる計
算機システムにより構成され、自己修復の単位となる論
理処理部は、集積回路やユニットではなく、情報処理器
８５−１〜８５−３である点が異なる。
【０１２１】さて、この図２０において、８２は複数の
情報処理器８５−１〜８５−３よりなるプログラミング
可能な計算機システム、８１は情報処理器８５−１，８
５−２よりなる動作中の情報処理器群、８４は予備情報
処理器（予備論理処理部）８５−３よりなる予備情報処
理器群、７５はユニット、６５は集積回路（ＦＰＧ
Ａ）、６３は障害が発生した論理セルである。
情報処理器８５−１〜８５−３よりなるプログラミング
可能な計算機システム、８１は情報処理器８５−１，８
５−２よりなる動作中の情報処理器群、８４は予備情報
処理器（予備論理処理部）８５−３よりなる予備情報処
理器群、７５はユニット、６５は集積回路（ＦＰＧ
Ａ）、６３は障害が発生した論理セルである。
【０１２２】なお、情報処理器８５−１〜８５−３は、
複数のユニット７５からなるプログラミング可能なハー
ドウェアである。また、ユニット７５，集積回路６５及
び論理セル６３については、前述の第３又は第４実施例
におけるものと同様の機能を有している。このような構
成により、本発明の第５実施例にかかる自己修復機能付
き情報処理装置においては、図２０に示すように、動作
中の情報処理器群８１における情報処理器８５−２の論
理セル６３で障害が発生すると、前述の第２実施例の場
合と同様の方法により、図２１に示すように、その論理
セル６３を含む情報処理器８５−２を切り離し、予備情
報処理器８５−３を動作中の情報処理器群８１に含めて
動作させることにより、障害を復旧させる。
複数のユニット７５からなるプログラミング可能なハー
ドウェアである。また、ユニット７５，集積回路６５及
び論理セル６３については、前述の第３又は第４実施例
におけるものと同様の機能を有している。このような構
成により、本発明の第５実施例にかかる自己修復機能付
き情報処理装置においては、図２０に示すように、動作
中の情報処理器群８１における情報処理器８５−２の論
理セル６３で障害が発生すると、前述の第２実施例の場
合と同様の方法により、図２１に示すように、その論理
セル６３を含む情報処理器８５−２を切り離し、予備情
報処理器８５−３を動作中の情報処理器群８１に含めて
動作させることにより、障害を復旧させる。
【０１２３】このように、本発明の第５実施例にかかる
自己修復機能付き情報処理装置においては、論理処理部
及び予備論理処理部としての情報処理器８５−１〜８５
−３をそなえることにより、前述の第２〜第４実施例と
同様に、情報処理装置におけるさまざまな構成要素の障
害に対してその構成要素を元来の正常な機能を再現でき
るように自動的に再構成することにより、多重障害に対
応しつつ装置を小型化，低価格化することができる利点
がある。
自己修復機能付き情報処理装置においては、論理処理部
及び予備論理処理部としての情報処理器８５−１〜８５
−３をそなえることにより、前述の第２〜第４実施例と
同様に、情報処理装置におけるさまざまな構成要素の障
害に対してその構成要素を元来の正常な機能を再現でき
るように自動的に再構成することにより、多重障害に対
応しつつ装置を小型化，低価格化することができる利点
がある。
【０１２４】なお、上述の本実施例においては、予備情
報処理器８５−３をそなえ、情報処理器８５−１，８５
−２における論理セルで障害が発生した場合に、この予
備情報処理器８５−３を用いることにより、前述の第２
実施例と同様の方法により障害を復旧させているが、こ
れに限定されず、例えば各情報処理器８５−１〜８５−
２に予備論理セル（予備論理構成要素）をそなえ、前述
の第１実施例と同様に、障害が発生した場合に、この予
備論理セルを用いて当該障害が発生した情報処理器を再
構成することもできる。
報処理器８５−３をそなえ、情報処理器８５−１，８５
−２における論理セルで障害が発生した場合に、この予
備情報処理器８５−３を用いることにより、前述の第２
実施例と同様の方法により障害を復旧させているが、こ
れに限定されず、例えば各情報処理器８５−１〜８５−
２に予備論理セル（予備論理構成要素）をそなえ、前述
の第１実施例と同様に、障害が発生した場合に、この予
備論理セルを用いて当該障害が発生した情報処理器を再
構成することもできる。
【０１２５】（ｆ）第６実施例の説明 図２２，図２３は本発明の第６実施例にかかる自己修復
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置も、例えば科学観測を行なう人工衛星に適用
されるものである。また、この図２２に示す情報処理装
置は、前述の第１実施例にかかる情報処理装置に比し
て、論理処理部としてのＦＰＧＡ（集積回路）３４が複
数そなえられている場合、障害検出回路２１および再構
成機構３０が各ＦＰＧＡ３４毎にそなえられるととも
に、データ保持手段としての再構成データ保持機構２
２，障害論理要素診断手段としての障害セル診断手段９
１および再構成データ計算手段３５が複数のＦＰＧＡ３
４に対して共通にそなえられている点と、障害検出信号
及び再構成データの遣り取りを無線により行なっている
点が異なる。なお、図中、第１実施例におけるものと同
符号のものは、同様の機能を有している。
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置も、例えば科学観測を行なう人工衛星に適用
されるものである。また、この図２２に示す情報処理装
置は、前述の第１実施例にかかる情報処理装置に比し
て、論理処理部としてのＦＰＧＡ（集積回路）３４が複
数そなえられている場合、障害検出回路２１および再構
成機構３０が各ＦＰＧＡ３４毎にそなえられるととも
に、データ保持手段としての再構成データ保持機構２
２，障害論理要素診断手段としての障害セル診断手段９
１および再構成データ計算手段３５が複数のＦＰＧＡ３
４に対して共通にそなえられている点と、障害検出信号
及び再構成データの遣り取りを無線により行なっている
点が異なる。なお、図中、第１実施例におけるものと同
符号のものは、同様の機能を有している。
【０１２６】従って、再構成データ保持機構２２と再構
成データ計算手段３５と障害セル診断手段９１とによ
り、第１情報処理装置９３が構成されるとともに、障害
検出回路２１と再構成機構３０とＦＰＧＡ３４との組み
合わせ毎に、第２情報処理装置９６が構成される。ま
た、それぞれ第１情報処理装置９３及び第２情報処理装
置９６は、相互に遠隔して設けられ、第１情報処理装置
９３は第２情報処理装置９６とで無線通信を行なうため
の通信手段９２をそなえており、同様に、第２情報処理
装置９６は通信手段９７をそなえている。これにより、
第１情報処理装置９３と第２情報処理装置９６との間で
相互に無線通信が行なわれるようになっている。
成データ計算手段３５と障害セル診断手段９１とによ
り、第１情報処理装置９３が構成されるとともに、障害
検出回路２１と再構成機構３０とＦＰＧＡ３４との組み
合わせ毎に、第２情報処理装置９６が構成される。ま
た、それぞれ第１情報処理装置９３及び第２情報処理装
置９６は、相互に遠隔して設けられ、第１情報処理装置
９３は第２情報処理装置９６とで無線通信を行なうため
の通信手段９２をそなえており、同様に、第２情報処理
装置９６は通信手段９７をそなえている。これにより、
第１情報処理装置９３と第２情報処理装置９６との間で
相互に無線通信が行なわれるようになっている。
【０１２７】さらに、第２情報処理装置９６の障害セル
診断手段９１は、前述の第１実施例におけるスキャンチ
ェック回路５７と同様の機能を有するものであり、障害
検出回路２１からの障害検出信号としての障害診断指示
信号９４を、通信手段９２を介して入力されると、当該
ＦＰＧＡ３４における障害の発生要因にかかる論理セル
を診断し特定するものである。
診断手段９１は、前述の第１実施例におけるスキャンチ
ェック回路５７と同様の機能を有するものであり、障害
検出回路２１からの障害検出信号としての障害診断指示
信号９４を、通信手段９２を介して入力されると、当該
ＦＰＧＡ３４における障害の発生要因にかかる論理セル
を診断し特定するものである。
【０１２８】また、通信手段９２は、上述の如く、第１
情報処理装置９３の障害検出回路２１からの障害診断指
示信号９４を、通信手段９７に送信するとともに、再構
成データ計算手段３５において算出された再構成データ
９５を通信手段９７から受信するものである。上述の構
成により、本発明の第６実施例においては、ある第２情
報処理装置９６のＦＰＧＡ３４の論理セル３６にて障害
が発生したことを障害検出回路２１において検出する
と、通信手段９７を用いることにより、障害診断指示信
号９４を第１情報処理装置９３の障害セル診断手段９１
に無線により出力する。再構成データ計算手段３５にお
いて障害セル診断手段９１からの診断結果及び再構成デ
ータ保持機構２２からのデータに基づいた再構成データ
を算出すると、通信手段９２を用いることにより、この
再構成データ９５を第２情報処理装置９６の再構成機構
３０に無線により出力する。これ以外の動作は、基本的
に第１実施例におけるものと同様に動作する。
情報処理装置９３の障害検出回路２１からの障害診断指
示信号９４を、通信手段９７に送信するとともに、再構
成データ計算手段３５において算出された再構成データ
９５を通信手段９７から受信するものである。上述の構
成により、本発明の第６実施例においては、ある第２情
報処理装置９６のＦＰＧＡ３４の論理セル３６にて障害
が発生したことを障害検出回路２１において検出する
と、通信手段９７を用いることにより、障害診断指示信
号９４を第１情報処理装置９３の障害セル診断手段９１
に無線により出力する。再構成データ計算手段３５にお
いて障害セル診断手段９１からの診断結果及び再構成デ
ータ保持機構２２からのデータに基づいた再構成データ
を算出すると、通信手段９２を用いることにより、この
再構成データ９５を第２情報処理装置９６の再構成機構
３０に無線により出力する。これ以外の動作は、基本的
に第１実施例におけるものと同様に動作する。
【０１２９】即ち、図２３に示すように、あるＦＰＧＡ
３４の論理セル３６にて障害が発生しても、第１情報処
理装置９３と第２情報処理装置９６との間で信号を遣り
取りすることにより、予備論理セル３７を用いて回路を
再構成し、障害を復旧することができる。このように、
本発明の第６実施例における自己修復機能付き情報処理
装置によれば、再構成データ保持機構２２，障害セル診
断手段９１および再構成データ計算手段３５が、複数の
ＦＰＧＡ３４（第２情報処理装置９６）に対して共通に
そなえられていることにより、装置の省スペース化によ
り装置の小型化ひいては低価格化を実現することがで
き、さらに、装置の機能を遠隔して分けることができる
ので、設計の自由度も向上する。
３４の論理セル３６にて障害が発生しても、第１情報処
理装置９３と第２情報処理装置９６との間で信号を遣り
取りすることにより、予備論理セル３７を用いて回路を
再構成し、障害を復旧することができる。このように、
本発明の第６実施例における自己修復機能付き情報処理
装置によれば、再構成データ保持機構２２，障害セル診
断手段９１および再構成データ計算手段３５が、複数の
ＦＰＧＡ３４（第２情報処理装置９６）に対して共通に
そなえられていることにより、装置の省スペース化によ
り装置の小型化ひいては低価格化を実現することがで
き、さらに、装置の機能を遠隔して分けることができる
ので、設計の自由度も向上する。
【０１３０】なお、本実施例においては、第２情報処理
装置９６のＦＰＧＡ３４に予備論理セル（予備論理構成
要素）３７をそなえ、前述の第１実施例と同様に、障害
が発生した場合に、この予備論理セルを用いて当該障害
が発生したＦＰＧＡを再構成しているが、これに限定さ
れず、例えば予備論理処理部としての予備ＦＰＧＡをそ
なえてなる第１情報処理装置をそなえ、ＦＰＧＡ３４に
おける論理セルで障害が発生した場合に、この予備ＦＰ
ＧＡを用いることにより、前述の第２実施例と同様の方
法により障害を復旧させることもできる。
装置９６のＦＰＧＡ３４に予備論理セル（予備論理構成
要素）３７をそなえ、前述の第１実施例と同様に、障害
が発生した場合に、この予備論理セルを用いて当該障害
が発生したＦＰＧＡを再構成しているが、これに限定さ
れず、例えば予備論理処理部としての予備ＦＰＧＡをそ
なえてなる第１情報処理装置をそなえ、ＦＰＧＡ３４に
おける論理セルで障害が発生した場合に、この予備ＦＰ
ＧＡを用いることにより、前述の第２実施例と同様の方
法により障害を復旧させることもできる。
【０１３１】（ｇ）第７実施例の説明 図２４，図２５は本発明の第７実施例にかかる自己修復
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置も、例えば科学観測を行なう人工衛星に搭載
されるものである。また、本実施例にかかる情報処理装
置は、前述の第１実施例にかかる情報処理装置に比し
て、論理処理部としてのＦＰＧＡ（集積回路）３４が複
数そなえられている場合、障害検出回路２１および再構
成機構３０が各ＦＰＧＡ３４毎にそなえられるととも
に、データ保持手段としての再構成データ保持機構２
２，障害論理要素診断手段としての障害セル診断手段９
１および再構成データ計算手段３５が複数のＦＰＧＡ３
４に対して共通にそなえられている点が異なる。なお、
図中、第１実施例におけるものと同符号のものは、同様
の機能を有している。
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置も、例えば科学観測を行なう人工衛星に搭載
されるものである。また、本実施例にかかる情報処理装
置は、前述の第１実施例にかかる情報処理装置に比し
て、論理処理部としてのＦＰＧＡ（集積回路）３４が複
数そなえられている場合、障害検出回路２１および再構
成機構３０が各ＦＰＧＡ３４毎にそなえられるととも
に、データ保持手段としての再構成データ保持機構２
２，障害論理要素診断手段としての障害セル診断手段９
１および再構成データ計算手段３５が複数のＦＰＧＡ３
４に対して共通にそなえられている点が異なる。なお、
図中、第１実施例におけるものと同符号のものは、同様
の機能を有している。
【０１３２】従って、本実施例においても前述の第６実
施例と同様に、障害検出回路２１と再構成機構３０とＦ
ＰＧＡ３４との組み合わせ毎に、第２情報処理装置１０
０が構成されるとともに、再構成データ保持機構２２と
再構成データ計算手段３５と障害セル診断手段９１とに
より、第１情報処理装置９３が構成される。なお、第１
情報処理装置９３と各第２情報処理装置１００とは通信
手段１０１により相互に通信を行なうことができるよう
になっている。また、各第２情報処理装置１００は、後
述する予備ＦＰＧＡ９９を実装するための予備ＦＰＧＡ
実装領域１０２をそなえている。
施例と同様に、障害検出回路２１と再構成機構３０とＦ
ＰＧＡ３４との組み合わせ毎に、第２情報処理装置１０
０が構成されるとともに、再構成データ保持機構２２と
再構成データ計算手段３５と障害セル診断手段９１とに
より、第１情報処理装置９３が構成される。なお、第１
情報処理装置９３と各第２情報処理装置１００とは通信
手段１０１により相互に通信を行なうことができるよう
になっている。また、各第２情報処理装置１００は、後
述する予備ＦＰＧＡ９９を実装するための予備ＦＰＧＡ
実装領域１０２をそなえている。
【０１３３】さらに、本実施例にかかる情報処理装置
は、前述の各実施例に比して、予備論理セル９８が、Ｆ
ＰＧＡ３４での障害の発生時に再構成データ計算手段３
５により算出された再構成データに応じて、ＦＰＧＡ３
４の外部から追加されるようになっている点も異なる。
即ち、予備ＦＰＧＡ９９は、各第２情報処理装置１００
のＦＰＧＡ３４に共通して用いることができる予備論理
セル９８をそなえており、各第２情報処理装置１００の
ＦＰＧＡ３４の障害発生時には、この予備ＦＰＧＡ９９
を、外部から予備ＦＰＧＡ実装領域１０２に追加して実
装することにより、障害を復旧できるようになってい
る。
は、前述の各実施例に比して、予備論理セル９８が、Ｆ
ＰＧＡ３４での障害の発生時に再構成データ計算手段３
５により算出された再構成データに応じて、ＦＰＧＡ３
４の外部から追加されるようになっている点も異なる。
即ち、予備ＦＰＧＡ９９は、各第２情報処理装置１００
のＦＰＧＡ３４に共通して用いることができる予備論理
セル９８をそなえており、各第２情報処理装置１００の
ＦＰＧＡ３４の障害発生時には、この予備ＦＰＧＡ９９
を、外部から予備ＦＰＧＡ実装領域１０２に追加して実
装することにより、障害を復旧できるようになってい
る。
【０１３４】なお、第２情報処理装置１００において、
１０４は今回障害が発生した論理セル、１０５は既に障
害が発生して使用不可となった２つの論理セル、１０３
は以前の障害発生に対して復旧が行なわれた後で動作中
の論理セル群である。上述の構成により、本発明の第７
実施例にかかる自己修復機能付き情報処理装置の動作
を、図２４及び図２５を用いて、以下に説明する。
１０４は今回障害が発生した論理セル、１０５は既に障
害が発生して使用不可となった２つの論理セル、１０３
は以前の障害発生に対して復旧が行なわれた後で動作中
の論理セル群である。上述の構成により、本発明の第７
実施例にかかる自己修復機能付き情報処理装置の動作
を、図２４及び図２５を用いて、以下に説明する。
【０１３５】即ち、図２４に示すように、以前に障害が
発生して使用不可になった２つの論理セル１０５を除い
て、復旧が行なわれて現在動作中の論理セル群１０３
に、再び障害が発生すると、障害検出回路２１にてこれ
を検出し、障害セル診断手段９１にて障害要因となった
論理セル１０４を診断し特定する。再構成データ計算手
段３５においては、ＦＰＧＡ３４にて３つ目の使用不可
の論理セル１０４が障害セル診断手段９１により特定さ
れたとき、第１情報処理装置９３の再構成データ計算手
段３５では、ＦＰＧＡ３４の内部の予備論理セルを用い
ては障害に対する復旧が行なえないと判断する。
発生して使用不可になった２つの論理セル１０５を除い
て、復旧が行なわれて現在動作中の論理セル群１０３
に、再び障害が発生すると、障害検出回路２１にてこれ
を検出し、障害セル診断手段９１にて障害要因となった
論理セル１０４を診断し特定する。再構成データ計算手
段３５においては、ＦＰＧＡ３４にて３つ目の使用不可
の論理セル１０４が障害セル診断手段９１により特定さ
れたとき、第１情報処理装置９３の再構成データ計算手
段３５では、ＦＰＧＡ３４の内部の予備論理セルを用い
ては障害に対する復旧が行なえないと判断する。
【０１３６】これに対し、図２５に示すように、予備Ｆ
ＰＧＡ９９を予備ＦＰＧＡ実装領域１０２に追加してか
ら、再構成データ計算手段３５では、再構成データ保持
機構２２におけるデータ及び障害セル診断手段９１から
の診断結果に基づいて、追加されたＦＰＧＡ３４Ａの予
備論理セル３４Ｂを使用した再構成データを算出する。
ＰＧＡ９９を予備ＦＰＧＡ実装領域１０２に追加してか
ら、再構成データ計算手段３５では、再構成データ保持
機構２２におけるデータ及び障害セル診断手段９１から
の診断結果に基づいて、追加されたＦＰＧＡ３４Ａの予
備論理セル３４Ｂを使用した再構成データを算出する。
【０１３７】再構成データ計算手段３５にて算出された
再構成データを、通信手段１０１を介して再構成機構３
０へを送信することにより、再構成機構３０において
は、障害を復旧できる。このように、本発明の第７実施
例にかかる自己修復機能付き情報処理装置によれば、再
構成データ保持機構２２，障害セル診断手段９１および
再構成データ計算手段３５が、複数のＦＰＧＡ３４に対
して共通にそなえられ、予備論理セル９８を外部から追
加することができるので、前述の第６実施例にて得られ
る利点があるほか、同一のＦＰＧＡの障害に対する多数
回の障害に対しても、高い信頼性を維持しながら復旧を
行なうことができ、自己修復機能を飛躍的に向上させる
ことができる。
再構成データを、通信手段１０１を介して再構成機構３
０へを送信することにより、再構成機構３０において
は、障害を復旧できる。このように、本発明の第７実施
例にかかる自己修復機能付き情報処理装置によれば、再
構成データ保持機構２２，障害セル診断手段９１および
再構成データ計算手段３５が、複数のＦＰＧＡ３４に対
して共通にそなえられ、予備論理セル９８を外部から追
加することができるので、前述の第６実施例にて得られ
る利点があるほか、同一のＦＰＧＡの障害に対する多数
回の障害に対しても、高い信頼性を維持しながら復旧を
行なうことができ、自己修復機能を飛躍的に向上させる
ことができる。
【０１３８】なお、本実施例においては、予備ＦＰＧＡ
９９に予備論理セル（予備論理構成要素）９８をそな
え、前述の第１実施例と同様に、障害が発生した場合
に、この予備論理セルを用いて当該障害が発生したＦＰ
ＧＡを再構成しているが、これに限定されず、例えば予
備論理処理部としての予備ＦＰＧＡをそなえ、ＦＰＧＡ
３４における論理セルで障害が発生した場合に、この予
備ＦＰＧＡを用いることにより、前述の第２実施例と同
様の方法により障害を復旧させることもできる。
９９に予備論理セル（予備論理構成要素）９８をそな
え、前述の第１実施例と同様に、障害が発生した場合
に、この予備論理セルを用いて当該障害が発生したＦＰ
ＧＡを再構成しているが、これに限定されず、例えば予
備論理処理部としての予備ＦＰＧＡをそなえ、ＦＰＧＡ
３４における論理セルで障害が発生した場合に、この予
備ＦＰＧＡを用いることにより、前述の第２実施例と同
様の方法により障害を復旧させることもできる。
【０１３９】（ｈ）第８実施例の説明 図２６，図２７は本発明の第８実施例にかかる自己修復
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置は、前述の第１実施例にかかる情報処理装置
に比して、集積回路（ＦＰＧＡ）上に論理処理部として
の論理モジュールが複数そなえられている場合、予備論
理セル（予備論理構成要素）として、当該障害の発生し
た論理モジュール以外の論理モジュールにおける論理セ
ルを用いることができる点が異なる。
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置は、前述の第１実施例にかかる情報処理装置
に比して、集積回路（ＦＰＧＡ）上に論理処理部として
の論理モジュールが複数そなえられている場合、予備論
理セル（予備論理構成要素）として、当該障害の発生し
た論理モジュール以外の論理モジュールにおける論理セ
ルを用いることができる点が異なる。
【０１４０】即ち、本実施例にかかる情報処理装置は、
図２６，２７に示すように、例えば計算機の外部記憶制
御装置に適用することができるものであり、この図２
６，２７において、１３０は集積回路（ＦＰＧＡ）であ
り、この集積回路１３０は論理処理部としての２つの論
理モジュール１３３，１３４をそなえている。ここで、
論理モジュール１３３はハードディスク１３１を制御す
るためのハードディスクコントローラとして構成され、
論理モジュール１３４はフロッピーディスク１３２を制
御するフロッピーディスクコントローラとして構成され
ている。なお、１３５は論理モジュール１３３における
論理セル間を接続する論理パスである。
図２６，２７に示すように、例えば計算機の外部記憶制
御装置に適用することができるものであり、この図２
６，２７において、１３０は集積回路（ＦＰＧＡ）であ
り、この集積回路１３０は論理処理部としての２つの論
理モジュール１３３，１３４をそなえている。ここで、
論理モジュール１３３はハードディスク１３１を制御す
るためのハードディスクコントローラとして構成され、
論理モジュール１３４はフロッピーディスク１３２を制
御するフロッピーディスクコントローラとして構成され
ている。なお、１３５は論理モジュール１３３における
論理セル間を接続する論理パスである。
【０１４１】ここで、フロッピーディスク１３２はソフ
トウェアを計算機に導入する時にだけ使用するものであ
り、通常運用時には使用頻度が低い一方、ハードディス
ク１３１は計算機を起動するためのソフトウェア及び処
理対象のデータを保持しており、使用頻度が高い。ま
た、図２６に示す集積回路１３０では、その中のすべて
の論理セルが使用されているため、予備の論理セルが存
在せず、計算機の運用中に論理モジュール１３３におい
て障害が発生した場合は、使用頻度の低い論理モジュー
ル１３４の論理セルを予備論理セルとして使用するよう
になっている。
トウェアを計算機に導入する時にだけ使用するものであ
り、通常運用時には使用頻度が低い一方、ハードディス
ク１３１は計算機を起動するためのソフトウェア及び処
理対象のデータを保持しており、使用頻度が高い。ま
た、図２６に示す集積回路１３０では、その中のすべて
の論理セルが使用されているため、予備の論理セルが存
在せず、計算機の運用中に論理モジュール１３３におい
て障害が発生した場合は、使用頻度の低い論理モジュー
ル１３４の論理セルを予備論理セルとして使用するよう
になっている。
【０１４２】これは、フロッピーディスクコントローラ
１３４の論理セルを予備論理セルとして用いることよ
り、このフロッピーディスクコントローラ１３４が使用
不可能となっても、使用頻度が低いため、実際上の運用
には影響が少ないためである。なお、図２６，２７にお
いて、障害検出回路２１，再構成データ保持機構２２及
び再構成データ計算手段３５は前述の第１実施例におけ
るものと同様の機能を有している。また、障害の発生し
た論理モジュールの障害要因にかかる論理セルを診断す
る障害論理要素診断手段及び再構成データ計算手段３５
にて算出された再構成データに基づいて再構成を行なう
再構成機構は、図示を省略している。
１３４の論理セルを予備論理セルとして用いることよ
り、このフロッピーディスクコントローラ１３４が使用
不可能となっても、使用頻度が低いため、実際上の運用
には影響が少ないためである。なお、図２６，２７にお
いて、障害検出回路２１，再構成データ保持機構２２及
び再構成データ計算手段３５は前述の第１実施例におけ
るものと同様の機能を有している。また、障害の発生し
た論理モジュールの障害要因にかかる論理セルを診断す
る障害論理要素診断手段及び再構成データ計算手段３５
にて算出された再構成データに基づいて再構成を行なう
再構成機構は、図示を省略している。
【０１４３】このような構成により、本発明の第８実施
例にかかる自己修復機能付き情報処理装置において、例
えば、図２６における障害検出回路２１において、論理
モジュール１３３の論理セル３６に障害が発生したこと
を検出すると、再構成データ計算手段３５においては、
再構成データ保持機構２２におけるデータに基づいて、
当該論理モジュール１３３の論理セルを予備論理セルと
して用いずに、論理モジュール１３４の論理セル１３６
を予備論理セルとして用いた再構成データを求める。
例にかかる自己修復機能付き情報処理装置において、例
えば、図２６における障害検出回路２１において、論理
モジュール１３３の論理セル３６に障害が発生したこと
を検出すると、再構成データ計算手段３５においては、
再構成データ保持機構２２におけるデータに基づいて、
当該論理モジュール１３３の論理セルを予備論理セルと
して用いずに、論理モジュール１３４の論理セル１３６
を予備論理セルとして用いた再構成データを求める。
【０１４４】これにより、図２７に示すように、論理モ
ジュール１３３は再構成されて障害を復旧することがで
きる。なお、論理パス１３５は、論理モジュール１３４
の論理セル１３６が接続されている。このように、本発
明の第８実施例にかかる自己修復機能付き情報処理装置
によれば、論理モジュール１３３，１３４が複数そなえ
られている場合、予備論理セルとして、当該障害の発生
した論理モジュール以外の論理モジュールにおける論理
セルを用いることにより、論理モジュール毎の機能にお
ける装置の運用上の優先順位に基づいた柔軟な自己修復
機能を実現することができる。
ジュール１３３は再構成されて障害を復旧することがで
きる。なお、論理パス１３５は、論理モジュール１３４
の論理セル１３６が接続されている。このように、本発
明の第８実施例にかかる自己修復機能付き情報処理装置
によれば、論理モジュール１３３，１３４が複数そなえ
られている場合、予備論理セルとして、当該障害の発生
した論理モジュール以外の論理モジュールにおける論理
セルを用いることにより、論理モジュール毎の機能にお
ける装置の運用上の優先順位に基づいた柔軟な自己修復
機能を実現することができる。
【０１４５】（ｉ）第９実施例の説明 図２８〜図３０は本発明の第９実施例にかかる自己修復
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置は、前述の第２実施例にかかる情報処理装置
に比して、論理モジュール（論理処理部）が複数そなえ
られている場合、予備論理モジュール（予備論理処理
部）を、複数の論理モジュールのうちの特定の論理モジ
ュールと同一の論理回路構成に予め構成しておく点が異
なる。
機能付き情報処理装置を示す図であるが、本実施例の情
報処理装置は、前述の第２実施例にかかる情報処理装置
に比して、論理モジュール（論理処理部）が複数そなえ
られている場合、予備論理モジュール（予備論理処理
部）を、複数の論理モジュールのうちの特定の論理モジ
ュールと同一の論理回路構成に予め構成しておく点が異
なる。
【０１４６】即ち、図２８において、１４１は集積回路
（ＦＰＧＡ）であり、この集積回路１４１は、複数の再
構成可能な論理セル１４９から構成されているものであ
り、バス１４２を介して相互に接続された複数の論理モ
ジュール１４３〜１４７をそなえるとともに、バス１４
２に接続されておらず予備論理セルにより構成された予
備論理モジュール１４８をそなえている。
（ＦＰＧＡ）であり、この集積回路１４１は、複数の再
構成可能な論理セル１４９から構成されているものであ
り、バス１４２を介して相互に接続された複数の論理モ
ジュール１４３〜１４７をそなえるとともに、バス１４
２に接続されておらず予備論理セルにより構成された予
備論理モジュール１４８をそなえている。
【０１４７】また、各ＦＰＧＡは複数の論理セルから構
成されているもので、論理モジュール１４３はマイクロ
プロセッサとして機能するように構成されている。同様
に、論理モジュール１４４はタイマ回路として、論理モ
ジュール１４５〜１４７は通信制御回路として機能する
ように構成されている。ここで、論理モジュール１４８
は、予め通信制御回路として機能するように構成されて
いる。集積回路１４１の中では、通信制御回路に構成さ
れた部分の割合が高いため、論理セルの故障による障害
が最も発生し易いのは通信制御回路に構成された論理モ
ジュールであると予測されるからである。
成されているもので、論理モジュール１４３はマイクロ
プロセッサとして機能するように構成されている。同様
に、論理モジュール１４４はタイマ回路として、論理モ
ジュール１４５〜１４７は通信制御回路として機能する
ように構成されている。ここで、論理モジュール１４８
は、予め通信制御回路として機能するように構成されて
いる。集積回路１４１の中では、通信制御回路に構成さ
れた部分の割合が高いため、論理セルの故障による障害
が最も発生し易いのは通信制御回路に構成された論理モ
ジュールであると予測されるからである。
【０１４８】なお、この集積回路１４１には、論理モジ
ュール１４３〜１４８の障害を検出する障害検出回路１
５２，各論理モジュールにおける論理回路構成データを
保持する再構成データ保持機構１５４及び論理回路構成
データに基づいて再構成データを計算する再構成データ
計算手段１５３が接続されている。また、障害の発生し
た論理モジュールの障害要因にかかる論理セルを診断す
る論理構成要素診断手段及び再構成データ計算手段１５
３にて算出された再構成データに基づいて再構成を行な
う再構成機構は、図示を省略している。
ュール１４３〜１４８の障害を検出する障害検出回路１
５２，各論理モジュールにおける論理回路構成データを
保持する再構成データ保持機構１５４及び論理回路構成
データに基づいて再構成データを計算する再構成データ
計算手段１５３が接続されている。また、障害の発生し
た論理モジュールの障害要因にかかる論理セルを診断す
る論理構成要素診断手段及び再構成データ計算手段１５
３にて算出された再構成データに基づいて再構成を行な
う再構成機構は、図示を省略している。
【０１４９】上述の構成により、本発明の第９実施例に
かかる自己修復機能付き情報処理装置では、例えば図２
８における通信制御回路として構成された論理モジュー
ル１４７の論理セル１５１において障害が発生した場合
においては、図２９に示すように、通信制御装置として
機能するように予め構成された論理モジュール１４８
を、バス１４２に接続することにより、通信制御回路１
４７の障害を復旧することができる。
かかる自己修復機能付き情報処理装置では、例えば図２
８における通信制御回路として構成された論理モジュー
ル１４７の論理セル１５１において障害が発生した場合
においては、図２９に示すように、通信制御装置として
機能するように予め構成された論理モジュール１４８
を、バス１４２に接続することにより、通信制御回路１
４７の障害を復旧することができる。
【０１５０】なお、障害の発生した論理モジュール１４
７は、予備論理モジュールとして、次回の障害発生にそ
なえて、通信制御回路として機能するように再構成し、
待機する。但し、障害が発生した論理セル１５１は使用
できないため、再構成データ計算手段１５３が、この論
理セル１５１を除いて再構成データを計算することによ
り、論理モジュール１４７を再構成しておく。
７は、予備論理モジュールとして、次回の障害発生にそ
なえて、通信制御回路として機能するように再構成し、
待機する。但し、障害が発生した論理セル１５１は使用
できないため、再構成データ計算手段１５３が、この論
理セル１５１を除いて再構成データを計算することによ
り、論理モジュール１４７を再構成しておく。
【０１５１】また、例えば図２８におけるタイマ回路と
して構成された論理モジュール１４４の論理セル１５０
において障害が発生した場合においては、前述の第２実
施例と同様にして、図３０に示すように、予備論理回路
としての論理モジュール１４８をタイマ回路として機能
するように再構成し、障害を復旧させる。即ち、論理セ
ル１５０の障害発生時においては、論理モジュール１４
８は通信制御回路として機能するように構成されている
ので、再構成データ計算手段１５３において、再構成デ
ータ保持機能１５４にて保持されているデータに基づい
て再構成データを算出し、再構成データ計算手段１５３
にて算出された再構成データを用いて、図示しない再構
成機構において、論理モジュール１４８をタイマ回路と
して機能するように再構成するのである。
して構成された論理モジュール１４４の論理セル１５０
において障害が発生した場合においては、前述の第２実
施例と同様にして、図３０に示すように、予備論理回路
としての論理モジュール１４８をタイマ回路として機能
するように再構成し、障害を復旧させる。即ち、論理セ
ル１５０の障害発生時においては、論理モジュール１４
８は通信制御回路として機能するように構成されている
ので、再構成データ計算手段１５３において、再構成デ
ータ保持機能１５４にて保持されているデータに基づい
て再構成データを算出し、再構成データ計算手段１５３
にて算出された再構成データを用いて、図示しない再構
成機構において、論理モジュール１４８をタイマ回路と
して機能するように再構成するのである。
【０１５２】なお、障害の発生した論理モジュール１４
４は、予備論理モジュールとして、次回の障害発生にそ
なえて、通信制御回路として機能するように再構成し、
待機する。但し、障害が発生した論理セル１５０は使用
できないため、再構成データ計算手段１５３が、この論
理セル１５０を除いて再構成データを計算することによ
り、論理モジュール１４４を再構成しておく。
４は、予備論理モジュールとして、次回の障害発生にそ
なえて、通信制御回路として機能するように再構成し、
待機する。但し、障害が発生した論理セル１５０は使用
できないため、再構成データ計算手段１５３が、この論
理セル１５０を除いて再構成データを計算することによ
り、論理モジュール１４４を再構成しておく。
【０１５３】このように、本発明の第９実施例にかかる
自己修復機能付き情報処理装置によれば、論理モジュー
ル１４３〜１４７が複数そなえられている場合、予備論
理モジュール１４８を、複数の論理モジュール１４３〜
１４７のうちの特定の論理モジュールと同一の論理回路
構成に予め構成しておくことにより、予備論理モジュー
ルに予め構成されたものと同一の機能を有する論理モジ
ュールに障害が発生した場合、復旧に要する時間を短縮
でき、装置の処理速度向上に寄与することができる利点
がある。
自己修復機能付き情報処理装置によれば、論理モジュー
ル１４３〜１４７が複数そなえられている場合、予備論
理モジュール１４８を、複数の論理モジュール１４３〜
１４７のうちの特定の論理モジュールと同一の論理回路
構成に予め構成しておくことにより、予備論理モジュー
ルに予め構成されたものと同一の機能を有する論理モジ
ュールに障害が発生した場合、復旧に要する時間を短縮
でき、装置の処理速度向上に寄与することができる利点
がある。
【０１５４】なお、この場合においては、再構成データ
計算手段１５３は、障害の発生した論理モジュール１４
４について、前回障害が発生したタイマ回路として機能
するように再構成してもよい。また、上述の本実施例に
おいては、タイマ回路として機能する論理モジュール１
４４における論理セルで障害が発生した場合に、論理モ
ジュール１４８を用いることにより、前述の第２実施例
と同様の方法により障害を復旧させているが、これに限
定されず、例えば第１実施例と同様の方法に基づき、再
構成データ計算手段１５３が、論理モジュール１４４内
の予備論理セルを用いた、論理モジュール１４８を使用
しない再構成データを算出して、論理モジュール１４４
を再構成することもできる。
計算手段１５３は、障害の発生した論理モジュール１４
４について、前回障害が発生したタイマ回路として機能
するように再構成してもよい。また、上述の本実施例に
おいては、タイマ回路として機能する論理モジュール１
４４における論理セルで障害が発生した場合に、論理モ
ジュール１４８を用いることにより、前述の第２実施例
と同様の方法により障害を復旧させているが、これに限
定されず、例えば第１実施例と同様の方法に基づき、再
構成データ計算手段１５３が、論理モジュール１４４内
の予備論理セルを用いた、論理モジュール１４８を使用
しない再構成データを算出して、論理モジュール１４４
を再構成することもできる。
【０１５５】
【発明の効果】以上詳述したように、本発明の請求項
１，７〜１１記載の自己修復機能付き情報処理装置によ
れば、論理処理部と、予備論理処理部と、データ保持手
段と、障害検出手段と、再構成手段とをそなえ、情報処
理装置におけるさまざまな構成要素の障害に対してその
構成要素を元来の正常な機能を再現できるように自動的
に再構成することにより、多重障害に対応しつつ装置を
小型化，低価格化することができる利点がある。
１，７〜１１記載の自己修復機能付き情報処理装置によ
れば、論理処理部と、予備論理処理部と、データ保持手
段と、障害検出手段と、再構成手段とをそなえ、情報処
理装置におけるさまざまな構成要素の障害に対してその
構成要素を元来の正常な機能を再現できるように自動的
に再構成することにより、多重障害に対応しつつ装置を
小型化，低価格化することができる利点がある。
【０１５６】また、請求項２，１９記載の本発明によれ
ば、論理構成要素診断手段をそなえ、診断された障害発
生要因にかかる論理構成要素を除いた論理構成要素から
なる、当該障害の発生した論理処理部を、予備論理処理
部として用いることができるので、多重障害に対しても
高い信頼性を維持しながら障害の復旧を行なうことがで
きる。
ば、論理構成要素診断手段をそなえ、診断された障害発
生要因にかかる論理構成要素を除いた論理構成要素から
なる、当該障害の発生した論理処理部を、予備論理処理
部として用いることができるので、多重障害に対しても
高い信頼性を維持しながら障害の復旧を行なうことがで
きる。
【０１５７】請求項３，２０記載の本発明によれば、論
理処理部が複数そなえられている場合、予備論理処理部
を、複数の論理処理部のうちの特定の論理モジュールと
同一の論理回路構成に予め構成しておくことにより、予
備論理処理部に予め構成されたものと同一の機能を有す
る論理処理部に障害が発生した場合、復旧に要する時間
を短縮でき、装置の処理速度向上に寄与することができ
る利点がある。
理処理部が複数そなえられている場合、予備論理処理部
を、複数の論理処理部のうちの特定の論理モジュールと
同一の論理回路構成に予め構成しておくことにより、予
備論理処理部に予め構成されたものと同一の機能を有す
る論理処理部に障害が発生した場合、復旧に要する時間
を短縮でき、装置の処理速度向上に寄与することができ
る利点がある。
【０１５８】さらに、請求項４，２１記載の本発明によ
れば、記憶手段をそなえ、障害の発生した論理処理部に
代えて予備論理処理部を使用している代替使用情報を記
憶しておき、代替使用以後の電源投入若しくはリセット
時においても、装置は障害を検出することなくＩＰＬ処
理を行なえるので、装置の高信頼化に寄与できる。ま
た、請求項５，２２記載の本発明によれば、論理処理部
が給電禁止手段としての機能を有することにより、未使
用状態の予備論理処理部もしくは障害発生後の論理処理
部に対する給電を禁止することができ、装置の消費電力
を節約することができる。
れば、記憶手段をそなえ、障害の発生した論理処理部に
代えて予備論理処理部を使用している代替使用情報を記
憶しておき、代替使用以後の電源投入若しくはリセット
時においても、装置は障害を検出することなくＩＰＬ処
理を行なえるので、装置の高信頼化に寄与できる。ま
た、請求項５，２２記載の本発明によれば、論理処理部
が給電禁止手段としての機能を有することにより、未使
用状態の予備論理処理部もしくは障害発生後の論理処理
部に対する給電を禁止することができ、装置の消費電力
を節約することができる。
【０１５９】さらに、請求項６，２３記載の本発明によ
れば、データ保持手段，障害論理要素診断手段および再
構成データ計算手段が、複数の論理処理部に対して共通
にそなえられていることにより、装置の省スペース化に
より装置の小型化ひいては低価格化を実現することがで
き、さらに、装置の機能を遠隔して分けることができる
ので、設計の自由度も向上する。
れば、データ保持手段，障害論理要素診断手段および再
構成データ計算手段が、複数の論理処理部に対して共通
にそなえられていることにより、装置の省スペース化に
より装置の小型化ひいては低価格化を実現することがで
き、さらに、装置の機能を遠隔して分けることができる
ので、設計の自由度も向上する。
【０１６０】また、請求項１２，２４〜２８記載の本発
明の自己修復機能付き情報処理装置によれば、論理処理
部と、予備論理構成要素と、データ保持手段と、障害検
出手段と、障害論理要素診断手段と、再構成データ計算
手段と、再構成手段とをそなえ、情報処理装置における
さまざまな構成要素の障害に対してその構成要素を元来
の正常な機能を再現できるように自動的に再構成するこ
とにより、多重障害に対応しつつ装置を小型化，低価格
化することができる利点がある。
明の自己修復機能付き情報処理装置によれば、論理処理
部と、予備論理構成要素と、データ保持手段と、障害検
出手段と、障害論理要素診断手段と、再構成データ計算
手段と、再構成手段とをそなえ、情報処理装置における
さまざまな構成要素の障害に対してその構成要素を元来
の正常な機能を再現できるように自動的に再構成するこ
とにより、多重障害に対応しつつ装置を小型化，低価格
化することができる利点がある。
【０１６１】さらに、請求項１３記載の本発明によれ
ば、記憶手段をそなえたことにより、電源投入時若しく
はリセット時においても、装置は障害を検出することな
くＩＰＬ処理を行なえるので、装置の高信頼化に寄与で
きる利点がある。また、請求項１４記載の本発明によれ
ば、給電禁止手段としての機能を有することにより、障
害の発生要因にかかる論理構成要素に対する給電を禁止
することができるので、装置の消費電力を節約すること
ができる利点もある。
ば、記憶手段をそなえたことにより、電源投入時若しく
はリセット時においても、装置は障害を検出することな
くＩＰＬ処理を行なえるので、装置の高信頼化に寄与で
きる利点がある。また、請求項１４記載の本発明によれ
ば、給電禁止手段としての機能を有することにより、障
害の発生要因にかかる論理構成要素に対する給電を禁止
することができるので、装置の消費電力を節約すること
ができる利点もある。
【０１６２】さらに、請求項１５記載の本発明によれ
ば、通知手段としての機能を有することにより、予備論
理構成要素の数を管理することができるので、装置の信
頼性向上に寄与することができる。また、請求項１６記
載の本発明によれば、複数の予備論理構成要素が、論理
処理部内に予め設けられているので、障害の発生した論
理処理部を用いて回路を再構成することができ、装置の
省スペース化により小型化ひいては低価格化を図ること
ができる。
ば、通知手段としての機能を有することにより、予備論
理構成要素の数を管理することができるので、装置の信
頼性向上に寄与することができる。また、請求項１６記
載の本発明によれば、複数の予備論理構成要素が、論理
処理部内に予め設けられているので、障害の発生した論
理処理部を用いて回路を再構成することができ、装置の
省スペース化により小型化ひいては低価格化を図ること
ができる。
【０１６３】さらに、請求項１７記載の本発明によれ
ば、予備論理構成要素を外部から追加することができる
ので、同一の論理処理部の障害に対する多数回の障害に
対しても、高い信頼性を維持しながら復旧を行なうこと
ができ、自己修復機能を飛躍的に向上させることができ
る。また、請求項１８記載の本発明によれば、論理処理
部が複数そなえられている場合、予備論理構成要素とし
て、当該障害の発生した論理処理部以外の論理処理部に
おける論理構成要素を用いられることにより、論理処理
部毎の機能における装置の運用上の優先順位に基づいた
柔軟な自己修復機能を実現することができる。
ば、予備論理構成要素を外部から追加することができる
ので、同一の論理処理部の障害に対する多数回の障害に
対しても、高い信頼性を維持しながら復旧を行なうこと
ができ、自己修復機能を飛躍的に向上させることができ
る。また、請求項１８記載の本発明によれば、論理処理
部が複数そなえられている場合、予備論理構成要素とし
て、当該障害の発生した論理処理部以外の論理処理部に
おける論理構成要素を用いられることにより、論理処理
部毎の機能における装置の運用上の優先順位に基づいた
柔軟な自己修復機能を実現することができる。
【図１】（ａ），（ｂ）は第１の発明の原理ブロック図
である。
である。
【図２】（ａ），（ｂ）は第２の発明の原理ブロック図
である。
である。
【図３】本発明の第１実施例にかかる、科学観測を行な
うような人工衛星に搭載された自己修復機能付き情報処
理装置の概略を示すブロック図である。
うような人工衛星に搭載された自己修復機能付き情報処
理装置の概略を示すブロック図である。
【図４】本発明の第１実施例にかかる自己修復機能付き
情報処理装置を詳細に示すブロック図である。
情報処理装置を詳細に示すブロック図である。
【図５】（ａ），（ｂ）は本発明の第１実施例の動作を
説明するためのブロック図である。
説明するためのブロック図である。
【図６】本発明の第１実施例の動作を説明するためのフ
ローチャートである。
ローチャートである。
【図７】本発明の第１実施例にかかる、メモリにおける
論理セルテーブルを示す図である。
論理セルテーブルを示す図である。
【図８】再構成データ計算手段において算出された再構
成データを示す図である。
成データを示す図である。
【図９】本発明の第２実施例にかかる自己修復機能付き
情報処理装置を示すブロック図である。
情報処理装置を示すブロック図である。
【図１０】（ａ），（ｂ）は使用可能／不可能状態にあ
る論理セルの割合を示す図である。
る論理セルの割合を示す図である。
【図１１】障害発生時の使用可能／不可能状態にある論
理セルの割合の一例を示す図である。
理セルの割合の一例を示す図である。
【図１２】ＭＰＵが作成した第１テーブル及び第２テー
ブルを示す図である。
ブルを示す図である。
【図１３】障害復旧時の使用可能／不可能状態にある論
理セルの割合の一例を示す図である。
理セルの割合の一例を示す図である。
【図１４】障害が発生したＦＰＧＡについて、自身の使
用可能なセル数よりも少ない論理回路を再構成するため
の予備論理回路とすることができることを説明する図で
ある。
用可能なセル数よりも少ない論理回路を再構成するため
の予備論理回路とすることができることを説明する図で
ある。
【図１５】本発明の第２実施例の動作を説明するための
フローチャートである。
フローチャートである。
【図１６】本発明の第３実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図１７】本発明の第３実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図１８】本発明の第４実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図１９】本発明の第４実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図２０】本発明の第５実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図２１】本発明の第５実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図２２】本発明の第６実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図２３】本発明の第６実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図２４】本発明の第７実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図２５】本発明の第７実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図２６】本発明の第８実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図２７】本発明の第８実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図２８】本発明の第９実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図２９】本発明の第９実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図３０】本発明の第９実施例にかかる自己修復機能付
き情報処理装置の要部を示すブロック図である。
き情報処理装置の要部を示すブロック図である。
【図３１】自己修復機能付き情報処理装置を示すブロッ
ク図である。
ク図である。
１ 論理処理部 １Ａ 論理構成要素 ２ 予備論理処理部 ３ データ保持手段 ４ 障害検出手段 ５ 再構成手段 ６ 情報処理装置 ７ 予備論理構成要素 ７Ａ 論理構成要素 ７Ｂ 予備論理構成要素 ８ 再構成データ保持手段 ９ 障害検出手段 １０ 論理構成要素診断手段 １１ 再構成データ計算手段 １２ 再構成手段 １３ 論理処理部 １４ 情報処理装置 ２０ マイクロプロセッサ（再構成計算手段，給電禁止
手段，通知手段） ２１ 障害検出回路（障害検出手段） ２２ 再構成データ保持機構（再構成データ保持手段） ２３ アダプタ ２４ コマンド管制装置 ２５ メモリ ２５Ａ 論理セルテーブル ２６ ＤＳＰ部としてのＦＰＧＡ ２７ ＤＭＡコントローラとしてのＦＰＧＡ ２８ タイマとしてのＦＰＧＡ ２９ アダプタ群 ３０ 再構成機構 ３２ 給電禁止手段 ３３ 通知手段 ３４，３４Ａ ＦＰＧＡ ３４Ｂ 予備論理セル ３５ 再構成データ計算手段 ３６ 障害発生要因の論理セル ３７ 予備論理セル ３８ 論理セル ４０ データ転送バス ４１ 診断バス ４２ リセットバス ４３ ＤＶ／ＲＶバス ５２ 再構成実行部 ５７ スキャンチェック回路（障害論理要素診断手段） ５８ シリアルメモリ ５９ 基準値格納領域 ６１ 集積回路群 ６２ ユニット ６３ 障害が発生した論理セル ６４ 予備集積回路群 ６５−１〜６５−８ 集積回路 ７１ ユニット群 ７２ 情報処理器 ７４ 予備ユニット群 ７５−１〜７５−３ ユニット ８１ 情報処理器群 ８２ 情報処理システム ８４ 予備情報処理器群 ８５−１〜８５−３ 情報処理器 ９１ 障害セル診断手段 ９２，９７ 通信手段 ９３ 第１情報処理装置 ９４ 障害診断指示信号 ９５ 再構成データ ９６ 第２情報処理装置 ９８ 予備論理セル ９９ 予備ＦＰＧＡ １００ 第２情報処理装置 １０１ 通信手段 １０２ 予備ＦＰＧＡ実装領域 １０３ 論理セル群 １０４ 障害発生した論理セル １０５ 使用不可となった論理セル １１１ 障害検出回路（障害検出手段） １１２，１１４，１１５，１１７Ａ，１１７Ｂ ＦＰＧ
Ａ（論理処理部） １１３ 再構成データ保持機構（再構成データ保持手
段） １１６ メモリ １１６Ａ 論理セルテーブル １１８ ＤＰＲ １１９ スキャンチェック回路 １２０ インターフェイス接続部 １２１ 再構成機構（再構成手段） １２２ 再構成実行部 １２３ ＤＶ／ＲＶバスインターフェイス １３０ 集積回路 １３１ ハードディスク １３２ フロッピーディスク １３３，１３４ 論理モジュール １３５ 論理パス １３６ 論理セル １４１ 集積回路 １４２ バス １４３〜１４８ 論理モジュール １４９ 論理セル １５０，１５１ 障害発生した論理セル １５２ 障害検出回路 １５３ 再構成データ計算手段 １５４ 再構成データ保持機構
手段，通知手段） ２１ 障害検出回路（障害検出手段） ２２ 再構成データ保持機構（再構成データ保持手段） ２３ アダプタ ２４ コマンド管制装置 ２５ メモリ ２５Ａ 論理セルテーブル ２６ ＤＳＰ部としてのＦＰＧＡ ２７ ＤＭＡコントローラとしてのＦＰＧＡ ２８ タイマとしてのＦＰＧＡ ２９ アダプタ群 ３０ 再構成機構 ３２ 給電禁止手段 ３３ 通知手段 ３４，３４Ａ ＦＰＧＡ ３４Ｂ 予備論理セル ３５ 再構成データ計算手段 ３６ 障害発生要因の論理セル ３７ 予備論理セル ３８ 論理セル ４０ データ転送バス ４１ 診断バス ４２ リセットバス ４３ ＤＶ／ＲＶバス ５２ 再構成実行部 ５７ スキャンチェック回路（障害論理要素診断手段） ５８ シリアルメモリ ５９ 基準値格納領域 ６１ 集積回路群 ６２ ユニット ６３ 障害が発生した論理セル ６４ 予備集積回路群 ６５−１〜６５−８ 集積回路 ７１ ユニット群 ７２ 情報処理器 ７４ 予備ユニット群 ７５−１〜７５−３ ユニット ８１ 情報処理器群 ８２ 情報処理システム ８４ 予備情報処理器群 ８５−１〜８５−３ 情報処理器 ９１ 障害セル診断手段 ９２，９７ 通信手段 ９３ 第１情報処理装置 ９４ 障害診断指示信号 ９５ 再構成データ ９６ 第２情報処理装置 ９８ 予備論理セル ９９ 予備ＦＰＧＡ １００ 第２情報処理装置 １０１ 通信手段 １０２ 予備ＦＰＧＡ実装領域 １０３ 論理セル群 １０４ 障害発生した論理セル １０５ 使用不可となった論理セル １１１ 障害検出回路（障害検出手段） １１２，１１４，１１５，１１７Ａ，１１７Ｂ ＦＰＧ
Ａ（論理処理部） １１３ 再構成データ保持機構（再構成データ保持手
段） １１６ メモリ １１６Ａ 論理セルテーブル １１８ ＤＰＲ １１９ スキャンチェック回路 １２０ インターフェイス接続部 １２１ 再構成機構（再構成手段） １２２ 再構成実行部 １２３ ＤＶ／ＲＶバスインターフェイス １３０ 集積回路 １３１ ハードディスク １３２ フロッピーディスク １３３，１３４ 論理モジュール １３５ 論理パス １３６ 論理セル １４１ 集積回路 １４２ バス １４３〜１４８ 論理モジュール １４９ 論理セル １５０，１５１ 障害発生した論理セル １５２ 障害検出回路 １５３ 再構成データ計算手段 １５４ 再構成データ保持機構
Claims (28)
- 【請求項１】 複数の論理構成要素により論理回路とし
て構成され、所定機能を実現する論理処理部がそなえら
れるとともに、 複数の論理構成要素により論理回路として再構成可能に
構成され、各論理処理部の所定機能を再現しうる少なく
とも一つの予備論理処理部がそなえられ、 該論理処理部における論理回路構成データを保持するデ
ータ保持手段と、 該論理処理部での障害発生を検出する障害検出手段と、 該障害検出手段により該論理処理部での障害の発生を検
出した場合、当該障害の発生した論理処理部についての
論理回路構成データを該データ保持手段から読み出し、
その論理回路構成データに基づいて、該予備論理処理部
を、複数の論理構成要素により当該障害の発生した論理
処理部と同一の論理回路構成になるように再構成する再
構成手段とがそなえられていることを特徴とする、自己
修復機能付き情報処理装置。 - 【請求項２】 当該障害の発生した論理処理部における
当該障害の発生要因にかかる論理構成要素を診断する論
理構成要素診断手段がそなえられ、 該論理構成要素診断手段により診断された当該障害の発
生要因にかかる論理構成要素を除いた論理構成要素から
なる、当該障害の発生した論理処理部を、予備論理処理
部として用いることを特徴とする、請求項１記載の自己
修復機能付き情報処理装置。 - 【請求項３】 該論理処理部が複数そなえられている場
合、該予備論理処理部を、複数の該論理処理部のうちの
特定の論理処理部と同一の論理回路構成に予め構成して
おくことを特徴とする、請求項１記載の自己修復機能付
き情報処理装置。 - 【請求項４】 当該障害の発生した論理処理部に代えて
該予備論理処理部を使用している代替使用情報を記憶す
る記憶手段がそなえられ、該予備論理処理部の代替使用
以後の電源投入時もしくはリセット時には、該記憶手段
の代替使用情報に基づいて、当該障害の発生した論理処
理部に代えて該予備論理処理部を使用することを特徴と
する、請求項１記載の自己修復機能付き情報処理装置。 - 【請求項５】 未使用状態の予備論理処理部もしくは障
害発生後の論理処理部に対する給電を禁止する給電禁止
手段がそなえられていることを特徴とする、請求項１記
載の自己修復機能付き情報処理装置。 - 【請求項６】 該論理処理部が複数そなえられている場
合、前記の障害検出手段および再構成手段が各論理処理
部毎にそなえられる一方、前記のデータ保持手段および
障害論理要素診断手段が複数の該論理処理部に対して共
通にそなえられていることを特徴とする、請求項１記載
の自己修復機能付き情報処理装置。 - 【請求項７】 該論理構成要素が、論理回路の最小構成
要素である論理セルであることを特徴とする、請求項１
〜６のいずれかに記載の自己修復機能付き情報処理装
置。 - 【請求項８】 該論理処理部および該予備論理処理部
が、複数の該論理セルからなる論理モジュールであるこ
とを特徴とする、請求項７記載の自己修復機能付き情報
処理装置。 - 【請求項９】 該論理処理部および該予備論理処理部
が、複数の該論理セルからなる論理モジュールを複数そ
なえてなる集積回路であることを特徴とする、請求項７
記載の自己修復機能付き情報処理装置。 - 【請求項１０】 該論理処理部および該予備論理処理部
が複数の集積回路からなるユニットであり、各集積回路
が、複数の該論理セルからなる論理モジュールを複数そ
なえて構成されていることを特徴とする、請求項７記載
の自己修復機能付き情報処理装置。 - 【請求項１１】 該論理処理部および該予備論理処理部
が、複数の集積回路からなるユニットを複数そなえてな
る情報処理器であり、各集積回路が、複数の該論理セル
からなる論理モジュールを複数そなえて構成されている
ことを特徴とする、請求項７記載の自己修復機能付き情
報処理装置。 - 【請求項１２】 複数の論理構成要素により論理回路と
して構成され、所定機能を実現する論理処理部がそなえ
られるとともに、 通常時には使用されない複数の予備論理構成要素がそな
えられ、 該論理処理部における論理回路構成データを保持するデ
ータ保持手段と、 該論理処理部での障害の発生を検出する障害検出手段
と、 障害の発生した論理処理部における当該障害の発生要因
にかかる論理構成要素を診断する障害論理要素診断手段
と、 該障害検出手段により該論理処理部での障害の発生を検
出した場合、当該障害の発生した論理処理部についての
論理回路構成データを該データ保持手段から読み出し、
その論理回路構成データに基づき、該予備論理構成要素
と、該障害論理要素診断手段により診断された当該障害
の発生要因にかかる論理構成要素を除いた論理構成要素
とを用いて当該障害の発生した論理処理部と同一機能を
再構成するための再構成データを算出する再構成データ
計算手段と、 該再構成データ計算手段により算出された前記再構成デ
ータに基づいて、該論理処理部を、該予備論理構成要素
と該障害論理要素診断手段により診断された当該障害の
発生要因にかかる論理構成要素を除いた論理構成要素と
により当該障害の発生した論理処理部と同一機能を実現
するように再構成する再構成手段とがそなえられている
ことを特徴とする、自己修復機能付き情報処理装置。 - 【請求項１３】 当該障害の発生要因にかかる論理構成
要素に代えて該予備論理構成要素を使用している代替使
用情報を記憶する記憶手段がそなえられ、該予備論理構
成要素の代替使用以後の電源投入時もしくはリセット時
には、該記憶手段の代替使用情報に基づいて、当該障害
の発生要因にかかる論理構成要素に代えて該予備論理構
成要素を使用することを特徴とする、請求項１２記載の
自己修復機能付き情報処理装置。 - 【請求項１４】 未使用状態の予備論理構成要素もしく
は当該障害の発生要因にかかる論理構成要素に対する給
電を禁止する給電禁止手段がそなえられていることを特
徴とする、請求項１２記載の自己修復機能付き情報処理
装置。 - 【請求項１５】 障害の発生に伴い該予備論理構成要素
を再構成に使用した結果、該論理処理部の予備論理構成
要素の数が一定の基準値以下となった場合に、その旨を
通知する通知手段がそなえられていることを特徴とす
る、請求項１２記載の自己修復機能付き情報処理装置。 - 【請求項１６】 前記複数の予備論理構成要素が、該論
理処理部内に予め設けられていることを特徴とする、請
求項１２記載の自己修復機能付き情報処理装置。 - 【請求項１７】 該予備論理構成要素が、該論理処理部
での障害の発生時に該再構成データ計算手段により算出
された再構成データに応じて、該論理処理部の外部から
追加されることを特徴とする、請求項１２記載の自己修
復機能付き情報処理装置。 - 【請求項１８】 該論理処理部が複数そなえられている
場合、該予備論理構成要素として、当該障害の発生した
論理処理部以外の論理処理部における論理構成要素が用
いられることを特徴とする、請求項１２記載の自己修復
機能付き情報処理装置。 - 【請求項１９】 複数の論理構成要素により論理回路と
して再構成可能に構成され、各論理処理部の所定機能を
再現しうる少なくとも一つの予備論理処理部がそなえら
れ、該再構成データ計算手段による再構成データの算出
が不能となった場合、該再構成手段が、当該再構成不能
になった論理処理部についての論理回路構成データを該
データ保持手段から読み出し、その論理回路構成データ
に基づいて、該予備論理処理部を、複数の論理構成要素
により当該再構成不能になった論理処理部と同一の論理
回路構成になるように再構成することを特徴とする、請
求項１２記載の自己修復機能付き情報処理装置。 - 【請求項２０】 該論理処理部が複数そなえられている
場合、該予備論理処理部を、複数の該論理処理部のうち
の特定の論理処理部と同一の論理回路構成に予め構成し
ておくことを特徴とする、請求項１９記載の自己修復機
能付き情報処理装置。 - 【請求項２１】 当該再構成不能になった論理処理部に
代えて該予備論理処理部を用いている代替使用情報を記
憶する記憶手段がそなえられ、該予備論理処理部の代替
使用以後の電源投入時もしくはリセット時には、該記憶
手段の代替使用情報に基づいて、当該再構成不能になっ
た論理処理部に代えて該予備論理処理部を使用すること
を特徴とする、請求項１９記載の自己修復機能付き情報
処理装置。 - 【請求項２２】 未使用状態の予備論理処理部もしくは
再構成不能後の論理処理部に対する給電を禁止する給電
禁止手段がそなえられていることを特徴とする、請求項
１９記載の自己修復機能付き情報処理装置。 - 【請求項２３】 該論理処理部が複数そなえられている
場合、前記の障害検出手段および再構成手段が各論理処
理部毎にそなえられる一方、前記のデータ保持手段，障
害論理要素診断手段および再構成データ計算手段が複数
の該論理処理部に対して共通にそなえられていることを
特徴とする、請求項１２記載の自己修復機能付き情報処
理装置。 - 【請求項２４】 該論理構成要素および該予備論理構成
要素が、論理回路の最小構成要素である論理セルである
ことを特徴とする、請求項１２〜２３のいずれかに記載
の自己修復機能付き情報処理装置。 - 【請求項２５】 該論理処理部が、複数の該論理セルか
らなる論理モジュールであることを特徴とする、請求項
２４記載の自己修復機能付き情報処理装置。 - 【請求項２６】 該論理処理部が、複数の該論理セルか
らなる論理モジュールを複数そなえてなる集積回路であ
ることを特徴とする、請求項２４記載の自己修復機能付
き情報処理装置。 - 【請求項２７】 該論理処理部が複数の集積回路からな
るユニットであり、各集積回路が、複数の該論理セルか
らなる論理モジュールを複数そなえて構成されているこ
とを特徴とする、請求項２４記載の自己修復機能付き情
報処理装置。 - 【請求項２８】 該論理処理部が、複数の集積回路から
なるユニットを複数そなえてなる情報処理器であり、各
集積回路が、複数の該論理セルからなる論理モジュール
を複数そなえて構成されていることを特徴とする、請求
項２４記載の自己修復機能付き情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17884694A JP3365581B2 (ja) | 1994-07-29 | 1994-07-29 | 自己修復機能付き情報処理装置 |
| US08/693,540 US5655069A (en) | 1994-07-29 | 1996-08-07 | Apparatus having a plurality of programmable logic processing units for self-repair |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17884694A JP3365581B2 (ja) | 1994-07-29 | 1994-07-29 | 自己修復機能付き情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0844581A true JPH0844581A (ja) | 1996-02-16 |
| JP3365581B2 JP3365581B2 (ja) | 2003-01-14 |
Family
ID=16055700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17884694A Expired - Fee Related JP3365581B2 (ja) | 1994-07-29 | 1994-07-29 | 自己修復機能付き情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5655069A (ja) |
| JP (1) | JP3365581B2 (ja) |
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001506785A (ja) * | 1996-12-20 | 2001-05-22 | ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング | Ｄｆｐ用のｉｏおよびメモリバスシステムならびにプログラミング可能な２次元または多次元のセル構造を有するユニット |
| US6718483B1 (en) | 1999-07-22 | 2004-04-06 | Nec Corporation | Fault tolerant circuit and autonomous recovering method |
| WO2006061996A1 (ja) * | 2004-12-07 | 2006-06-15 | Matsushita Electric Industrial Co., Ltd. | 再構成可能な信号処理プロセッサ |
| JP2006155176A (ja) * | 2004-11-29 | 2006-06-15 | Toyota Motor Corp | 再構成可能信号処理システム |
| JP2006279322A (ja) * | 2005-03-28 | 2006-10-12 | Toyota Motor Corp | 制御装置 |
| JP2006309700A (ja) * | 2005-03-31 | 2006-11-09 | Fujitsu Ltd | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 |
| JP2006309292A (ja) * | 2005-04-26 | 2006-11-09 | Nec Corp | サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法 |
| JP2007174701A (ja) * | 1996-12-09 | 2007-07-05 | Pact Xpp Technologies Ag | 再構築可能プロセッサ、再構築可能データ処理ユニット、データ処理装置構築可能ユニット、構築可能データプロセッサ |
| JP2007188315A (ja) * | 2006-01-13 | 2007-07-26 | Canon Inc | デバイス故障検出装置、制御方法、及びプログラム |
| US7386741B2 (en) | 2004-05-17 | 2008-06-10 | Kabushiki Kaisha Toshiba | Method and apparatus for selectively assigning circuit data to a plurality of programmable logic circuits for maintaining each programmable logic circuit within an operation range at a minimum voltage |
| US7434086B2 (en) | 2004-08-16 | 2008-10-07 | Fujitsu Limited | Functional device, function maintaining method and function maintaining program |
| US7441140B2 (en) | 2004-09-17 | 2008-10-21 | Denso Corporation | Signal processing system |
| JP2009049649A (ja) * | 2007-08-17 | 2009-03-05 | Fujitsu Ltd | 集積回路装置 |
| JP2009534738A (ja) * | 2006-04-21 | 2009-09-24 | ハネウェル・インターナショナル・インコーポレーテッド | フォールト・トレランス・コンピューティング・システムにおけるエラー・フィルタリング |
| JPWO2008026273A1 (ja) * | 2006-08-31 | 2010-01-14 | 富士通株式会社 | Ｄｍａコントローラ |
| US7693257B2 (en) | 2006-06-29 | 2010-04-06 | Accuray Incorporated | Treatment delivery optimization |
| JP2011216020A (ja) * | 2010-04-01 | 2011-10-27 | Mitsubishi Electric Corp | 情報処理装置および回路再構成装置 |
| JP2011247693A (ja) * | 2010-05-25 | 2011-12-08 | Mitsubishi Electric Corp | 回路試験装置 |
| JP2012029325A (ja) * | 2004-05-28 | 2012-02-09 | Altera Corp | 電子デバイス |
| JP2012204898A (ja) * | 2011-03-24 | 2012-10-22 | Nec Corp | Ｆｐｇａ、ｆｐｇａを用いた回路再構成システム、方法およびプログラム |
| USRE44365E1 (en) | 1997-02-08 | 2013-07-09 | Martin Vorbach | Method of self-synchronization of configurable elements of a programmable module |
| JP5500282B1 (ja) * | 2013-02-28 | 2014-05-21 | 日本電気株式会社 | 障害修復装置、障害修復方法、及び、障害修復プログラム |
| JP2014137797A (ja) * | 2013-01-18 | 2014-07-28 | Canon Inc | 情報処理装置、情報処理装置の制御方法及びプログラム |
| JP2014138382A (ja) * | 2013-01-18 | 2014-07-28 | Sumitomo Electric Ind Ltd | 信号処理装置およびプログラマブルロジックデバイスの構成方法 |
| US8869121B2 (en) | 2001-08-16 | 2014-10-21 | Pact Xpp Technologies Ag | Method for the translation of programs for reconfigurable architectures |
| US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
| WO2015011792A1 (ja) * | 2013-07-24 | 2015-01-29 | 株式会社 日立製作所 | フィールドプログラマブルゲートアレイおよび制御装置 |
| US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
| US9047440B2 (en) | 2000-10-06 | 2015-06-02 | Pact Xpp Technologies Ag | Logical cell array and bus system |
| JP2015119359A (ja) * | 2013-12-18 | 2015-06-25 | 富士通株式会社 | 論理回路及び論理回路の制御方法 |
| US9075605B2 (en) | 2001-03-05 | 2015-07-07 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
| JP2015154417A (ja) * | 2014-02-18 | 2015-08-24 | 株式会社日立製作所 | プログラマブル回路装置、コンフィギュレーション情報修復方法 |
| JP2017117065A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社Pfu | 情報処理装置、情報処理方法、及びプログラム |
| JP2018502383A (ja) * | 2014-12-19 | 2018-01-25 | アマゾン テクノロジーズ インコーポレイテッド | 多数のコンピュータサブシステム用の再構成可能リソースを備えるシステムオンチップ |
| WO2018179739A1 (ja) * | 2017-03-28 | 2018-10-04 | 富士通株式会社 | 情報処理装置、情報処理方法及びプログラム |
| JP2018180951A (ja) * | 2017-04-13 | 2018-11-15 | ファナック株式会社 | 回路構成最適化装置及び機械学習装置 |
| US10523585B2 (en) | 2014-12-19 | 2019-12-31 | Amazon Technologies, Inc. | System on a chip comprising multiple compute sub-systems |
| US11200192B2 (en) | 2015-02-13 | 2021-12-14 | Amazon Technologies. lac. | Multi-mode system on a chip |
| US11314606B2 (en) | 2017-01-10 | 2022-04-26 | Mitsubishi Electric Corporation | Substitution device, information processing system, and substitution method |
| WO2023119774A1 (ja) * | 2021-12-20 | 2023-06-29 | 株式会社日立製作所 | アクセラレータ装置を利用した情報処理装置及び情報処理方法 |
Families Citing this family (114)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
| EP1329816B1 (de) | 1996-12-27 | 2011-06-22 | Richter, Thomas | Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.) |
| DE19654846A1 (de) | 1996-12-27 | 1998-07-09 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.) |
| DE19704742A1 (de) | 1997-02-11 | 1998-09-24 | Pact Inf Tech Gmbh | Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand |
| US6003154A (en) * | 1997-05-14 | 1999-12-14 | Nortel Networks Corporation | System and method for covering illegal states in a programmable gate array |
| JP3403614B2 (ja) * | 1997-06-13 | 2003-05-06 | 富士通株式会社 | 動的な資源利用機能を備えたデータ処理システム |
| US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
| DE19861088A1 (de) * | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
| US6134605A (en) * | 1998-04-15 | 2000-10-17 | Diamond Multimedia Systems, Inc. | Redefinable signal processing subsystem |
| US8230411B1 (en) | 1999-06-10 | 2012-07-24 | Martin Vorbach | Method for interleaving a program over a plurality of cells |
| US7111201B2 (en) * | 2000-05-19 | 2006-09-19 | Self Repairing Computers, Inc. | Self repairing computer detecting need for repair and having switched protected storage |
| US20060277433A1 (en) * | 2000-05-19 | 2006-12-07 | Self Repairing Computers, Inc. | Computer having special purpose subsystems and cyber-terror and virus immunity and protection features |
| US7137034B2 (en) * | 2000-05-19 | 2006-11-14 | Vir2Us, Inc. | Self repairing computer having user accessible switch for modifying bootable storage device configuration to initiate repair |
| KR20030038542A (ko) | 2000-05-19 | 2003-05-16 | 셀프 리페어링 컴퓨터스, 인크. | 스위칭 가능 소자를 가진 컴퓨터 |
| US7096381B2 (en) * | 2001-05-21 | 2006-08-22 | Self Repairing Computer, Inc. | On-the-fly repair of a computer |
| US7100075B2 (en) * | 2000-05-19 | 2006-08-29 | Sel Repairing Computers, Inc. | Computer system having data store protected from internet contamination by virus or malicious code and method for protecting |
| JP2004506261A (ja) | 2000-06-13 | 2004-02-26 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | パイプラインｃｔプロトコルおよびｃｔ通信 |
| US7119576B1 (en) | 2000-09-18 | 2006-10-10 | Altera Corporation | Devices and methods with programmable logic and digital signal processing regions |
| US7346644B1 (en) | 2000-09-18 | 2008-03-18 | Altera Corporation | Devices and methods with programmable logic and digital signal processing regions |
| US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
| US7392541B2 (en) * | 2001-05-17 | 2008-06-24 | Vir2Us, Inc. | Computer system architecture and method providing operating-system independent virus-, hacker-, and cyber-terror-immune processing environments |
| US7849360B2 (en) * | 2001-05-21 | 2010-12-07 | Vir2Us, Inc. | Computer system and method of controlling communication port to prevent computer contamination by virus or malicious code |
| US7657877B2 (en) * | 2001-06-20 | 2010-02-02 | Pact Xpp Technologies Ag | Method for processing data |
| US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
| US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
| CN1320420C (zh) * | 2001-11-07 | 2007-06-06 | 维特赛半导体公司 | 用于多个元件之间通信的系统和方法以及用于配置和测试该系统的方法 |
| US7536598B2 (en) * | 2001-11-19 | 2009-05-19 | Vir2Us, Inc. | Computer system capable of supporting a plurality of independent computing environments |
| US6996443B2 (en) * | 2002-01-11 | 2006-02-07 | Bae Systems Information And Electronic Systems Integration Inc. | Reconfigurable digital processing system for space |
| US8281108B2 (en) | 2002-01-19 | 2012-10-02 | Martin Vorbach | Reconfigurable general purpose processor having time restricted configurations |
| EP1514193B1 (de) | 2002-02-18 | 2008-07-23 | PACT XPP Technologies AG | Bussysteme und rekonfigurationsverfahren |
| US7788699B2 (en) | 2002-03-06 | 2010-08-31 | Vir2Us, Inc. | Computer and method for safe usage of documents, email attachments and other content that may contain virus, spy-ware, or malicious code |
| US20030217306A1 (en) * | 2002-05-17 | 2003-11-20 | Harthcock Jerry D. | Self-programmable microcomputer and method of remotely programming same |
| AU2003286131A1 (en) | 2002-08-07 | 2004-03-19 | Pact Xpp Technologies Ag | Method and device for processing data |
| US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
| US7394284B2 (en) | 2002-09-06 | 2008-07-01 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
| FR2846491B1 (fr) * | 2002-10-25 | 2005-08-12 | Atmel Corp | Architecture comprenant des cellules de remplacement pour reparer des erreurs de conception dans des circuits integres apres fabrication |
| US7386704B2 (en) * | 2002-10-31 | 2008-06-10 | Lockheed Martin Corporation | Pipeline accelerator including pipeline circuits in communication via a bus, and related system and method |
| US7185225B2 (en) * | 2002-12-02 | 2007-02-27 | Marvell World Trade Ltd. | Self-reparable semiconductor and method thereof |
| US20060001669A1 (en) * | 2002-12-02 | 2006-01-05 | Sehat Sutardja | Self-reparable semiconductor and method thereof |
| US7340644B2 (en) * | 2002-12-02 | 2008-03-04 | Marvell World Trade Ltd. | Self-reparable semiconductor and method thereof |
| JP4700611B2 (ja) | 2003-08-28 | 2011-06-15 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | データ処理装置およびデータ処理方法 |
| US7619541B2 (en) * | 2004-10-01 | 2009-11-17 | Lockheed Martin Corporation | Remote sensor processing system and method |
| US7426708B2 (en) | 2005-01-31 | 2008-09-16 | Nanotech Corporation | ASICs having programmable bypass of design faults |
| US8620980B1 (en) | 2005-09-27 | 2013-12-31 | Altera Corporation | Programmable device with specialized multiplier blocks |
| JP2009512939A (ja) * | 2005-10-21 | 2009-03-26 | ヴァー２アス インコーポレイテッド | 複数のオペレーティングシステムのインスタンスが単一のマシン資源を安全に共有することを可能とする、オペレーティングシステムの仮想化、を有するコンピュータセキュリティ方法 |
| EP1974265A1 (de) | 2006-01-18 | 2008-10-01 | PACT XPP Technologies AG | Hardwaredefinitionsverfahren |
| US20070186126A1 (en) * | 2006-02-06 | 2007-08-09 | Honeywell International Inc. | Fault tolerance in a distributed processing network |
| US20070220367A1 (en) * | 2006-02-06 | 2007-09-20 | Honeywell International Inc. | Fault tolerant computing system |
| US8266199B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US8266198B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US8041759B1 (en) | 2006-02-09 | 2011-10-18 | Altera Corporation | Specialized processing block for programmable logic device |
| US8301681B1 (en) | 2006-02-09 | 2012-10-30 | Altera Corporation | Specialized processing block for programmable logic device |
| US7836117B1 (en) | 2006-04-07 | 2010-11-16 | Altera Corporation | Specialized processing block for programmable logic device |
| US7822799B1 (en) | 2006-06-26 | 2010-10-26 | Altera Corporation | Adder-rounder circuitry for specialized processing block in programmable logic device |
| US20080066119A1 (en) * | 2006-08-15 | 2008-03-13 | Sensormatic Electronics Corporation | Controller for a video matrix switching system |
| US8386550B1 (en) | 2006-09-20 | 2013-02-26 | Altera Corporation | Method for configuring a finite impulse response filter in a programmable logic device |
| US7685464B2 (en) * | 2006-11-20 | 2010-03-23 | Honeywell International Inc. | Alternating fault tolerant reconfigurable computing architecture |
| US8386553B1 (en) | 2006-12-05 | 2013-02-26 | Altera Corporation | Large multiplier for programmable logic device |
| US7930336B2 (en) | 2006-12-05 | 2011-04-19 | Altera Corporation | Large multiplier for programmable logic device |
| US7814137B1 (en) | 2007-01-09 | 2010-10-12 | Altera Corporation | Combined interpolation and decimation filter for programmable logic device |
| US7865541B1 (en) | 2007-01-22 | 2011-01-04 | Altera Corporation | Configuring floating point operations in a programmable logic device |
| US8650231B1 (en) | 2007-01-22 | 2014-02-11 | Altera Corporation | Configuring floating point operations in a programmable device |
| WO2008092031A2 (en) * | 2007-01-24 | 2008-07-31 | Vir2Us, Inc. | Computer system architecture having isolated file system management for secure and reliable data processing |
| US8645450B1 (en) | 2007-03-02 | 2014-02-04 | Altera Corporation | Multiplier-accumulator circuitry and methods |
| US7949699B1 (en) | 2007-08-30 | 2011-05-24 | Altera Corporation | Implementation of decimation filter in integrated circuit device using ram-based data storage |
| US7739637B2 (en) * | 2007-08-31 | 2010-06-15 | International Business Machines Corporation | Partial good schema for integrated circuits having parallel execution units |
| JP2009065547A (ja) * | 2007-09-07 | 2009-03-26 | Hitachi Ltd | 半導体集積回路装置及びその半導体集積回路装置を備えるストレージ装置 |
| US8959137B1 (en) | 2008-02-20 | 2015-02-17 | Altera Corporation | Implementing large multipliers in a programmable integrated circuit device |
| US8244789B1 (en) | 2008-03-14 | 2012-08-14 | Altera Corporation | Normalization of floating point operations in a programmable integrated circuit device |
| US8626815B1 (en) | 2008-07-14 | 2014-01-07 | Altera Corporation | Configuring a programmable integrated circuit device to perform matrix multiplication |
| US8255448B1 (en) | 2008-10-02 | 2012-08-28 | Altera Corporation | Implementing division in a programmable integrated circuit device |
| US8307023B1 (en) | 2008-10-10 | 2012-11-06 | Altera Corporation | DSP block for implementing large multiplier on a programmable integrated circuit device |
| US8468192B1 (en) | 2009-03-03 | 2013-06-18 | Altera Corporation | Implementing multipliers in a programmable integrated circuit device |
| US8549055B2 (en) | 2009-03-03 | 2013-10-01 | Altera Corporation | Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry |
| US8886696B1 (en) | 2009-03-03 | 2014-11-11 | Altera Corporation | Digital signal processing circuitry with redundancy and ability to support larger multipliers |
| US8645449B1 (en) | 2009-03-03 | 2014-02-04 | Altera Corporation | Combined floating point adder and subtractor |
| US8805916B2 (en) | 2009-03-03 | 2014-08-12 | Altera Corporation | Digital signal processing circuitry with redundancy and bidirectional data paths |
| US8706790B1 (en) | 2009-03-03 | 2014-04-22 | Altera Corporation | Implementing mixed-precision floating-point operations in a programmable integrated circuit device |
| JP5247542B2 (ja) * | 2009-03-05 | 2013-07-24 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、及び、プログラム |
| US8572432B1 (en) * | 2009-04-02 | 2013-10-29 | Xilinx, Inc. | Method and apparatus for processing an event notification in a concurrent processing system |
| US8099625B1 (en) * | 2009-04-03 | 2012-01-17 | Xilinx, Inc. | Self-checking and self-correcting internal configuration port circuitry |
| US8650236B1 (en) | 2009-08-04 | 2014-02-11 | Altera Corporation | High-rate interpolation or decimation filter in integrated circuit device |
| US8396914B1 (en) | 2009-09-11 | 2013-03-12 | Altera Corporation | Matrix decomposition in an integrated circuit device |
| US8412756B1 (en) | 2009-09-11 | 2013-04-02 | Altera Corporation | Multi-operand floating point operations in a programmable integrated circuit device |
| US7948267B1 (en) | 2010-02-09 | 2011-05-24 | Altera Corporation | Efficient rounding circuits and methods in configurable integrated circuit devices |
| US8539016B1 (en) | 2010-02-09 | 2013-09-17 | Altera Corporation | QR decomposition in an integrated circuit device |
| US8601044B2 (en) | 2010-03-02 | 2013-12-03 | Altera Corporation | Discrete Fourier Transform in an integrated circuit device |
| US8458243B1 (en) | 2010-03-03 | 2013-06-04 | Altera Corporation | Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering |
| US8484265B1 (en) | 2010-03-04 | 2013-07-09 | Altera Corporation | Angular range reduction in an integrated circuit device |
| US8510354B1 (en) | 2010-03-12 | 2013-08-13 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8539014B2 (en) | 2010-03-25 | 2013-09-17 | Altera Corporation | Solving linear matrices in an integrated circuit device |
| US8718079B1 (en) | 2010-06-07 | 2014-05-06 | Marvell International Ltd. | Physical layer devices for network switches |
| US8862650B2 (en) | 2010-06-25 | 2014-10-14 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8589463B2 (en) | 2010-06-25 | 2013-11-19 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8577951B1 (en) | 2010-08-19 | 2013-11-05 | Altera Corporation | Matrix operations in an integrated circuit device |
| US8645451B2 (en) | 2011-03-10 | 2014-02-04 | Altera Corporation | Double-clocked specialized processing block in an integrated circuit device |
| US9600278B1 (en) | 2011-05-09 | 2017-03-21 | Altera Corporation | Programmable device using fixed and configurable logic to implement recursive trees |
| US8812576B1 (en) | 2011-09-12 | 2014-08-19 | Altera Corporation | QR decomposition in an integrated circuit device |
| US9053045B1 (en) | 2011-09-16 | 2015-06-09 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US8949298B1 (en) | 2011-09-16 | 2015-02-03 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US8762443B1 (en) | 2011-11-15 | 2014-06-24 | Altera Corporation | Matrix operations in an integrated circuit device |
| US8543634B1 (en) | 2012-03-30 | 2013-09-24 | Altera Corporation | Specialized processing block for programmable integrated circuit device |
| US9098332B1 (en) | 2012-06-01 | 2015-08-04 | Altera Corporation | Specialized processing block with fixed- and floating-point structures |
| US8996600B1 (en) | 2012-08-03 | 2015-03-31 | Altera Corporation | Specialized processing block for implementing floating-point multiplier with subnormal operation support |
| US9207909B1 (en) | 2012-11-26 | 2015-12-08 | Altera Corporation | Polynomial calculations optimized for programmable integrated circuit device structures |
| US9189200B1 (en) | 2013-03-14 | 2015-11-17 | Altera Corporation | Multiple-precision processing block in a programmable integrated circuit device |
| US9348795B1 (en) | 2013-07-03 | 2016-05-24 | Altera Corporation | Programmable device using fixed and configurable logic to implement floating-point rounding |
| US9379687B1 (en) | 2014-01-14 | 2016-06-28 | Altera Corporation | Pipelined systolic finite impulse response filter |
| JP2016035692A (ja) * | 2014-08-04 | 2016-03-17 | キヤノン株式会社 | 画像処理装置、システム、情報処理方法及びプログラム |
| US9684488B2 (en) | 2015-03-26 | 2017-06-20 | Altera Corporation | Combined adder and pre-adder for high-radix multiplier circuit |
| JP6489954B2 (ja) * | 2015-06-19 | 2019-03-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
| US10942706B2 (en) | 2017-05-05 | 2021-03-09 | Intel Corporation | Implementation of floating-point trigonometric functions in an integrated circuit device |
| US20190228666A1 (en) * | 2018-01-19 | 2019-07-25 | Ge Aviation Systems Llc | System and Method for Reconfiguring a System-On-Module for an Unmanned Vehicle |
| US11385287B1 (en) * | 2019-11-14 | 2022-07-12 | Xilinx, Inc. | Method for adaptively utilizing programmable logic devices |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4358823A (en) * | 1977-03-25 | 1982-11-09 | Trw, Inc. | Double redundant processor |
| JPS5524452A (en) * | 1978-08-08 | 1980-02-21 | Nec Corp | Integrated circuit |
| US4610013A (en) * | 1983-11-08 | 1986-09-02 | Avco Corporation | Remote multiplexer terminal with redundant central processor units |
| US4823256A (en) * | 1984-06-22 | 1989-04-18 | American Telephone And Telegraph Company, At&T Bell Laboratories | Reconfigurable dual processor system |
| US4907228A (en) * | 1987-09-04 | 1990-03-06 | Digital Equipment Corporation | Dual-rail processor with error checking at single rail interfaces |
| US5325517A (en) * | 1989-05-17 | 1994-06-28 | International Business Machines Corporation | Fault tolerant data processing system |
| FR2649224B1 (fr) * | 1989-06-30 | 1995-09-01 | Nec Corp | Systeme de traitement de l'information capable de prendre facilement en charge le traitement d'un processeur defaillant |
| ATE139632T1 (de) * | 1989-08-01 | 1996-07-15 | Digital Equipment Corp | Verfahren zur softwarefehlerbehandlung |
| US5307481A (en) * | 1990-02-28 | 1994-04-26 | Hitachi, Ltd. | Highly reliable online system |
| JPH047751A (ja) * | 1990-04-26 | 1992-01-13 | Toshiba Corp | 情報処理装置 |
| US5313386A (en) * | 1992-06-11 | 1994-05-17 | Allen-Bradley Company, Inc. | Programmable controller with backup capability |
-
1994
- 1994-07-29 JP JP17884694A patent/JP3365581B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-07 US US08/693,540 patent/US5655069A/en not_active Expired - Lifetime
Cited By (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174701A (ja) * | 1996-12-09 | 2007-07-05 | Pact Xpp Technologies Ag | 再構築可能プロセッサ、再構築可能データ処理ユニット、データ処理装置構築可能ユニット、構築可能データプロセッサ |
| JP2001506785A (ja) * | 1996-12-20 | 2001-05-22 | ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング | Ｄｆｐ用のｉｏおよびメモリバスシステムならびにプログラミング可能な２次元または多次元のセル構造を有するユニット |
| USRE45223E1 (en) | 1997-02-08 | 2014-10-28 | Pact Xpp Technologies Ag | Method of self-synchronization of configurable elements of a programmable module |
| USRE44365E1 (en) | 1997-02-08 | 2013-07-09 | Martin Vorbach | Method of self-synchronization of configurable elements of a programmable module |
| USRE45109E1 (en) | 1997-02-08 | 2014-09-02 | Pact Xpp Technologies Ag | Method of self-synchronization of configurable elements of a programmable module |
| US6718483B1 (en) | 1999-07-22 | 2004-04-06 | Nec Corporation | Fault tolerant circuit and autonomous recovering method |
| US9047440B2 (en) | 2000-10-06 | 2015-06-02 | Pact Xpp Technologies Ag | Logical cell array and bus system |
| US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
| US9075605B2 (en) | 2001-03-05 | 2015-07-07 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
| US8869121B2 (en) | 2001-08-16 | 2014-10-21 | Pact Xpp Technologies Ag | Method for the translation of programs for reconfigurable architectures |
| US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
| US7386741B2 (en) | 2004-05-17 | 2008-06-10 | Kabushiki Kaisha Toshiba | Method and apparatus for selectively assigning circuit data to a plurality of programmable logic circuits for maintaining each programmable logic circuit within an operation range at a minimum voltage |
| US7533282B2 (en) | 2004-05-17 | 2009-05-12 | Kabushiki Kaisha Toshiba | Logic circuit apparatus for selectively assigning a plurality of circuit data to a plurality of programmable logic circuits for minimizing total power while maintaining necessary processing performance |
| JP2012029325A (ja) * | 2004-05-28 | 2012-02-09 | Altera Corp | 電子デバイス |
| US7434086B2 (en) | 2004-08-16 | 2008-10-07 | Fujitsu Limited | Functional device, function maintaining method and function maintaining program |
| US7441140B2 (en) | 2004-09-17 | 2008-10-21 | Denso Corporation | Signal processing system |
| JP2006155176A (ja) * | 2004-11-29 | 2006-06-15 | Toyota Motor Corp | 再構成可能信号処理システム |
| WO2006061996A1 (ja) * | 2004-12-07 | 2006-06-15 | Matsushita Electric Industrial Co., Ltd. | 再構成可能な信号処理プロセッサ |
| US7861101B2 (en) | 2004-12-07 | 2010-12-28 | Panasonic Corporation | Reconfigurable signal processor |
| JP2006279322A (ja) * | 2005-03-28 | 2006-10-12 | Toyota Motor Corp | 制御装置 |
| JP2006309700A (ja) * | 2005-03-31 | 2006-11-09 | Fujitsu Ltd | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 |
| US7535255B2 (en) | 2005-03-31 | 2009-05-19 | Fujitsu Limited | Logic integrated circuit having dynamic substitution function, information processing apparatus using the same, and dynamic substitution method of logic integrated circuit |
| JP2006309292A (ja) * | 2005-04-26 | 2006-11-09 | Nec Corp | サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法 |
| JP2007188315A (ja) * | 2006-01-13 | 2007-07-26 | Canon Inc | デバイス故障検出装置、制御方法、及びプログラム |
| JP2009534738A (ja) * | 2006-04-21 | 2009-09-24 | ハネウェル・インターナショナル・インコーポレーテッド | フォールト・トレランス・コンピューティング・システムにおけるエラー・フィルタリング |
| US7693257B2 (en) | 2006-06-29 | 2010-04-06 | Accuray Incorporated | Treatment delivery optimization |
| JPWO2008026273A1 (ja) * | 2006-08-31 | 2010-01-14 | 富士通株式会社 | Ｄｍａコントローラ |
| JP2009049649A (ja) * | 2007-08-17 | 2009-03-05 | Fujitsu Ltd | 集積回路装置 |
| JP2011216020A (ja) * | 2010-04-01 | 2011-10-27 | Mitsubishi Electric Corp | 情報処理装置および回路再構成装置 |
| JP2011247693A (ja) * | 2010-05-25 | 2011-12-08 | Mitsubishi Electric Corp | 回路試験装置 |
| JP2012204898A (ja) * | 2011-03-24 | 2012-10-22 | Nec Corp | Ｆｐｇａ、ｆｐｇａを用いた回路再構成システム、方法およびプログラム |
| JP2014137797A (ja) * | 2013-01-18 | 2014-07-28 | Canon Inc | 情報処理装置、情報処理装置の制御方法及びプログラム |
| JP2014138382A (ja) * | 2013-01-18 | 2014-07-28 | Sumitomo Electric Ind Ltd | 信号処理装置およびプログラマブルロジックデバイスの構成方法 |
| US9405612B2 (en) | 2013-02-28 | 2016-08-02 | Nec Corporation | Fault repair apparatus, fault repair method and storage medium storing fault repair program |
| JP5500282B1 (ja) * | 2013-02-28 | 2014-05-21 | 日本電気株式会社 | 障害修復装置、障害修復方法、及び、障害修復プログラム |
| WO2015011792A1 (ja) * | 2013-07-24 | 2015-01-29 | 株式会社 日立製作所 | フィールドプログラマブルゲートアレイおよび制御装置 |
| JP2015119359A (ja) * | 2013-12-18 | 2015-06-25 | 富士通株式会社 | 論理回路及び論理回路の制御方法 |
| JP2015154417A (ja) * | 2014-02-18 | 2015-08-24 | 株式会社日立製作所 | プログラマブル回路装置、コンフィギュレーション情報修復方法 |
| JP2018502383A (ja) * | 2014-12-19 | 2018-01-25 | アマゾン テクノロジーズ インコーポレイテッド | 多数のコンピュータサブシステム用の再構成可能リソースを備えるシステムオンチップ |
| US10523585B2 (en) | 2014-12-19 | 2019-12-31 | Amazon Technologies, Inc. | System on a chip comprising multiple compute sub-systems |
| US11200192B2 (en) | 2015-02-13 | 2021-12-14 | Amazon Technologies. lac. | Multi-mode system on a chip |
| JP2017117065A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社Pfu | 情報処理装置、情報処理方法、及びプログラム |
| US11314606B2 (en) | 2017-01-10 | 2022-04-26 | Mitsubishi Electric Corporation | Substitution device, information processing system, and substitution method |
| WO2018179739A1 (ja) * | 2017-03-28 | 2018-10-04 | 富士通株式会社 | 情報処理装置、情報処理方法及びプログラム |
| US10565343B2 (en) | 2017-04-13 | 2020-02-18 | Fanuc Corporation | Circuit configuration optimization apparatus and machine learning device |
| JP2018180951A (ja) * | 2017-04-13 | 2018-11-15 | ファナック株式会社 | 回路構成最適化装置及び機械学習装置 |
| WO2023119774A1 (ja) * | 2021-12-20 | 2023-06-29 | 株式会社日立製作所 | アクセラレータ装置を利用した情報処理装置及び情報処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5655069A (en) | 1997-08-05 |
| JP3365581B2 (ja) | 2003-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3365581B2 (ja) | 自己修復機能付き情報処理装置 | |
| CN107347018B (zh) | 一种三冗余1553b总线动态切换方法 | |
| EP1980943B1 (en) | System monitor device control method, program, and computer system | |
| US20210124681A1 (en) | Cost-effective solid state disk data-protection method for power outages | |
| US7441130B2 (en) | Storage controller and storage system | |
| US20050240814A1 (en) | Power supply control system and storage device | |
| US20030051098A1 (en) | Modular RAID controller | |
| EP3709149B1 (en) | Off-board flash memory | |
| CN110351174A (zh) | 一种模块冗余的安全计算机平台 | |
| US9507664B2 (en) | Storage system including a plurality of storage units, a management device, and an information processing apparatus, and method for controlling the storage system | |
| JP2009140353A (ja) | 再構成可能な集積回路、及びこれを用いた自己修復システム | |
| EP2535817B1 (en) | Information processing system | |
| US20030177224A1 (en) | Clustered/fail-over remote hardware management system | |
| US20210382536A1 (en) | Systems, devices, and methods for controller devices handling fault events | |
| CN117311768A (zh) | 一种动态可重配fpga固件的系统和方法 | |
| US8745436B2 (en) | Information processing apparatus, information processing system, and control method therefor | |
| US6718483B1 (en) | Fault tolerant circuit and autonomous recovering method | |
| JP6194496B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| TWI782305B (zh) | 伺服系統 | |
| CN218172181U (zh) | 车机系统及车辆 | |
| CN113991827A (zh) | 一种ssd掉电保护方法、装置、系统及电子设备 | |
| CN118803395A (zh) | 一种近地空间多功能图像采集系统 | |
| JP3570334B2 (ja) | 系切替装置 | |
| CN112130820A (zh) | 一种基于分层设计的航电系统管理软件设计方法 | |
| CN117033115A (zh) | 故障处理方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020709 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |