JP2006309292A - サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法 - Google Patents

サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法 Download PDF

Info

Publication number
JP2006309292A
JP2006309292A JP2005127410A JP2005127410A JP2006309292A JP 2006309292 A JP2006309292 A JP 2006309292A JP 2005127410 A JP2005127410 A JP 2005127410A JP 2005127410 A JP2005127410 A JP 2005127410A JP 2006309292 A JP2006309292 A JP 2006309292A
Authority
JP
Japan
Prior art keywords
server
cpu
data
server device
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005127410A
Other languages
English (en)
Other versions
JP4572138B2 (ja
Inventor
Ryo Fujioka
涼 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005127410A priority Critical patent/JP4572138B2/ja
Publication of JP2006309292A publication Critical patent/JP2006309292A/ja
Application granted granted Critical
Publication of JP4572138B2 publication Critical patent/JP4572138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 現用系サーバのCPU停止時においても、現用系サーバのメモリの内容を待機系サーバへコピーすることにより簡便に二重化されたVoIPサーバの現用系と待機系の系切り換えの可能なサーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法を提供する。
【解決手段】 イーサネット102により二重化されたVOIPサーバにおいて、サーバ装置104にCPU障害を検出し、メモリ内容をコピーする機能を備えたプログラマブルなデバイスである系切り換え制御手段114を設け、この系切り換え制御手段が現用系サーバに搭載されているCPUに障害が生じた場合に、現用系サーバのメモリの内容を待機系サーバのメモリへコピーする。
【選択図】 図2

Description

本発明は、サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法に係り、特にイーサネット(登録商標、以下同様)によりサーバ装置が二重化されたVoIP(Voice over IP)サーバとして構成されているサーバシステムにおいて、現用系サーバのメモリの内容を待機系サーバのメモリへコピーすることによる系切り換え方法に関する。
従来のVoIPサーバの二重化したサーバ間で構成されるサーバシステムにおいて、現用系サーバと待機系サーバの通信は、CPU(central processing unit)が命令を実行することにより行われていた。このため、CPU自体に障害が発生した場合には、現用系と待機系を切り換える際にメモリの内容をコピーすることができないので、待機系サーバでは障害発生前の状態を再現することができない。
上述の課題を解決するサーバシステムとして、メモリの障害が検出されたとき、現用系と待機系の各処理装置の動作を一旦停止して、この状態を保持し、現用系サーバの第2メモリのデータを待機系サーバの第2メモリを介して待機系サーバの主メモリに転送し、第2メモリのデータ転送の終了を検出してから両系の各サーバを初期状態にクリアして現用系と待機系を切り換える二重化サーバの切り換え制御方法が開示されている(例えば、特許文献1を参照)。このような制御方法により、系切り換え時のデータ欠落を防止した上で、障害発生時の現用系の切り換え後に円滑に処理を継続できるようになる。
また、上述の切り換え処理を全く中断することなく、現用系の切り換えを実現できる交換装置も開示されている(例えば、特許文献2を参照)。この交換装置では、現用系と待機系との切り換えに際し、現用系の内部状態を示すデータを凍結し、この凍結されたデータを待機系に転送し、データ転送後に現用系で処理された処理要求信号をその処理に係る情報を付して待機系に通知し、この通知された処理要求信号に基づき待機系において現用系で行われた処理と同一の処理を実行させる。そして、この処理実行に対応して待機系の内部状態を示すデータを更新し、上記通知された処理要求信号の待機系における未処理の処理要求信号の数が所定の処理のしきい値以下になった時点で現用系の処理を待機系の処理に切り換える。
特開平08−314746号公報 特開平09−261698号公報
しかしながら、特許文献1に開示された二重化サーバの切り換え制御方法では、各サーバにそれぞれ主メモリ及び第2メモリと2つのメモリを備え、それに伴い、かかるメモリの監視、制御、リセット制御、系切り換え制御等の特殊な専用ハードウェアを要する。このため、上記の切り換え制御のための回路も複雑となり、その切り換え制御も煩雑なものとなってしまう。
また、特許文献2に開示された交換装置では、現用系及び待機系の2つのシステムで常時同じ処理を実行させることにより、かかる2つの系のシステムが同じ状態を保っているため、通常時のCPUや通信バスに対する負担が大きくなる。
そこで、本発明は、上記問題点に鑑みてなされたものであり、本発明の目的は、現用系サーバのCPU停止時においても、汎用的なイーサネットを用いて、現用系サーバのメモリの内容を待機系サーバへコピーすることにより簡便に二重化されたVoIPサーバの現用系と待機系の系切り換えの可能な、新規かつ改良されたサーバ装置、サーバシステム、及びサーバシステムでの系系切り換え方法を提供することである。
上記課題を解決するために、本発明のある観点によれば、通信バスで相互に接続された2台のサーバ装置のうち、一の前記サーバ装置が現用系として動作し、他の前記サーバ装置が待機系として動作する二重化されたVoIPサーバとして構成されるサーバシステムに備わるサーバ装置において、データやプログラムの送受信の際にデータやプログラムを格納する記憶手段と、この記憶手段に格納されたプログラムを実行するCPUと、一のサーバ装置に備わるCPUに障害が発生した際に、他のサーバ装置への系の切り換えを制御する系切り換え制御手段と、記憶手段を使用しながら通信バスでの通信の実行を制御する通信実行制御手段と、を備え、上記の記憶手段は、一の記憶手段を他の記憶手段と識別する手段となる記述子と、データやプログラムの送受信の際に、データ処理のために一時的に利用されるメモリ領域として機能する一時的記憶手段と、を備え、上記の系切り換え制御手段は、CPUで生じた障害を検出する障害検出機能部と、記憶手段に直接アクセスして、記憶手段を制御する記憶手段制御機能部と、記述子を記憶手段に生成する識別手段生成機能部と、を備えることを特徴とする、サーバ装置が提供される。
このとき、通信バスはイーサネットであり、系切り換え制御手段、通信実行制御手段、CPU、及び記憶手段はPCI(Peripheral Component Interconnect)バスを介して接続されていることとしてもよく、系切り換え制御手段は、プログラマブルなデバイスであることとしてもよい。
このような構成とすることにより、イーサネットにより二重化されたVOIPサーバにおいて、動作状態にある現用系サーバに搭載されているCPUの故障及びプログラムの暴走等の障害が発生した場合に、サーバ装置に備わる系切り換え制御手段がその障害を検出した後、汎用のイーサネットを用いて現用系サーバのメモリの内容を待機系サーバのメモリにコピーする。換言すると、CPUを使用せずにイーサネット通信により現用系サーバのメモリ情報を転送しているため、現用系サーバのCPUが停止した状態でも、現用系サーバのメモリの内容を待機系サーバへコピーすることができる。このため、待機系サーバは現用系サーバのCPUに障害が発生する前のメモリ状態を再現することができる。
また、本発明のサーバ装置は、一般的に使用されているPCI及びイーサネット通信で実現されることより、PCIバスに接続されるプログラマブルなデバイスである系切り換え制御手段となるコントローラ以外に専用ハードウェアを必要としない。このため、特殊なハードウェアを必要とせず、CPUボードのみで本発明を実現可能となることより、系切り換え制御手段を、例えばPCIカードにし、PCIスロットを通してCPUボードに接続できる形式にすることで二重化されたVoIPサーバのサービスを使用者の選択により追加することができるようになる。
また、系切り換え制御手段には、CPUに障害が発生した際に、CPUの修復を実行するためのリセット信号を送信する手段が更に設けられていることとしてもよい。
このような構成とすることにより、系切り換え制御手段がCPUの障害を検出した直後から記憶手段であるメモリの識別手段となる記述子であるディスクリプタの生成が完了するまでの間に、CPUをリセット状態にすることが実行され、データの破壊を回避することが実現される。
また、上記課題を解決するために、本発明の別の観点によれば、通信バスで相互に接続された2台のサーバ装置のうち、一のサーバ装置が現用系として動作し、他のサーバ装置が待機系として動作する二重化されたVoIPサーバとして構成されるサーバシステムにおいて、上記のサーバ装置は、データやプログラムの送受信の際にデータやプログラムを格納する記憶手段と、記憶手段に格納されたプログラムを実行するCPUと、一のサーバ装置に備わるCPUに障害が発生した際に、他のサーバ装置への系の切り換えを制御する系切り換え制御手段と、記憶手段を使用しながら通信バスでの通信の実行を制御する通信実行制御手段と、を備え、上記の記憶手段は、一の記憶手段を他の記憶手段と識別する手段となる記述子と、データやプログラムの送受信の際に、データ処理のために一時的に利用されるメモリ領域として機能する一時的記憶手段と、を備え、系切り換え制御手段は、CPUで生じた障害を検出する障害検出機能部と、記憶手段に直接アクセスして、記憶手段を制御する記憶手段制御機能部と、記述子を記憶手段に生成する識別手段生成機能部と、を備えることを特徴とする、サーバシステムが提供される。
このとき、通信バスはイーサネットであり、系切り換え制御手段、通信実行制御手段、CPU、及び記憶手段はPCIバスを介して接続されていることとしてもよく、系切り換え制御手段は、プログラマブルなデバイスであることとしてもよい。
また、系切り換え制御手段には、CPUに障害が発生した際に、CPUの修復を実行するためのリセット信号を送信する手段が更に設けられていることとしてもよい。
また、上記課題を解決するために、本発明の更に別の観点によれば、通信バスで相互に接続された2台のサーバ装置のうち、一のサーバ装置が現用系として動作し、他のサーバ装置が待機系として動作する二重化されたVoIPサーバとして構成されるサーバシステムでの系切り換え方法において、現用系のサーバ装置に備わるCPUに発生した障害を検出する障害検出工程と、障害検出工程後に現用系のサーバ装置に備わる記憶手段に格納されているデータのうち、待機系のサーバ装置に必要なデータを現用系のサーバ装置に備わる記憶手段にコピーを実行するデータ書き込み工程と、データ書き込み工程後に記憶手段に他の記憶手段と識別するための記述子を生成する記述子生成工程と、記述子の内容を現用系のサーバ装置に備わる通信バスでの通信実行を制御する通信実行制御手段で確認の後に、通信バスを介して待機系のサーバ装置にデータを送信するデータ送信工程と、現用系のサーバ装置から送信されたデータを待機系のサーバ装置に備わる記憶手段に格納するデータ格納工程と、を含むことを特徴とする、サーバシステムでの系切り換え方法が提供される。
このとき、障害検出工程直後から記述子生成工程の間に、CPUの修復を実行するためのリセット信号を送信する工程を含むこととしてもよい。
このような構成とすることにより、本発明のサーバ装置をサーバシステム及びこのサーバシステムでの系切り換え方法に取り入れることにより、上述した効果、すなわち、CPUの代わりに系切り換え制御手段がメモリ及びイーサネット通信を制御することより、現用系サーバのCPU停止時においても、汎用的なイーサネットを用いて、現用系サーバのメモリの内容を待機系サーバへコピーすることが可能となる。
以上説明したように本発明によれば、現用系サーバのCPUが停止した状態でも待機系サーバへメモリ内容のコピーが汎用的なイーサネットを用いることにより可能なため、CPUに障害が発生した際に障害発生前の状態を保持したまま現用系と待機系のサーバの入れ替えをより簡便に実行できる。
また、上述した現用系と待機系の入れ替え機能は、一般的に使用されているPCI及びイーサネット通信で実現されることより、PCIバスに接続されるプログラマブルなデバイスである系切り換えコントローラ以外に専用ハードウェアを必要としない。このため、例えば、系切り換えコントローラをPCIカードにし、PCIスロットを通してCPUボードに接続できる形式にすることで、本発明で提案する二重化されたVoIPサーバのサービスを使用者の選択により追加することができるようになる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
まず、本発明におけるサーバシステムの第1の実施の形態の構成について図面を使用しながら説明する。図1は、本発明のサーバシステムの第1の実施の形態の全体構成図であり、図2は、本実施の形態のサーバシステム100に備わるサーバ装置のハードウェア構成を説明するための構成図である。
図1に示すように、本実施の形態のサーバシステム100は、通信バス102に複数のサーバ装置104が接続されることにより構成されている。このサーバ間の通信バス102には、本実施の形態では、イーサネットが使用され、このイーサネット102によりサーバ装置104が二重化されたVoIPサーバとして機能する。以下、上記複数あるサーバ装置104のうち、動作状態にある一のサーバ装置を現用系サーバ104aと称し、待機状態にある他のサーバ装置を待機系サーバ104bと称するものとする。なお、図1において、サーバ装置104に備わる各構成要素に付す符号のうち、現用系サーバ104aに含まれるものには、符号の末尾にaを付し、待機系サーバ104bに含まれるものには、符号の末尾にbを付すものとする。
サーバ装置104には、図1及び図2に示すように、CPU106(106a、106b)、メモリ108(108a、108b)、メモリコントローラ110(110a、110b)、I/O(Input/Output)コントローラ112(112a、112b)、系切り換えコントローラ114(114a、114b)、及びイーサコントローラ116(116a、116b)が備わる。そして、これら各構成要素が拡張スロットの規格の一つであるPCI(Peripheral Component Interconnect)バス118(118a、118b)を介して接続されている。
CPU106は、データ等の記憶手段であるメモリ108に記憶されたプログラムを実行する装置であり、不図示のマウスやキーボード等の入力装置や記憶装置からデータを受け取り、演算・加工した上で、プリンタやディスプレイ等の出力装置や記憶装置に出力する。
また、メモリコントローラ110は、データやプログラムを記憶するためのメモリ108と通信し、CPU106やI/Oコントローラ112とメモリ108内のデータの受け渡しをする手段としての機能を有する。
メモリ112には、図2に示すように、メモリ112を識別する手段である記述子となるディスクリプタ120と、データ等の送受信の際にデータ処理のために一時的に利用されるメモリ領域として機能する受信バッファ122及び送信バッファ124が備わる。
I/Oコントローラ112は、PCI、USB(Universal Serial Bus)、IDE(Integrated Drive Electronics)等のバス118に接続された装置との通信におけるデータの入力・出力を制御する手段としての機能を有し、イーサコントローラ116は、イーサネット102を用いたデータの送受信を制御する手段としての機能を有する。
また、系切り換えコントローラ114は、本発明を実現するための核心となる構成要素であり、現用系サーバ104aに備わるCPU106aに障害が発生した際に、待機系サーバ104bへの系の切り換えを制御する系切り換え制御手段であり、FPGA(Field Programmable Gate Array)等のソフトウェアプログラムによって、一連の作業指示を付与するプログラマブルなデバイスである。本実施の形態では、系切り換えコントローラ114は、CPU障害検出機能部126、メモリ制御機能部128、及びディスクリプタ生成機能部130の3つの機能部を有する。
CPU障害検出機能部126は、CPU106で生じた障害を検出する手段であり、CPU障害検出機能部126に備わるWDT(Watch Dog Timer)を用いて係る障害を検出する。WDTとは、任意のサイズのカウンタ(不図示)で構成されており、CPU106は一定周期でこのカウンタをクリアする。CPU106に何らかの障害が発生し、カウンタのクリアが行われず、カウンタがオーバーフローした際に、WDTによりCPU106の障害が検出される。
メモリ制御機能部128は、メモリ108にアクセスする手段であり、PCI(Peripheral Component Interconnect)のバスマスタ機能を搭載することにより、CPU106を使用せず直接メモリ108にアクセスすることができる。バスマスタ機能については、PCIの規格で定義されているためここでは説明しない。
ディスクリプタ生成機能部130は、メモリ112を識別するための記述子としてメモリ112に設けられるディスクリプタ120を生成する手段である。このディスクリプタ120には、送受信データの有無、送受信バッファ122、124のアドレス、送受信バッファ122、124内のデータサイズが格納されている。
イーサコントローラ116は、メモリ108内に存在するディスクリプタ120と送受信バッファ122、124を用いてイーサネット通信を実行する制御手段である。ディスクリプタ120には、上述したように送受信データの有無、送受信バッファ122、124のアドレス、送受信バッファ122、124内のデータサイズが格納されている。そして、送受信バッファ122、124には、イーサネット102により転送したデータが格納されている。
次に、本実施の形態におけるサーバシステム100に備わるイーサコントローラ116によるデータ送信動作について図面を使用しながら説明する。図3は、本実施の形態におけるサーバシステム100に備わるイーサコントローラ116がデータ送信する仕組みを説明するための機能ブロック図である。
イーサコントローラ116は、メモリ108内に設けられたディスクリプタ120をポーリングし、送信データの有無を確認する機能を有する監視制御手段132を備える。この監視制御手段132が送信データの有無の確認をした際に、ディスクリプタ120に送信データが有る場合に、イーサコントローラ116はディスクリプタ120から送信バッファ124のアドレスとデータのサイズ(バイト数)を取得し、送信バッファ124からイーサコントローラ116内に備わる記憶手段であるFIFOバッファ134へデータをコピーする。この際に、FIFOバッファ134へ蓄えられたデータは順次イーサネット102へ送信される。
通常のサーバ装置は、CPUがディスクリプタを生成するが、本実施の形態によるサーバシステム100に備わるサーバ装置104は、系切り換えコントローラ114に備わるディスクリプタ生成機能部130がディスクリプタ120を生成することにより、CPU106を使用せずにイーサネット102へデータを送信することができる。
次に、本実施の形態のサーバシステム100によって実行される現用系サーバ104aに備わるメモリ108aに格納されたデータの内容を待機系サーバ104bに備わるメモリ108bにコピーする動作について、図面を使用しながら詳細に説明する。図4は、本実施の形態のサーバシステム100によって実行される現用系サーバ104aに備わるメモリ108aに格納されたデータの内容を待機系サーバ104bに備わるメモリ108bにコピーする動作を説明するためのフローチャートであり、現用系サーバ104aのCPU106aに障害が発生した際に、メモリ108aの内容を待機系サーバ104bのメモリ108bへコピーし、現用系と待機系を入れ替えるまでの動作を示す。
まず、現用系サーバ104aのCPU106aに故障又はプログラムの動作に異常が発生し、CPU106aに障害が発生する(S100)。このCPU106aの障害が発生した後に、系切り換えコントローラ114に備わるCPU障害検出機能部であるWDT126によりCPU106の障害を検出する(S102)。
次に、系切り換えコントローラ114は、待機系サーバ104bのCPU106bに現用系と待機系のサーバを入れ替えて系の切り換えを行うことを通知するために、系切り換えのためのメモリコピー用のデータ送信を開始する情報をメモリ108a上の送信バッファ124へ書き込む(S104)。
その後、メモリ108aに格納されているデータから、待機系サーバ104bへコピーする必要のあるデータを選択し、メモリ108a上の送信バッファ124に書き込む(S106)。上記書き込みが終了すると、メモリコピーが完了することを通知するための情報をメモリ108a上の送信バッファ124に書き込む(S108)。
メモリ108a上の送信バッファ124への書き込みが完了した後、系切り換えコントローラ114aは、メモリ108aのディスクリプタ120へ送信バッファ124のアドレス、送信バッファ124に格納したデータのサイズを書き込み、そのディスクリプタ120を有効にする。ここで、ディスクリプタ120が有効になるとは、そのディスクリプタ120に対応する送信バッファ124にデータが格納されていることを示す(S110)。
その後、イーサコントローラ116aに備わる監視制御手段132がポーリングによりメモリ108a上のディスクリプタ120を参照し、ディスクリプタ120が有効になっていることを確認した後に、データが格納されている送信バッファ124のアドレス及びデータサイズを取得する(S112)。
イーサコントローラ116aは、上述のポーリングによりディスクリプタ120から得た情報を元に、送信バッファ124からイーサコントローラ116aが装備するFIFOバッファ134へデータを取り込み、イーサネット102を介して待機系サーバ104bへデータを送信する(S114)。この待機系サーバ104bでは、CPU106bが正常に動作しているため、通常と同じように、CPU106bがメモリ108b上の受信バッファ122からメモリ108bの適切なアドレスへデータを移動させる(S116)。その後、現用系と待機系のサーバが入れ替わり、障害が未発生のCPU106bを搭載したサーバ104bが現用系サーバとして動作する(S118)。
以上説明したように、本発明の本実施の形態におけるサーバシステム100は、イーサネット102により二重化されたVoIPサーバにおいて、現用系サーバ104aに搭載されているCPU106aの故障、及びプログラムが暴走した場合に、現用系サーバ104aのメモリ108aの内容を待機系サーバ104bのメモリ108bへコピーすることができる。
すなわち、現用系サーバ104aのCPU106aに障害が発生した際に、系切り換えコントローラ114aがその障害を検出した後に、イーサネット102を用いて現用系サーバ104aのメモリ108aの内容を待機系サーバ104bのメモリ108bにコピーする。このようにして、本実施の形態のサーバシステム100は、CPU106を使用せずにイーサネット通信により、メモリ情報を転送しているため、現用系サーバ104aのCPU106aが停止した状態においても、メモリ108aの内容を現用系サーバ104aから待機系サーバ104bへコピーできる。そのため、待機系サーバ104bは、現用系サーバ104aのCPU106aに障害が発生する前のメモリ状態を再現することができるようになる。
なお、現用系サーバ104aのCPU106aに障害が発生する前の状態を待機系サーバ104bで再現するために必要なデータを、現用系サーバ104aの系切り換えコントローラ114aに知らせるシステムが必要である。かかるシステムは、現用系サーバ104aが起動するときに、必要なデータが格納されているメモリアドレスをメモリ108a内の位置を識別するための手段となる特定のアドレス(例えば0000h)に記憶することで実現できる。このとき、系切り換えコントローラ114aは、図4に示す工程S106の時に、上述の特定のアドレス0000hに記載されているメモリアドレスに格納されているデータを送信バッファ124へ書き込めばよい。
また、現用系サーバ104aのCPU106aに障害が発生した後に、系切り換えコントローラ114aが送信バッファ124への書き込み及びディスクリプタ120の生成をしている際に、現用系サーバ104aのCPU106aが再動作した場合には、CPU106aと系切り換えコントローラ114aの二つのデバイスが同時にメモリアクセスを行いデータが破壊される可能性がある。そこで、図5に示すように、系切り換えコントローラ114からCPU106へデータ等が破壊されたCPUを修復するためのリセット信号136を送信する手段を更に系切り換えコントローラ114に設けて、リセット信号136をCPU106へ送信する。このようにリセット信号送信手段(不図示)を設けることにより、系切り換えコントローラ114がCPU106の障害を検出した直後からディスクリプタ120の生成が完了するまでの間に、CPU106をリセット状態にすることでデータの破壊を回避することが実現される。
以上詳述したように、本発明により、現用系サーバ104aのCPU106aが停止した状態でも、待機系サーバ104bへメモリ内容のコピーができるため、CPU106aに障害が発生した際に、障害発生前の状態を保持したまま現用系と待機系の入れ替えがより簡便にできるようになる。
また、上述した現用系から待機系への系切り換え機能は、一般的に使用されているPCI及びイーサネット通信で実現しているので、PCIバスに接続されるプログラマブルなデバイスである系切り換えコントローラ114以外に、専用ハードウェアを必要とせず、CPUボードのみで実現できる。このため、例えば、系切り換えコントローラをPCIカードにし、PCIスロットを通してCPUボードに接続できる形式にすることで、本発明による二重化のサービスを使用者の選択で追加することができるようになる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
図1は、本発明のサーバシステムの第1の実施の形態の全体構成図である。 図2は、同実施の形態のサーバシステムに備わるサーバ装置のハードウェア構成を説明するための構成図である。 図3は、同実施の形態におけるサーバシステムに備わるイーサコントローラがデータ送信する仕組みを説明するための機能ブロック図である。 図4は、同実施の形態のサーバシステムによって実行される現用系サーバに備わるメモリに格納されたデータの内容を待機系サーバに備わるメモリにコピーする動作を説明するためのフローチャートである。 図5は、同実施の形態のサーバシステムに備わるサーバ装置のハードウェア構成の変形例を説明するための構成図である。
符号の説明
100 サーバシステム
102 ネットワーク(イーサネット)
104 サーバ装置
104a 現用系サーバ
104b 待機系サーバ
106 CPU
108 メモリ
110 メモリコントローラ
112 I/Oコントローラ
114 系切り換えコントローラ
116 イーサコントロー
118 PCIバス
120 ディスクリプタ
122 受信バッファ
124 送信バッファ
126 CPU障害検出機能部
128 メモリ制御機能部
130 ディスクリプタ生成機能部
132 監視制御手段
134 FIFOバッファ
136 リセット信号

Claims (10)

  1. 通信バスで相互に接続された2台のサーバ装置のうち、一の前記サーバ装置が現用系として動作し、他の前記サーバ装置が待機系として動作する二重化されたVoIP(Voice over IP)サーバとして構成されるサーバシステムに備わる前記サーバ装置において、
    データやプログラムの送受信の際に前記データや前記プログラムを格納する記憶手段と、
    前記記憶手段に格納された前記プログラムを実行するCPU(central processing unit)と、
    前記一のサーバ装置に備わる前記CPUに障害が発生した際に前記他のサーバ装置への系の切り換えを制御する系切り換え制御手段と、
    前記記憶手段を使用しながら前記通信バスでの通信の実行を制御する通信実行制御手段と、を備え、
    前記記憶手段は、
    一の記憶手段を他の記憶手段と識別する手段となる記述子と、
    前記データやプログラムの送受信の際に、データ処理のために一時的に利用されるメモリ領域として機能する一時的記憶手段と、を備え、
    前記系切り換え制御手段は、
    前記CPUで生じた障害を検出する障害検出機能部と、
    前記記憶手段に直接アクセスして、前記記憶手段を制御する記憶手段制御機能部と、
    前記記述子を前記記憶手段に生成する識別手段生成機能部と、を備える
    ことを特徴とする、サーバ装置。
  2. 前記通信バスはイーサネット(登録商標)であり、前記系切り換え制御手段、前記通信実行制御手段、前記CPU、及び前記記憶手段はPCI(Peripheral Component Interconnect)バスを介して接続されていることを特徴とする、請求項1に記載のサーバシステム。
  3. 前記系切り換え制御手段は、プログラマブルなデバイスであることを特徴とする、請求項1又は2に記載のサーバ装置。
  4. 前記系切り換え制御手段には、前記CPUに障害が発生した際に、前記CPUの修復を実行するためのリセット信号を送信する手段が更に設けられていることを特徴とする、請求項1〜3の何れか1項に記載のサーバ装置。
  5. 通信バスで相互に接続された2台のサーバ装置のうち、一の前記サーバ装置が現用系として動作し、他の前記サーバ装置が待機系として動作する二重化されたVoIPサーバとして構成されるサーバシステムにおいて、
    前記サーバ装置は、
    データやプログラムの送受信の際に前記データや前記プログラムを格納する記憶手段と、
    前記記憶手段に格納された前記プログラムを実行するCPUと、
    前記一のサーバ装置に備わる前記CPUに障害が発生した際に前記他のサーバ装置への系の切り換えを制御する系切り換え制御手段と、
    前記記憶手段を使用しながら前記通信バスでの通信の実行を制御する通信実行制御手段と、を備え、
    前記記憶手段は、
    一の記憶手段を他の記憶手段と識別する手段となる記述子と、
    前記データやプログラムの送受信の際に、データ処理のために一時的に利用されるメモリ領域として機能する一時的記憶手段と、を備え、
    前記系切り換え制御手段は、
    前記CPUで生じた障害を検出する障害検出機能部と、
    前記記憶手段に直接アクセスして、前記記憶手段を制御する記憶手段制御機能部と、
    前記記述子を前記記憶手段に生成する識別手段生成機能部と、を備える
    ことを特徴とする、サーバシステム。
  6. 前記通信バスはイーサネット(登録商標)であり、前記系切り換え制御手段、前記通信実行制御手段、前記CPU、及び前記記憶手段はPCIバスを介して接続されていることを特徴とする、請求項5に記載のサーバシステム。
  7. 前記系切り換え制御手段は、プログラマブルなデバイスであることを特徴とする、請求項5又は6に記載のサーバシステム。
  8. 前記系切り換え制御手段には、前記CPUに障害が発生した際に、前記CPUの修復を実行するためのリセット信号を送信する手段が更に設けられていることを特徴とする、請求項5〜7の何れか1項に記載のサーバシステム。
  9. 通信バスで相互に接続された2台のサーバ装置のうち、一の前記サーバ装置が現用系として動作し、他の前記サーバ装置が待機系として動作する二重化されたVoIPサーバとして構成されるサーバシステムでの系切り換え方法において、
    前記現用系のサーバ装置に備わるCPUに発生した障害を検出する障害検出工程と、
    前記障害検出工程後に前記現用系のサーバ装置に備わる記憶手段に格納されているデータのうち、前記待機系のサーバ装置に必要なデータを前記現用系のサーバ装置に備わる記憶手段にコピーを実行するデータ書き込み工程と、
    前記書き込み工程後に前記記憶手段に他の記憶手段と識別するための記述子を生成する
    記述子生成工程と、
    前記記述子の内容を前記現用系のサーバ装置に備わる前記通信バスでの通信実行を制御する通信実行制御手段で確認の後に、前記通信バスを介して前記待機系のサーバ装置に前記データを送信するデータ送信工程と、
    前記現用系のサーバ装置から送信された前記データを前記待機系のサーバ装置に備わる記憶手段に格納するデータ格納工程と、
    を含むことを特徴とする、サーバシステムでの系切り換え方法。
  10. 前記障害検出工程直後から前記記述子生成工程の間に、前記CPUの修復を実行するためのリセット信号を送信する工程を含むことを特徴とする、請求項9に記載のサーバシステムでの系切り換え方法。

JP2005127410A 2005-04-26 2005-04-26 サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法 Active JP4572138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005127410A JP4572138B2 (ja) 2005-04-26 2005-04-26 サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005127410A JP4572138B2 (ja) 2005-04-26 2005-04-26 サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法

Publications (2)

Publication Number Publication Date
JP2006309292A true JP2006309292A (ja) 2006-11-09
JP4572138B2 JP4572138B2 (ja) 2010-10-27

Family

ID=37476151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005127410A Active JP4572138B2 (ja) 2005-04-26 2005-04-26 サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法

Country Status (1)

Country Link
JP (1) JP4572138B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015210812A (ja) * 2014-04-25 2015-11-24 富士通株式会社 アプリケーション・データを回復する方法
CN108337372A (zh) * 2018-01-19 2018-07-27 广东欧珀移动通信有限公司 电子装置、物理按键的检测方法及相关产品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103176909A (zh) * 2011-12-26 2013-06-26 中国银联股份有限公司 一种业务处理方法及其系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625759A (en) * 1985-07-01 1987-01-12 Hitachi Ltd Information remedy system
JPH0844581A (ja) * 1994-07-29 1996-02-16 Fujitsu Ltd 自己修復機能付き情報処理装置
JPH1196033A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd 情報処理装置
JP2004157795A (ja) * 2002-11-07 2004-06-03 Hitachi Ltd 二重系計算機及びその共有データ一致化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625759A (en) * 1985-07-01 1987-01-12 Hitachi Ltd Information remedy system
JPH0844581A (ja) * 1994-07-29 1996-02-16 Fujitsu Ltd 自己修復機能付き情報処理装置
JPH1196033A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd 情報処理装置
JP2004157795A (ja) * 2002-11-07 2004-06-03 Hitachi Ltd 二重系計算機及びその共有データ一致化方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015210812A (ja) * 2014-04-25 2015-11-24 富士通株式会社 アプリケーション・データを回復する方法
CN108337372A (zh) * 2018-01-19 2018-07-27 广东欧珀移动通信有限公司 电子装置、物理按键的检测方法及相关产品
CN108337372B (zh) * 2018-01-19 2020-06-02 Oppo广东移动通信有限公司 电子装置、物理按键检测方法、装置及计算机可读存储介质

Also Published As

Publication number Publication date
JP4572138B2 (ja) 2010-10-27

Similar Documents

Publication Publication Date Title
US6826123B1 (en) Global recovery for time of day synchronization
US7668923B2 (en) Master-slave adapter
US20050081080A1 (en) Error recovery for data processing systems transferring message packets through communications adapters
US7685476B2 (en) Early notification of error via software interrupt and shared memory write
US20050091383A1 (en) Efficient zero copy transfer of messages between nodes in a data processing system
JP5090022B2 (ja) 計算機システム、アクセス制御方法及び管理計算機
US20050080920A1 (en) Interpartition control facility for processing commands that effectuate direct memory to memory information transfer
US20050080945A1 (en) Transferring message packets from data continued in disparate areas of source memory via preloading
US20050078708A1 (en) Formatting packet headers in a communications adapter
JP2009540436A (ja) 障害を分離するsasエクスパンダ
JP2004021556A (ja) 記憶制御装置およびその制御方法
JPWO2006114822A1 (ja) Dmaコントローラ、ノード、データ転送制御方法、及びプログラム
JP4572138B2 (ja) サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法
EP1703392A2 (en) Method and apparatus for detecting failures in a partitioned large scale computer system
JP2008046996A (ja) データ処理装置、モード管理装置、及びモード管理方法
JP2006285384A (ja) プロセッサ障害処理方式、管理プロセッサ及びプロセッサ障害処理方法
US20140298076A1 (en) Processing apparatus, recording medium storing processing program, and processing method
JP6134720B2 (ja) 接続方法
JP2007334668A (ja) メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム
JP4947722B2 (ja) インタフェース制御回路および情報処理装置
JP2007206949A (ja) ディスクアレイ装置、ディスクアレイ装置の制御方法、ディスクアレイ装置の制御プログラム
US7032130B2 (en) Method and system for managing subject device through network and information processing system performing management
WO2012164418A1 (en) Facilitating processing in a communications environment using stop signaling
JP2005208972A (ja) コンピュータ装置及びシステム
JP5145860B2 (ja) メモリ二重化システム及び情報処理装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4572138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350