JP2017117065A - 情報処理装置、情報処理方法、及びプログラム - Google Patents

情報処理装置、情報処理方法、及びプログラム Download PDF

Info

Publication number
JP2017117065A
JP2017117065A JP2015249658A JP2015249658A JP2017117065A JP 2017117065 A JP2017117065 A JP 2017117065A JP 2015249658 A JP2015249658 A JP 2015249658A JP 2015249658 A JP2015249658 A JP 2015249658A JP 2017117065 A JP2017117065 A JP 2017117065A
Authority
JP
Japan
Prior art keywords
unit
information processing
standby system
function
resource
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015249658A
Other languages
English (en)
Other versions
JP6194496B2 (ja
Inventor
良之 瀬川
Ryosuke Segawa
良之 瀬川
諒 小木戸
Ryo Kokido
諒 小木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP2015249658A priority Critical patent/JP6194496B2/ja
Publication of JP2017117065A publication Critical patent/JP2017117065A/ja
Application granted granted Critical
Publication of JP6194496B2 publication Critical patent/JP6194496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

【課題】 信頼性の高い情報処理システムを提供することを目的とする。【解決手段】 情報処理装置は、所定の機能を再構築可能なハードウェア資源である再構築可能資源と、自機が運用系であるか待機系であるかを判定する判定部と、判定部により待機系であると判定された場合に、既定のタイミングで、再構築可能資源に対して、所定の機能を再構築させる再構築部とを有する。好適には、再構築部は、定期的に、所定の機能が構築されている再構築可能資源に、同じ機能を再構築させる【選択図】図1

Description

本発明は、情報処理装置、情報処理方法、及びプログラムに関する。
例えば、特許文献1には、FPGAのコンフィグを完了し、前記FPGAのJTAGポートから、前記FPGAのコンフィグ後はソフトエラーによる場合以外は変化しない固定情報を読み出し、前記読み出した固定情報にソフトエラーが発生したかどうかを検出し、エラーが発生した場合は前記JTAGポートを使用して該エラーの補正を行う、というステップを備えることを特徴とするFPGAのソフトエラー補正方法が開示されている。
また、特許文献2には、複数の論理素子と、前記複数の論理素子の接続関係を規定する接続情報を格納する第1メモリと、前記接続情報を格納する第2メモリと、前記第1メモリに格納された前記接続情報に基づき、複数の第1論理素子により形成された第1演算回路と、前記第2メモリに格納された前記接続情報に基づき、複数の第2論理素子により形成された第2演算回路と、入力される2つのデータが一致しているか不一致であるかを示す信号を出力する比較回路と、前記第1演算回路及び前記2演算回路の各々に入力された第1データに対する前記第1演算回路の出力データと前記第2演算回路の出力データを前記2つのデータとして前記比較回路から出力される前記信号が不一致を示す場合、前記第1メモリと前記第2メモリの各々に前記接続情報の書き込みを行なうメモリ書き込み回路と、前記接続情報の書き込みによって前記複数の第1論理素子により形成された第3演算回路の出力データと、前記接続情報の書き込みによって前記複数の第2論理素子により形成された第4演算回路の出力データとが前記2つのデータとして前記比較回路により比較され、前記第3演算回路及び前記第4演算回路の各々に第2データが入力された際に、前記信号が不一致を示す状態から一致を示す状態へ変化したか否かを判定する判定回路とを有することを特徴とする論理回路が開示されている。
特開2005−235074 特開2015−119359
信頼性の高い情報処理システムを提供することを目的とする。
本発明に係る情報処理装置は、所定の機能を再構築可能なハードウェア資源である再構築可能資源と、自機が運用系であるか待機系であるかを判定する判定部と、前記判定部により待機系であると判定された場合に、既定のタイミングで、前記再構築可能資源に対して、前記所定の機能を再構築させる再構築部とを有する。
好適には、前記再構築部は、定期的に、所定の機能が構築されている前記再構築可能資源に、同じ機能を再構築させる。
好適には、自機が待機系から運用系に切り替わる予兆を検知する予兆検知部をさらに有し、前記再構築部は、前記予兆検知部が待機系から運用系に切り替わる予兆を検知した場合に、所定の機能が構築されている前記再構築可能資源に、同じ機能を再構築させる。
好適には、前記再構築部は、前記判定部によって自機が運用系であると判定された場合に、定期的な再構築を禁止する。
好適には、前記再構築部による前記再構築可能資源に対する機能の再構築が失敗した場合に、前記再構築可能資源が含まれたハードウェア装置の異常を通知する異常通知部をさらに有する。
好適には、前記再構築可能資源は、再プログラム可能な回路であり、前記再構築部は、再プログラム可能な回路上に、前記所定の機能を再構成する。
好適には、前記再構築可能資源は、暗号化処理機能が構築された暗号カードであり、前記再構築部は、前記暗号カードの再プログラム可能な回路に対して、暗号化処理機能を構築するためのコードをリロードする。
本発明に係る情報処理方法は、自機が運用系であるか待機系であるかを判定する判定ステップと、前記判定ステップにおいて待機系であると判定された場合に、既定のタイミングで、所定の機能を再構築可能なハードウェア資源である再構築可能資源に対して、前記所定の機能を再構築させる再構築ステップとを有する。
本発明に係るプログラムは、自機が運用系であるか待機系であるかを判定する判定ステップと、前記判定ステップにおいて待機系であると判定された場合に、既定のタイミングで、所定の機能を再構築可能なハードウェア資源である再構築可能資源に対して、前記所定の機能を再構築させる再構築ステップとをコンピュータに実行させる。
信頼性の高い情報処理システムを提供できる。
ネットワーク装置10を含むネットワーク通信システム1のハードウェア構成を例示する図である。 ネットワーク装置10のハードウェア構成を例示する図である。 ネットワーク装置10の機能ブロックの一部を例示する図である。 ネットワーク装置10の二重化情報の管理を例示する図である。 暗号カードリカバリ処理(S10)を説明するフローチャートである。 変形例1におけるネットワーク通信システム1のハードウェア構成を例示する図である。 変形例1におけるネットワーク装置10の機能ブロックの一部を例示する図である。 変形例1における暗号カードリカバリ処理(S20)を説明するフローチャートである。
以下、本発明の実施形態を、図面を参照して説明する。
図1は、ネットワーク装置10を含むネットワーク通信システム1のハードウェア構成を例示する図である。
図1に例示するように、ネットワーク通信システム1は、複数のネットワーク装置10と、これを接続するネットワークスイッチ20とを含む。
ネットワーク装置10は、ネットワークに接続して使用されるネットワーク機器である。ネットワーク装置10は、本発明に係る情報処理装置の一例である。
例えば、ネットワーク装置10は、LANケーブル及びネットワークスイッチ20を介してLANに接続しており、帯域制御機能及びファイアウォール機能などを有すると共に、他のネットワーク装置10と二重化して冗長構成によって耐障害性を高めている。
本例のネットワーク装置10Aは、運用中において、ネットワーク装置10Aの異常発生時に、待機系のネットワーク装置10Bと切り替わる。また、本例のネットワーク装置10Aは、通信中に、待機系のネットワーク装置10Bと切り替わってもよい。
図2は、ネットワーク装置10のハードウェア構成を例示する図である。
図2に例示するように、ネットワーク装置10は、CPU100、メモリ102、複数のスロット104、サウスブリッジ106、ハードディスクドライブ108、CF110、及び、DVDドライブ112を有する。
CPU100は、中央処理装置である。例えば、CPU100は、複数のコアからなるマルチコアプロセッサである。本例のCPU100は、8コアからなる。
メモリ102は、例えば、半導体メモリであり、CPU100に接続され、主記憶装置として機能する。
スロット104は、拡張スロットであり、本例のスロット104には、暗号カード120などが挿入される。
サウスブリッジ106は、例えば、SATAバスなどを接続するICチップである。本例では、サウスブリッジ106には、ハードディスクドライブ108、CF110、及び、DVDドライブ112が接続されている。例えば、CF110は、メモリと接続される。
また、ネットワーク装置10は、所定の機能を再構築可能なハードウェア資源を有する。例えば、再構築可能資源は、再プログラム可能な回路である。本例において、再構築可能資源が、暗号化処理機能が構築された暗号カード120である形態を具体例として説明する。なお、暗号カード120は、FPGA(Field−Programmable Gate Array)により実現されてもよい。
図3は、ネットワーク装置10の機能ブロックの一部を例示する図である。
図3に例示するように、本例の運用系のネットワーク装置10A、及び待機系のネットワーク装置10Bには、それぞれ運用管理プログラム30がインストールされている。本例において、ネットワーク装置10Bにインストールされた運用管理プログラム30を具体例として説明する。
運用管理プログラム30は、暗号カード120の機能ブロックの一部として、二重化管理部350、判定部360、再構築部370、及び、ハード異常通知部380を有する。
なお、運用管理プログラム30の一部又は全部は、FPGAなどのハードウェアにより実現されてもよく、OS(Operating System)の機能を一部借用して実現されてもよい。
運用管理プログラム30において、二重化管理部350は、ネットワーク措置10Bの二重化情報を管理する。例えば、二重化管理部350は、ネットワーク装置10Bが運用系か待機系であるかの情報を、ネットワーク装置10Aと連携しながら、管理する。本例の二重化管理部350は、ネットワーク装置10Aより、ネットワーク装置10Aを運用系から待機系に切り替える通知を受けたとき、ネットワーク装置10Bが待機系から運用系に切り替わるという情報を管理する。
判定部360は、自機が運用系か待機系であるかを判定する。本例の判定部360は、二重化管理部350より取得した情報により、自機が運用系か待機系であるかを判定する。
再構築部370は、判定部360により待機系であると判定された場合に、既定のタイミングで、再構築可能資源に対して、所定の機能を再構築させる。
例えば、再構築部370は、判定部360により待機系であると判定された場合に、定期的に、所定の機能が構築されている再構築可能資源に、同じ機能を再構築させる。より具体的に、再構築可能資源は再プログラム可能な回路であり、再構築部370は、再プログラム可能な回路上に、所定の機能を再構築する。また、再構築部370は、判定部360によって自機が運用系であると判定された場合に、定期的な再構築を禁止する。
本例の再構築部370は、1日1回、暗号カードに、同じ暗号処理機能を再構築させる。再構築される機能は、暗号化処理機能全体であってもよく、その一部であってもよい。また、再構築部370は、再構築処理として、暗号カードのリセット、及びマイクロコードのリロードを行う。ここで、マイクロコードとは、暗号化処理機能を実現するためのプログラムである。待機系のネットワーク装置10Bにおいてリロードされるマイクロコードは、運用系で使用されるプログラムと同一であってもよく、運用系又は待機系で使用されるプログラムと同種機能を有するプログラムであってもよい。マイクロコードは、CF110経由でリロードされる。
ハード異常通知部380は、待機系において、再構築部370による再構築可能資源に対する機能の再構築が失敗した場合に、再構築可能資源が含まれたハードウェア装置の異常を通知する。
例えば、ハード異常通知部380は、待機系において、定期的なリカバリ処理が失敗していた場合、ハードウェア故障を示す警告(ログ、アラームLED表示、又は、LEDパネル表示等)を出力する。ここで、リカバリ処理とは、例えば、再構築部370による暗号カードのリセット、及びマイクロコードのリロードである。
これにより、ハードウェア故障の事前検知ができ、計画的に保守交換することを可能にする。
図4は、ネットワーク装置10の二重化情報の管理を例示する図である。
図4に例示するように、運用系のネットワーク装置10A、及び待機系のネットワーク装置10Bは、それぞれ「装置二重化管理コンポーネント」、「待機系かどうか判定し、待機系なら暗号カードリセット処理呼び出しアプリを呼び出すスクリプト」、「暗号カードリセット処理呼び出しアプリ」、及び「暗号カードリセット&マイクロコードリロードスレッド」を有する。本例において、待機系のネットワーク装置10Bの「装置二重化管理コンポーネント」等を具体例として説明する。ここで、「装置二重化管理コンポーネント」は、少なくとも、ネットワーク装置10Bが、運用系か待機系であるかの情報を有する。二重化管理部350は、ネットワーク装置10Bが運用系か待機系であるかの情報を、ネットワーク装置10Aと連携しながら、装置二重化管理コンポーネントに格納する。例えば、二重化管理部350は、ネットワーク装置10Aより、ネットワーク装置10Aを運用系から待機系に切り替える通知を受けたとき、ネットワーク装置10Bが待機系から運用系に切り替わるという情報を、装置二重化管理コンポーネントに格納する。判定部360は装置二重化管理コンポーネントから、ネットワーク装置10Bが待機系か運用系かどうかの情報を取得する。
図5は、暗号カードリカバリ処理(S10)を説明するフローチャートである。
図5に例示するように、ステップ100(S100)において、運用管理プログラム30は「待機系かどうか判定し、待機系なら「暗号カードリセット処理呼び出しアプリ」を呼び出すスクリプト」を実行する。判定部360は、毎日定刻に、装置二重化管理コンポーネントよりネットワーク管理装置10の状態を取得するコマンドを実行し、復帰コードに1(待機系)が返るかどうかをチェックすることで、自機が待機系か運用系か判定する。判定部360は、待機系でない場合(S100:No)に待機系となるまで待ち、待機系である場合(S100:Yes)に、S105に移行する。また、運用管理プログラム30は、待機系である場合、内部ログのバックアップを作成する。
ステップ105(S105)において、運用管理プログラム30は、暗号カードリセットを暗号ドライバに指示する「暗号カードリセット処理呼び出しアプリ」を実行する。「暗号カードリセット処理呼び出しアプリ」は、暗号ドライバのリセット処理を行うioctlを実行する。ここで、暗号ドライバとは、暗号カード120を制御するためのプログラムである。また、運用管理プログラム30は、実行結果を内部ログに出力する。
ステップ110(S110)において、再構築部370は、reloadフラグを1に設定し、「暗号カードリセット&マイクロコードリロードスレッド」を起床させる。
ステップ115(S115)において、再構築部370は、reloadフラグが0の場合(ステップ115:No)に、S130の処理に移行し、reloadフラグが1の場合(ステップ115:Yes)に、S120の処理に移行する。
ステップ120(S120)において、再構築部370は、「暗号カードリセット&マイクロコードリロード処理」を実施する。
ステップ125(S125)において、再構築部370は、reloadフラグを0に設定する。
ステップ130(S130)において、再構築部370は、他スレッド、又はプロセスに実行権を渡し、待機系のネットワーク装置10はスリープ状態に入る(Schedule())。
以上説明したように、本実施形態のネットワーク装置10は、異常を事前にリカバリする信頼性の高い情報処理装置を提供できる。
従来、ネットワーク装置10を二重化している構成において、運用系でハードウェア異常が発生した時に待機系に切り替わる。その時に待機系だったネットワーク装置10で暗号カード120に異常(マイクロコードのパリティエラー)が発生したため装置停止し、両系ダウンとなり、ネットワーク装置10の運用に影響が発生する可能性があった。また、マイクロコードのパリティエラーは、一般的に、宇宙線や素子のパッケージ材料から発生するα線の影響でメモリ等のビットが反転することが、発生要因の一つとして考えられており、時間が経てば経つほど発生確率が上がる。したがって、待機系における暗号カードの異常をあらかじめ、かつ、定期的に回避しておく必要があった。
しかし、待機系においては、暗号通信が行われていないため、暗号カード120の異常があったとしても事前に検知することはできない。また、試験的に数種類の暗号通信を実施して異常を検知することも考えられるが、すべての通信パターンのテストは困難であり、マイクロコードのパリティエラーとなっている暗号カード120上のメモリにアクセスしない限り検知できないため、実効性に疑問がある。また、暗号カード120自体には、マイクロコードのパリティエラーや暗号カード異常を定期的に自己診断したり自己修復したりする機能はない場合もある。
そこで、本例において、待機系において定期的に暗号カード120をリセットし、マイクロコードをリロードする対応を行う(リカバリ処理)。これにより、マイクロコードのパリティエラー(マイクロコード破損)など、一時的な暗号カード120の異常が待機系で発生していた場合は、装置二重化の系切り替えで、運用系に切り替わる前に、暗号カードのみリカバリすることで、待機系の停止時間を削減し、両系ダウンといった事態となる可能性を低減できる。また、運用系ではなく待機系で実施することにより、業務への影響を与えることなく実施することができる。さらに、暗号カード120がFPGAにより構成されている場合、FPGAのメーカーが提供する自己診断ツールは部分的なチェックのみとなる可能性があるが、本例は、プログラムの読み込みを行うことで全プログラムが適切な状態に更新される。また、FPGA又はSDK(Software Development Kit)に自己診断ツールがなくても、ネットワーク装置10の運用性の担保ができる。また、FPGAには一度読み込んだデータを参照する機能がない場合があり、その場合でもネットワーク装置10の運用性の担保ができる。例えば、プログラムのチェックサム等の正常性を確認できないようなデバイス(FPGA)でも、ネットワーク装置10の運用性の担保ができる。また、数種類の暗号通信を試験的に行うチェックではすべての回路の動作検証をできる保証がなく、特定の処理では異常となる可能性が残るが、定期的なリセットならマイクロコードの全面的なリロードを行うので、そのデータ保証が可能である。
[変形例1]
上記実施形態では、待機系のネットワーク装置10が、自機を待機系と判定した場合に、規定のタイミングで、所定の機能が構築されている再構築可能資源に、同じ機能を再構築させる形態を説明したが、変形例1では、待機系のネットワーク装置10が、待機系から運用系に切り替わる予兆を検知した場合に、再構築可能資源に、同じ機能を再構築させる形態を説明する。
図6は、変形例におけるネットワーク通信システム1を例示する図である。
図6に例示するように、ネットワーク通信システム1は、複数のネットワーク装置10と、これを接続するネットワークスイッチ20とを含む。
ネットワーク装置10は、ネットワークに接続して使用されるネットワーク機器である。ネットワーク装置10は、本発明に係る情報処理装置の一例である。本例のネットワーク装置は、LANケーブル及びネットワークスイッチ20を介してLANに接続しており、帯域制御機能及びファイアウォール機能などを有すると共に、他のネットワーク装置10と二重化して冗長構成によって耐障害性を高めている。具体的には、運用系のネットワーク装置10Aと、待機系のネットワーク装置10Bとの間で生存監視パケットが送受信され、既定時間、生存監視パケットが送受信されない場合に、待機系から運用系に切り替わる予兆と判断し、待機系のネットワーク装置10Bは、所定の機能が構築されている再構築可能資源に、同じ機能を再構築させる。
例えば、本例のネットワーク通信システム1では、2台のネットワーク装置10の間で、1秒間隔で生存監視パケットが送信され、生存監視パケットの送信が3秒以上滞ると、二重化監視でエラー検出となり、運用系/待機系のネットワーク装置10の切り替えが発生するように設定されている。この場合、生存監視パケットの送信が2秒間滞った場合、待機系から運用系に切り替わる予兆と判断し、待機系のネットワーク装置10Bは、暗号化処理機能が構築されている暗号カードに、同じ機能を再構築させる。
図7は、変形例1のネットワーク装置10の機能ブロックの一部を例示する図である。
図7に例示するように、本例の運用系のネットワーク装置10A、及び待機系のネットワーク装置10Bには、それぞれ運用管理プログラム40がインストールされている。本例において、ネットワーク装置10Bにインストールされた運用管理プログラム40を具体例として説明する。
運用管理プログラム40は、暗号カードの機能ブロックとして、二重化管理部450、判定部460、再構築部470、及び予兆検知部480を有する。
なお、運用管理プログラム40の一部又は全部は、FPGAなどのハードウェアにより実現されてもよく、OSの機能を一部借用して実現されてもよい。
運用管理プログラム40において、二重化管理部450、判定部460、及び、再構築部470は、上記実施形態の運用管理プログラム30における二重化管理部350、判定部360、及び、再構築部370と同様である。
予兆検知部480は、自機が待機系から運用系に切り替わる予兆を検知する。
本例の予兆検知部480は、生存監視パケットの送信が2秒間滞った場合、待機系から運用系に切り替わる予兆と判断する。予兆検知部480により、待機系から運用系に切り替わる予兆が検知された場合、再構築部470は、暗号カードのリセット、及びマイクロコードのリロードを行う。待機系のネットワーク装置10Bにおいてリロードされるマイクロコードは、運用系で使用されるプログラムと同一であってもよく、運用系又は待機系で使用されるプログラムと同種機能を有するプログラムであってもよい。
また、予兆検知部480は、他機より、ハードウェアの性能劣化等の通知を受けた場合に、待機系から運用系に切り替わる予兆と判断してもよい。
図8は、暗号カードリカバリ処理(S20)を説明するフローチャートである。
図8に例示するように、ステップ200(S200)において、運用管理プログラム40は「待機系かどうか判定し、待機系なら「暗号カードリセット処理呼び出しアプリ」を呼び出すスクリプト」を実行する。判定部460は、装置二重化管理コンポーネントよりネットワーク管理装置10の状態を取得するコマンドを実行し、復帰コードに1(待機系)が返るかどうかをチェックすることで、自機が待機系か運用系か判定する。判定部460は、待機系でない場合(S200:No)に待機系となるまで待ち、待機系である場合(S200:Yes)に、S205に移行する。また、運用管理プログラム40は、待機系である場合、内部ログのバックアップを作成する。
ステップ205(S205)において、予兆検知部480は、自機が待機系から運用系に切り替わる予兆を検知しない場合(S205:No)に、予兆を検知するまで待ち、自機が待機系から運用系に切り替わる予兆を検知した場合(S205:Yes)に、S210に移行する。
ステップ210(S210)において、運用管理プログラム40は、暗号カードリセットを暗号ドライバに指示する「暗号カードリセット処理呼び出しアプリ」を実行する。「暗号カードリセット処理呼び出しアプリ」は、暗号ドライバのリセット処理を行うioctlを実行する。ここで、暗号ドライバとは、暗号カード120を制御するためのプログラムである。また、運用管理プログラム40は、実行結果を内部ログに出力する。
ステップ215(S215)において、再構築部470は、reloadフラグを1に設定し、「暗号カードリセット&マイクロコードリロードスレッド」を起床させる。
ステップ220(S220)において、再構築部470は、reloadフラグが0の場合(ステップ220:No)に、S235の処理に移行し、reloadフラグが1の場合(ステップ220:Yes)に、S225の処理に移行する。
ステップ225(S225)において、再構築部470は、「暗号カードリセット&マイクロコードリロード処理」を実施する。
ステップ230(S230)において、再構築部470は、reloadフラグを0に設定する。
ステップ235(S235)において、再構築部470は、他スレッド、又はプロセスに実行権を渡し、待機系のネットワーク装置10はスリープ状態に入る(Schedule())。
以上説明したように、変形例1のネットワーク装置10は、上記実施例の定期なリカバリ処理に対して、予兆を検知した場合にリカバリ処理する点で無駄が少なく、待機系から運用系に切り替わったとき、ネットワーク装置10が、ダウンする可能性を低減できる。
1…ネットワーク通信システム
10…ネットワーク装置
20…ネットワークスイッチ20
100…CPU
102…メモリ
104…スロット
120…暗号カード
350…二重管理部
360…判定部
370…再構築部
380…ハード異常通知部
450…二重管理部
460…判定部
470…再構築部
480…予兆検知部

Claims (9)

  1. 所定の機能を再構築可能なハードウェア資源である再構築可能資源と、
    自機が運用系であるか待機系であるかを判定する判定部と、
    前記判定部により待機系であると判定された場合に、既定のタイミングで、前記再構築可能資源に対して、前記所定の機能を再構築させる再構築部と
    を有する情報処理装置。
  2. 前記再構築部は、定期的に、所定の機能が構築されている前記再構築可能資源に、同じ機能を再構築させる
    請求項1に記載の情報処理装置。
  3. 自機が待機系から運用系に切り替わる予兆を検知する予兆検知部
    をさらに有し、
    前記再構築部は、前記予兆検知部が待機系から運用系に切り替わる予兆を検知した場合に、所定の機能が構築されている前記再構築可能資源に、同じ機能を再構築させる
    請求項1に記載の情報処理装置。
  4. 前記再構築部は、前記判定部によって自機が運用系であると判定された場合に、定期的な再構築を禁止する
    請求項2に記載の情報処理装置。
  5. 前記再構築部による前記再構築可能資源に対する機能の再構築が失敗した場合に、前記再構築可能資源が含まれたハードウェア装置の異常を通知する異常通知部
    をさらに有する請求項1に記載の情報処理装置。
  6. 前記再構築可能資源は、再プログラム可能な回路であり、
    前記再構築部は、再プログラム可能な回路上に、前記所定の機能を再構成する
    請求項1に記載の情報処理装置。
  7. 前記再構築可能資源は、暗号化処理機能が構築された暗号カードであり、
    前記再構築部は、前記暗号カードの再プログラム可能な回路に対して、暗号化処理機能を構築するためのコードをリロードする
    請求項6に記載の情報処理装置。
  8. 自機が運用系であるか待機系であるかを判定する判定ステップと、
    前記判定ステップにおいて待機系であると判定された場合に、既定のタイミングで、所定の機能を再構築可能なハードウェア資源である再構築可能資源に対して、前記所定の機能を再構築させる再構築ステップと
    を有する情報処理方法。
  9. 自機が運用系であるか待機系であるかを判定する判定ステップと、
    前記判定ステップにおいて待機系であると判定された場合に、既定のタイミングで、所定の機能を再構築可能なハードウェア資源である再構築可能資源に対して、前記所定の機能を再構築させる再構築ステップと
    をコンピュータに実行させるプログラム。
JP2015249658A 2015-12-22 2015-12-22 情報処理装置、情報処理方法、及びプログラム Active JP6194496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015249658A JP6194496B2 (ja) 2015-12-22 2015-12-22 情報処理装置、情報処理方法、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015249658A JP6194496B2 (ja) 2015-12-22 2015-12-22 情報処理装置、情報処理方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2017117065A true JP2017117065A (ja) 2017-06-29
JP6194496B2 JP6194496B2 (ja) 2017-09-13

Family

ID=59234421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015249658A Active JP6194496B2 (ja) 2015-12-22 2015-12-22 情報処理装置、情報処理方法、及びプログラム

Country Status (1)

Country Link
JP (1) JP6194496B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057267A (ja) * 2017-09-19 2019-04-11 株式会社明電舎 情報処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0844581A (ja) * 1994-07-29 1996-02-16 Fujitsu Ltd 自己修復機能付き情報処理装置
JP2001268071A (ja) * 2000-03-16 2001-09-28 Advanced Mobile Telecommunications Security Technology Research Lab Co Ltd 耐タンパー暗号装置
JP2006053873A (ja) * 2004-08-16 2006-02-23 Fujitsu Ltd 機能装置、機能維持方法及び機能維持プログラム
JP2008171398A (ja) * 2006-11-20 2008-07-24 Honeywell Internatl Inc 交番フォールトトレラント再構成可能コンピューティングアーキテクチャ
JP2010066961A (ja) * 2008-09-10 2010-03-25 Oki Electric Ind Co Ltd プログラマブル論理回路の起動保障方法及びそのプログラマブル論理回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0844581A (ja) * 1994-07-29 1996-02-16 Fujitsu Ltd 自己修復機能付き情報処理装置
JP2001268071A (ja) * 2000-03-16 2001-09-28 Advanced Mobile Telecommunications Security Technology Research Lab Co Ltd 耐タンパー暗号装置
JP2006053873A (ja) * 2004-08-16 2006-02-23 Fujitsu Ltd 機能装置、機能維持方法及び機能維持プログラム
JP2008171398A (ja) * 2006-11-20 2008-07-24 Honeywell Internatl Inc 交番フォールトトレラント再構成可能コンピューティングアーキテクチャ
JP2010066961A (ja) * 2008-09-10 2010-03-25 Oki Electric Ind Co Ltd プログラマブル論理回路の起動保障方法及びそのプログラマブル論理回路装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一ノ宮 佳裕 他: "「二重冗長ソフトコアプロセッサにおけるソフトエラーの高速復旧技術」", 電子情報通信学会技術研究報告, vol. 第111巻 第323号, JPN6016043197, 21 November 2011 (2011-11-21), JP, pages 7頁〜12頁 *
岡田 崇志 他: "「耐永久故障FPGAアーキテクチャ」", 情報処理学会研究報告 平成21年度, vol. 2009, no. 4, JPN6016043195, 15 October 2009 (2009-10-15), JP, pages 1頁〜8頁 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057267A (ja) * 2017-09-19 2019-04-11 株式会社明電舎 情報処理装置

Also Published As

Publication number Publication date
JP6194496B2 (ja) 2017-09-13

Similar Documents

Publication Publication Date Title
US8892944B2 (en) Handling a failed processor of multiprocessor information handling system
US6574748B1 (en) Fast relief swapping of processors in a data processing system
US7565567B2 (en) Highly available computing platform
US8862927B2 (en) Systems and methods for fault recovery in multi-tier applications
US7627781B2 (en) System and method for establishing a spare processor for recovering from loss of lockstep in a boot processor
US8219851B2 (en) System RAS protection for UMA style memory
CN101271417A (zh) 修复数据处理系统的方法、数据处理系统及信息处置系统
US8977895B2 (en) Multi-core diagnostics and repair using firmware and spare cores
US20140089732A1 (en) Thread sparing between cores in a multi-threaded processor
EP4062286A1 (en) Detecting and recovering from fatal storage errors
CN115617550A (zh) 处理设备、控制单元、电子设备、方法和计算机程序
US7502958B2 (en) System and method for providing firmware recoverable lockstep protection
US8060778B2 (en) Processor controller, processor control method, storage medium, and external controller
CN112600690B (zh) 一种配置数据同步方法、装置、设备及存储介质
JP6194496B2 (ja) 情報処理装置、情報処理方法、及びプログラム
Oriol et al. Fault-tolerant fault tolerance for component-based automation systems
Bolchini et al. A reliable reconfiguration controller for fault-tolerant embedded systems on multi-FPGA platforms
WO2008004330A1 (fr) Système à processeurs multiples
JP2012150661A (ja) プロセッサ動作検査システム、及びその検査方法
WO2018179739A1 (ja) 情報処理装置、情報処理方法及びプログラム
JPH07183891A (ja) 計算機システム
CN114217925A (zh) 一种实现异常自动重启的业务程序运行监控方法及系统
Gohil et al. Redundancy management and synchronization in avionics communication products
Hébert et al. A cost-effective solution to increase system reliability and maintain global performance under unreliable silicon in MPSoC
JP2015106226A (ja) 二重化システム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170719

R150 Certificate of patent or registration of utility model

Ref document number: 6194496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150