JPS6120722Y2 - - Google Patents
Info
- Publication number
- JPS6120722Y2 JPS6120722Y2 JP1977010299U JP1029977U JPS6120722Y2 JP S6120722 Y2 JPS6120722 Y2 JP S6120722Y2 JP 1977010299 U JP1977010299 U JP 1977010299U JP 1029977 U JP1029977 U JP 1029977U JP S6120722 Y2 JPS6120722 Y2 JP S6120722Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switch
- analyzer
- solenoid valve
- voltage terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Magnetically Actuated Valves (AREA)
- Relay Circuits (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、分析計用電磁弁駆動回路に関する。
（従来の技術）
一般に、分析計用電磁弁は起動時に大電力を要
するが、起動後は小電力で足る。従つて、起動時
は高電圧を印加し、起動後は低電圧を印加するの
が望ましく、従来においてもそのような手段が一
般に用いられている。ただ、その場合、高電圧と
低電圧の切り換えは、有接点スイツチであると火
花を発生し、接触不良などを生じやすいので、無
接点スイツチを用いるのが好ましいといえる。
するが、起動後は小電力で足る。従つて、起動時
は高電圧を印加し、起動後は低電圧を印加するの
が望ましく、従来においてもそのような手段が一
般に用いられている。ただ、その場合、高電圧と
低電圧の切り換えは、有接点スイツチであると火
花を発生し、接触不良などを生じやすいので、無
接点スイツチを用いるのが好ましいといえる。
このような高電圧と低電圧との切換えに無接点
スイツチを用いた従来例としては、特開昭50−
107458号公報に記載されたものがある。
スイツチを用いた従来例としては、特開昭50−
107458号公報に記載されたものがある。
しかし、この従来技術は、高電圧電源と分析計
用電磁弁との間及び低電圧電源と分析計用電磁弁
との間にそれぞれ別個の無接点スイツチとしての
トランジスタを挿入し且つ両トランジスタの単安
定マルチバイブレータで導通・非導通駆動すると
いう構成をとつていた。
用電磁弁との間及び低電圧電源と分析計用電磁弁
との間にそれぞれ別個の無接点スイツチとしての
トランジスタを挿入し且つ両トランジスタの単安
定マルチバイブレータで導通・非導通駆動すると
いう構成をとつていた。
（考案が解決しようとする問題点）
上記構成よれば、部品点数が非常に多くなり、
回路構成が複雑するという欠点がある。つまり、
上述の従来技術では高電圧、低電圧２つの電源を
別々に入・切するためのトランジスタを用いてい
るため、トランジスタの数が多く且つ両トランジ
スタを動作させるための低抗類の数もそれに伴つ
て多くなり、更に、両トランジスタを導通、非導
通駆動するのにマルチバイブレータを用いている
ので、マルチバイブレータ自身の素子数が多いこ
とから全体として部品数が非常に多くなり、従つ
て、回路構成が複雑化するという欠点があるので
ある。
回路構成が複雑するという欠点がある。つまり、
上述の従来技術では高電圧、低電圧２つの電源を
別々に入・切するためのトランジスタを用いてい
るため、トランジスタの数が多く且つ両トランジ
スタを動作させるための低抗類の数もそれに伴つ
て多くなり、更に、両トランジスタを導通、非導
通駆動するのにマルチバイブレータを用いている
ので、マルチバイブレータ自身の素子数が多いこ
とから全体として部品数が非常に多くなり、従つ
て、回路構成が複雑化するという欠点があるので
ある。
そこで、本考案は部品数を極力少なくし、回路
構成を簡素化し、それでいて高圧電源と低圧電源
との切り換えを、上記従来技術と同様に、無接点
スイツチとしてのトランジスタによつて行うよう
にしたものである。
構成を簡素化し、それでいて高圧電源と低圧電源
との切り換えを、上記従来技術と同様に、無接点
スイツチとしてのトランジスタによつて行うよう
にしたものである。
（問題点を解決するための手段）
本考案に係る分析計用電磁弁駆動回路は、低電
圧が印加される低電圧端子を高電圧が印加される
高電圧端子とを有し、前記低電圧端子には分析計
用電磁弁とスイツチとの直列回路を接続し、前記
高電圧端子には前記直列回路を第１のトランジス
タを介して接続すると共に、この第１のトランジ
スタ、分析計用電磁弁及びスイツチの直列回路に
並列に抵抗と第２のトランジスタとの直列回路を
接続し、かつ第２のトランジスタのコレクタ電圧
を第１のトランジスタのベースに加えて第２のト
ランジスタが導通している間だけ第１のトランジ
スタが導通するようにし、一方、前記スイツチに
は並列にコンデンサとダイオードとの直列回路を
接続してスイツチの開放時にダイオードを通じて
前記コンデンサが充電されるようにし、又前記ダ
イオードに並列に放電抵抗を接続して、スイツチ
の閉成時にコンデンサの充電電圧が放電低抗及び
スイツチを通じて所定の時定数で放電するように
し、更にこのコンデンサの充電電圧を前記第２の
トランジスタのベースに加えて、前記スイツチの
閉成前から導通している第２のトランジスタを、
該スイツチの閉成前から一定時間後に非導通とな
るようにし、もつて、スイツチの閉成時から一定
時間の間のみ高電圧端子から高電圧を分析計用電
磁弁に加えて分析計用電磁弁を起動させると共
に、一定間経過後は低電圧端子から低電圧を加え
て前記分析計用電磁弁を維持動作させるようにし
た点に特徴がある。
圧が印加される低電圧端子を高電圧が印加される
高電圧端子とを有し、前記低電圧端子には分析計
用電磁弁とスイツチとの直列回路を接続し、前記
高電圧端子には前記直列回路を第１のトランジス
タを介して接続すると共に、この第１のトランジ
スタ、分析計用電磁弁及びスイツチの直列回路に
並列に抵抗と第２のトランジスタとの直列回路を
接続し、かつ第２のトランジスタのコレクタ電圧
を第１のトランジスタのベースに加えて第２のト
ランジスタが導通している間だけ第１のトランジ
スタが導通するようにし、一方、前記スイツチに
は並列にコンデンサとダイオードとの直列回路を
接続してスイツチの開放時にダイオードを通じて
前記コンデンサが充電されるようにし、又前記ダ
イオードに並列に放電抵抗を接続して、スイツチ
の閉成時にコンデンサの充電電圧が放電低抗及び
スイツチを通じて所定の時定数で放電するように
し、更にこのコンデンサの充電電圧を前記第２の
トランジスタのベースに加えて、前記スイツチの
閉成前から導通している第２のトランジスタを、
該スイツチの閉成前から一定時間後に非導通とな
るようにし、もつて、スイツチの閉成時から一定
時間の間のみ高電圧端子から高電圧を分析計用電
磁弁に加えて分析計用電磁弁を起動させると共
に、一定間経過後は低電圧端子から低電圧を加え
て前記分析計用電磁弁を維持動作させるようにし
た点に特徴がある。
（実施例）
次に、本考案の一実施例を図面に基づいて説明
する。
する。
第１図において、ａは0V端子、ｂは低電圧端
子、ｃは高電圧端子である。低電圧端子ｂには例
えばDC10Vが、高電圧端子ｃには例えばDC30V
が印加されている。低電圧端子ｂには分析計用電
磁弁１とスイツチSWとの直列回路が接続され、
一方、高電圧端子ｃにはこの直列回路が第１のト
ランジスタTr2（PNP型）を介して接続されてい
ると共に、この第１のトランジスタTr2、分析計
用電磁弁１及びスイツチSWの直列回路に並列に
抵抗R2と第２のトランジスタTr1（NPN型）との
直列回路が接続されている。そして、この第２の
トランジスタTr1のコレクタ電圧（図中、ｑ点の
電圧）が抵抗R3を介して第１のトランジスタTr2
のベースに加えられるようにしてある。
子、ｃは高電圧端子である。低電圧端子ｂには例
えばDC10Vが、高電圧端子ｃには例えばDC30V
が印加されている。低電圧端子ｂには分析計用電
磁弁１とスイツチSWとの直列回路が接続され、
一方、高電圧端子ｃにはこの直列回路が第１のト
ランジスタTr2（PNP型）を介して接続されてい
ると共に、この第１のトランジスタTr2、分析計
用電磁弁１及びスイツチSWの直列回路に並列に
抵抗R2と第２のトランジスタTr1（NPN型）との
直列回路が接続されている。そして、この第２の
トランジスタTr1のコレクタ電圧（図中、ｑ点の
電圧）が抵抗R3を介して第１のトランジスタTr2
のベースに加えられるようにしてある。
このように、第２のトランジスタTr1のコレク
タ電圧を第１のトランジスタTr2のベースに加え
ると、第２のトランジスタTr1が導通している間
だけ第１のトランジスタTr2を導通駆動すること
ができる。というのは、第２のトランジスタTr1
が導通しているとき、そのコレクタ電圧はコレク
タ電流と抵抗R2との積だけ電圧降下し、この電
圧降下だけ高電圧端子ｃに加えられる電圧より低
くなるので、その電圧が第１のトランジスタTr2
のベースに加えられると、第１のトランジスタ
Tr2のベース・コレクタ間に電位差を生じ、第１
のトランジスタTr2が導通するからである。逆
に、第２のトランジスタTr1が非導通に転じる
と、コレクタ電流が流れなくなるので、コレクタ
電圧が高電圧端子ｃの電圧と等しくなり、従つ
て、第１のトランジスタTr2のベース・コレクタ
間の電位差がなくなつて第１のトランジスタTr2
は非導通に転じる。
タ電圧を第１のトランジスタTr2のベースに加え
ると、第２のトランジスタTr1が導通している間
だけ第１のトランジスタTr2を導通駆動すること
ができる。というのは、第２のトランジスタTr1
が導通しているとき、そのコレクタ電圧はコレク
タ電流と抵抗R2との積だけ電圧降下し、この電
圧降下だけ高電圧端子ｃに加えられる電圧より低
くなるので、その電圧が第１のトランジスタTr2
のベースに加えられると、第１のトランジスタ
Tr2のベース・コレクタ間に電位差を生じ、第１
のトランジスタTr2が導通するからである。逆
に、第２のトランジスタTr1が非導通に転じる
と、コレクタ電流が流れなくなるので、コレクタ
電圧が高電圧端子ｃの電圧と等しくなり、従つ
て、第１のトランジスタTr2のベース・コレクタ
間の電位差がなくなつて第１のトランジスタTr2
は非導通に転じる。
前記スイツチSWにはダイオードD1とコンデン
サC1との直列回路が並列に接続されていて、ス
イツチSWの開放時にコンデンサC1が高電圧端子
ｃ或いは低電圧端子ｂの電圧によつて充電される
ようにしてある。また、前記ダイオードD1には
並列に放電低抗R1が接続されていて、スイツチ
SWの開放時にコンデンサC1の充電電圧が抵抗
R1、スイツチSWを通じて放電されるようにして
ある。この放電の時定数はC1とR1との積で与え
られる。更に、前記コンデンサC1の充電電圧は
第２のトランジスタTr1のベースに与えられてい
て、スイツチSWが開放されているときから、前
記スイツチSWが閉成されて後一定時間ｔ（ｔ＝
C1×R1）までの間は第２のトランジスタTr1が導
通する。図中、D2は高電圧端子ｃと低電圧端子
ｂとによつて印加される電圧の差による電流が低
電圧端子ｂに逆流するのを防止するダイオード、
C2はコンデンサである。
サC1との直列回路が並列に接続されていて、ス
イツチSWの開放時にコンデンサC1が高電圧端子
ｃ或いは低電圧端子ｂの電圧によつて充電される
ようにしてある。また、前記ダイオードD1には
並列に放電低抗R1が接続されていて、スイツチ
SWの開放時にコンデンサC1の充電電圧が抵抗
R1、スイツチSWを通じて放電されるようにして
ある。この放電の時定数はC1とR1との積で与え
られる。更に、前記コンデンサC1の充電電圧は
第２のトランジスタTr1のベースに与えられてい
て、スイツチSWが開放されているときから、前
記スイツチSWが閉成されて後一定時間ｔ（ｔ＝
C1×R1）までの間は第２のトランジスタTr1が導
通する。図中、D2は高電圧端子ｃと低電圧端子
ｂとによつて印加される電圧の差による電流が低
電圧端子ｂに逆流するのを防止するダイオード、
C2はコンデンサである。
次に上記構成の動作を、第２図をも参照して説
明する。
明する。
先ず、スイツチSWが開放状態にある起動前に
あつては、コンデンサC1がダイオードD1を通じ
て瞬時に充電され、その充電電圧によつて第２の
トランジスタTr1が導通し、これに伴つて第１の
トランジスタTr2が導通する。この状態を第２図
において“起動前”の部分に示す。
あつては、コンデンサC1がダイオードD1を通じ
て瞬時に充電され、その充電電圧によつて第２の
トランジスタTr1が導通し、これに伴つて第１の
トランジスタTr2が導通する。この状態を第２図
において“起動前”の部分に示す。
次に、スイツチSWを閉じると、高電圧端子ｃ
からの高電圧（30V）が、第１のトランジスタ
Tr2、スイツチSWを通じて分析計用電磁弁１に
加わり、該電磁弁１を大電力で起動させる。この
とき、スイツチSWの閉動作に伴つてコンデンサ
C1の充電電圧の放電低抗R1を通じて放電される
ので、コンデンサC1の充電電圧は、第２図Ｕに
示すように、徐々にその値を減少してゆく。そし
て、スイツチSWの閉成後一定時間ｔを経過する
と、その充電電圧によつては第２のトランジスタ
Tr1の導通を維持し得なくなつて、該トランジス
タTR1も非導通に転じる。すると、これに伴つて
第１のトランジスタTr2も非導通に転じる。この
結果、分析計用電磁弁１と高電圧端子ｃとの接続
が断たれるので、分析計用電磁弁１には低電圧端
子ｂからの低電圧（10V）が印加されることにな
る。第２図において、“起動”及び“維持動作”
の部分に以上の動作を波形で示す。
からの高電圧（30V）が、第１のトランジスタ
Tr2、スイツチSWを通じて分析計用電磁弁１に
加わり、該電磁弁１を大電力で起動させる。この
とき、スイツチSWの閉動作に伴つてコンデンサ
C1の充電電圧の放電低抗R1を通じて放電される
ので、コンデンサC1の充電電圧は、第２図Ｕに
示すように、徐々にその値を減少してゆく。そし
て、スイツチSWの閉成後一定時間ｔを経過する
と、その充電電圧によつては第２のトランジスタ
Tr1の導通を維持し得なくなつて、該トランジス
タTR1も非導通に転じる。すると、これに伴つて
第１のトランジスタTr2も非導通に転じる。この
結果、分析計用電磁弁１と高電圧端子ｃとの接続
が断たれるので、分析計用電磁弁１には低電圧端
子ｂからの低電圧（10V）が印加されることにな
る。第２図において、“起動”及び“維持動作”
の部分に以上の動作を波形で示す。
（考案の効果）
以上説明したように、本考案に係る分析計用電
磁弁駆動回路は、低電圧が印加される低電圧端子
と高電圧が印加される高電圧端子とを有し、前記
低電圧端子には分析計用電磁弁とスイツチとの直
列回路を接続し、前記高電圧端子には前記直列回
路を第１のトランジスタを介して接続すると共
に、この第１のトランジスタ、分析計用電磁弁及
びスイツチの直列回路に並列に抵抗と第２のトラ
ンジスタと直列回路を接続し、かつ第２のトラン
ジスタのコレクタ電圧を第１のトランジスタのベ
ースに加えて第２のトランジスタが導通している
間だけ第１のトランジスタが導通するようにし、
一方、前記スイツチには並列にコンデンサとダイ
オードとの直列回路を接続してスイツチの開放時
にダイオードを通じて前記コンデンサが充電され
るようにし、又前記ダイオードに並列に放電低抗
を接続して、スイツチの閉成時にコンデンサの充
電電圧が放電低抗及びスイツチを通じて所定の時
定数で放電するようにし、更にこのコンデンサの
充電電圧を前記第２のトランジスタのベースに加
えて、前記スイツチの閉成時から導通している第
２のトランジスタを、該スイツチの閉成時から一
定時間後に非導通となるようにし、もつて、スイ
ツチの閉成時から一定時間の間のみ高電圧端子か
ら高電圧を分析計用電磁弁に加えて分析計用電磁
弁を起動させると共に、一定時間経過後は低電圧
端子から低電圧を加えて前記分析計用電磁弁を維
持動作させるようにしたものであるから、次のよ
うな効果がある。
磁弁駆動回路は、低電圧が印加される低電圧端子
と高電圧が印加される高電圧端子とを有し、前記
低電圧端子には分析計用電磁弁とスイツチとの直
列回路を接続し、前記高電圧端子には前記直列回
路を第１のトランジスタを介して接続すると共
に、この第１のトランジスタ、分析計用電磁弁及
びスイツチの直列回路に並列に抵抗と第２のトラ
ンジスタと直列回路を接続し、かつ第２のトラン
ジスタのコレクタ電圧を第１のトランジスタのベ
ースに加えて第２のトランジスタが導通している
間だけ第１のトランジスタが導通するようにし、
一方、前記スイツチには並列にコンデンサとダイ
オードとの直列回路を接続してスイツチの開放時
にダイオードを通じて前記コンデンサが充電され
るようにし、又前記ダイオードに並列に放電低抗
を接続して、スイツチの閉成時にコンデンサの充
電電圧が放電低抗及びスイツチを通じて所定の時
定数で放電するようにし、更にこのコンデンサの
充電電圧を前記第２のトランジスタのベースに加
えて、前記スイツチの閉成時から導通している第
２のトランジスタを、該スイツチの閉成時から一
定時間後に非導通となるようにし、もつて、スイ
ツチの閉成時から一定時間の間のみ高電圧端子か
ら高電圧を分析計用電磁弁に加えて分析計用電磁
弁を起動させると共に、一定時間経過後は低電圧
端子から低電圧を加えて前記分析計用電磁弁を維
持動作させるようにしたものであるから、次のよ
うな効果がある。
即ち、従来の特開昭50−107458号公報に示され
た手段のように、高電圧源及び低電圧源と分析計
用電磁弁との間に夫々別個のトランジスタを挿入
し、それらを導通・非導通制御するのではなく、
高電圧端子と分析計用電磁弁との間にトランジス
タを挿入しただけで、低電圧端子と分析計用電磁
弁との間にはトランジスタが挿入されていないの
で、上記従来手段に比べて本考案はトランジスタ
が１個不要となる。従つて、そのトランジスタの
ベース、エミツタ、コレクタに接続される抵抗類
も不要となつて部品数が減少する。加えて、高電
圧端子と分析計用電磁弁との間に挿入されたトラ
ンジスタを導通・非導通制御するのは、従来手段
のように単安定マルチバイブレータではなく、放
電低抗R1とコンデンサC1とからなる簡素なCR回
路であるから、この部分においても部品数が少な
く構成が簡単である。よつて、本考案は従来手段
に比べて全体として部品数が少なくかつ回路構成
が簡単であるといえ、そのため従来手段と同様な
動作を行うものでありながら、製作コストの安い
装置を提供することができるのである。
た手段のように、高電圧源及び低電圧源と分析計
用電磁弁との間に夫々別個のトランジスタを挿入
し、それらを導通・非導通制御するのではなく、
高電圧端子と分析計用電磁弁との間にトランジス
タを挿入しただけで、低電圧端子と分析計用電磁
弁との間にはトランジスタが挿入されていないの
で、上記従来手段に比べて本考案はトランジスタ
が１個不要となる。従つて、そのトランジスタの
ベース、エミツタ、コレクタに接続される抵抗類
も不要となつて部品数が減少する。加えて、高電
圧端子と分析計用電磁弁との間に挿入されたトラ
ンジスタを導通・非導通制御するのは、従来手段
のように単安定マルチバイブレータではなく、放
電低抗R1とコンデンサC1とからなる簡素なCR回
路であるから、この部分においても部品数が少な
く構成が簡単である。よつて、本考案は従来手段
に比べて全体として部品数が少なくかつ回路構成
が簡単であるといえ、そのため従来手段と同様な
動作を行うものでありながら、製作コストの安い
装置を提供することができるのである。
図は本考案の一実施例を示し、第１図は全体回
路図、第２図は第１図の回路の動作を示す図であ
る。 １……分析計用電磁弁、ｂ……低電圧端子、ｃ
……高電圧端子、Tr2……第１のトランジスタ、
Tr1……第２のトランジスタ、R1……放電低抗、
R2……抵抗、C1……コンデンサ、D1……ダイオ
ード、SW……スイツチ。
路図、第２図は第１図の回路の動作を示す図であ
る。 １……分析計用電磁弁、ｂ……低電圧端子、ｃ
……高電圧端子、Tr2……第１のトランジスタ、
Tr1……第２のトランジスタ、R1……放電低抗、
R2……抵抗、C1……コンデンサ、D1……ダイオ
ード、SW……スイツチ。
Claims (1)
- 低電圧が印加される低電圧端子を高電圧が印加
される高電圧端子とを有し、前記低電圧端子には
分析計用電磁弁とスイツチとの直列回路を接続
し、前記高電圧端子に前記直列回路を第１のトラ
ンジスタを介して接続すると共に、この第１のト
ランジスタ、分析計用電磁弁及びスイツチの直列
回路に並列に低抗と第２のトランジスタとの直列
回路を接続し、かつ第２のトランジスタのコレク
タ電圧を第１のトランジスタのベースに加えて第
２のトランジスタが導通している間だけ第１のト
ランジスタが導通するようにし、一方、前記スイ
ツチには並列にコンデンサとダイオードとの直列
回路を接続してスイツチの開放時にダイオードを
通じて前記コンデンサが充電されるようにし、又
前記ダイオードに並列に放電抵抗を接続して、ス
イツチの閉成時にコンデンサの充電電圧が放電低
抗及びスイツチを通じて所定の時定数で放電する
ようにし、更にこのコンデンサの充電電圧を前記
第２のトランジスタのベースに加えて、前記スイ
ツチの閉成前から導通している第２のトランジス
タを、該スイツチの閉成前から一定時間後に非導
通となるようにし、もつて、スイツチの閉成時か
ら一定時間の間のみ高電圧端子から高電圧を分析
計用電磁弁に加えて分析計用電磁弁を起動させる
と共に、一定間経過後は低電圧端子から低電圧を
加えて前記分析計用電磁弁を維持動作させるよう
にしたことを特徴とする分析計用電磁弁駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977010299U JPS6120722Y2 (ja) | 1977-01-31 | 1977-01-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977010299U JPS6120722Y2 (ja) | 1977-01-31 | 1977-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53105789U JPS53105789U (ja) | 1978-08-25 |
| JPS6120722Y2 true JPS6120722Y2 (ja) | 1986-06-21 |
Family
ID=28822636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977010299U Expired JPS6120722Y2 (ja) | 1977-01-31 | 1977-01-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120722Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0143580Y2 (ja) * | 1980-07-28 | 1989-12-18 | ||
| US4453652A (en) * | 1981-09-16 | 1984-06-12 | Nordson Corporation | Controlled current solenoid driver circuit |
| JPS64625Y2 (ja) * | 1987-06-24 | 1989-01-09 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50107458A (ja) * | 1974-01-31 | 1975-08-23 |
-
1977
- 1977-01-31 JP JP1977010299U patent/JPS6120722Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50107458A (ja) * | 1974-01-31 | 1975-08-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53105789U (ja) | 1978-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900700990A (ko) | 드라이버 회로 | |
| JPS6120722Y2 (ja) | ||
| JPS59172B2 (ja) | 電界効果トランジスタの駆動回路 | |
| EP0330823A3 (en) | A low-absorption circuit device for controlling a power transistor into the on state | |
| US4377151A (en) | Bipolar activated magnetic pulse timer | |
| JPS6264256A (ja) | リレ−駆動回路 | |
| JPH0729543Y2 (ja) | リレー駆動回路 | |
| JPS6213099Y2 (ja) | ||
| SU1188864A1 (ru) | Генератор импульсов | |
| JPS6240408Y2 (ja) | ||
| KR870001301Y1 (ko) | 전원전압절환회로 | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPH0427074Y2 (ja) | ||
| JPH0450660Y2 (ja) | ||
| JPS608656B2 (ja) | Ｇｔｏのゲ−ト回路 | |
| KR880002194Y1 (ko) | 전원 차단시 모우터 원상복귀회로 | |
| JPH0779230B2 (ja) | 電圧駆動素子の駆動回路 | |
| JPS647701B2 (ja) | ||
| JPS61230425A (ja) | Ｍｏｓ型ｆｅｔのゲ−トドライブ回路 | |
| KR910005672Y1 (ko) | 시계의 알람 제어회로 | |
| JPH0270271A (ja) | 自励インバータの起動回路 | |
| JPH0537550Y2 (ja) | ||
| JPH01190261A (ja) | スイッチング電源装置 | |
| KR890006035Y1 (ko) | 원격제어기기의 전원제어 일원화 회로 | |
| JPS6016983Y2 (ja) | リセツト回路 |