JPS61201520A - ロ−タリ−エンコ−ダのインタフエ−ス回路 - Google Patents
ロ−タリ−エンコ−ダのインタフエ−ス回路Info
- Publication number
- JPS61201520A JPS61201520A JP4295485A JP4295485A JPS61201520A JP S61201520 A JPS61201520 A JP S61201520A JP 4295485 A JP4295485 A JP 4295485A JP 4295485 A JP4295485 A JP 4295485A JP S61201520 A JPS61201520 A JP S61201520A
- Authority
- JP
- Japan
- Prior art keywords
- rotary encoder
- inputted
- data processing
- maximum
- numeral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ロータリーエンコーダのインタフェース回路
に関する。
に関する。
従来、この種のロータリーエンコーダのインクフェース
回路ハ、ロータリーエンコーダよりのコート°を入力す
る入力部と、入力した符号化されたコードを変換するコ
ード変換部と、変換された数値を保持するデータラッチ
部と、データ処理装置にラッチされた数値をひき渡すた
めのインク７工−ス部とから成り、データ処理装置がイ
ンタフェース回路を介して、各時点でのエンコーダの数
値を入力することができる構成となっている。
回路ハ、ロータリーエンコーダよりのコート°を入力す
る入力部と、入力した符号化されたコードを変換するコ
ード変換部と、変換された数値を保持するデータラッチ
部と、データ処理装置にラッチされた数値をひき渡すた
めのインク７工−ス部とから成り、データ処理装置がイ
ンタフェース回路を介して、各時点でのエンコーダの数
値を入力することができる構成となっている。
しかし、ロータリーエンコーンを使用する場合、あ゛る
動作の範囲内でエンコーダの数値の最大値。
動作の範囲内でエンコーダの数値の最大値。
最小値を判定するという機能は、多くの応用にお＾で必
要である逗、従来のインタフェース回路では、上記の機
能を実現するためＶｃＦｉ、データ処理装置が連続的に
数値を入力し判定する必要があった。
要である逗、従来のインタフェース回路では、上記の機
能を実現するためＶｃＦｉ、データ処理装置が連続的に
数値を入力し判定する必要があった。
その場合、データ処理装置が数値を入力する作業に専有
されてしまい処理能力が落ちるか、又工ンコーダの数値
変化が高速の場合データ処理装置の入力速度が追いつか
ず誤差が生ずるという問題点があった。
されてしまい処理能力が落ちるか、又工ンコーダの数値
変化が高速の場合データ処理装置の入力速度が追いつか
ず誤差が生ずるという問題点があった。
本発明は上記問題点を解決したものであり、ロータリー
エンコーダとデータ処理装置との間にあって、ロータリ
ーエンコーダの数値を入力し処理するロータリーエンコ
ーダのインタフェース回路において、前記ロータリーエ
ンコーダの値の最大値、最小値を保持し、前記データ処
理装置が入力できる機能を有するものである。
エンコーダとデータ処理装置との間にあって、ロータリ
ーエンコーダの数値を入力し処理するロータリーエンコ
ーダのインタフェース回路において、前記ロータリーエ
ンコーダの値の最大値、最小値を保持し、前記データ処
理装置が入力できる機能を有するものである。
次に、その実施例を第１図、第２図と共に説明する。
第１図は本発明に係るロータリーエンコーダのインタフ
ェース回路を適用した回路のブロック図、第２図は上記
ロータリーエンコーダのインタフェース回路の一例のブ
ロック図である。
ェース回路を適用した回路のブロック図、第２図は上記
ロータリーエンコーダのインタフェース回路の一例のブ
ロック図である。
！ ｌ １ｌｉ９中、ロータリーエンコーダ１は、接続
ケーブル２を介して、ロータリーエンコーダのインタフ
ェース回路３に接続される。ロータリーエンコーダのイ
ンタフェース回路３で処理された数値は、データ処理装
置４により入力される。
ケーブル２を介して、ロータリーエンコーダのインタフ
ェース回路３に接続される。ロータリーエンコーダのイ
ンタフェース回路３で処理された数値は、データ処理装
置４により入力される。
又第２図のロータリーエンコーダのインタフェース回路
３において、接続コネクタ１７より入力されるロータリ
ーエンコーダ１よりの信号は、フォトカプラー人力部１
６によシ、電気的にアイソレートされた後、コード変換
部１５によりコード変換される。通常ロータリーエンコ
ーダｌよす出された２連符号の数値（以下単に数値と称
する）は、データラッチバッファ１４を介して、データ
処理装置４に入力される。データ処理装置４と本回路３
とは、バスインク７エースフネクタ５を介して接続され
、データ処理装置４はリードライトコントロール部６を
介して、入出力タイミング信号を本回路３に与え、入カ
バツファアを介して数値を入力する０以上は従来のこの
種の回路にも見られる部分である。
３において、接続コネクタ１７より入力されるロータリ
ーエンコーダ１よりの信号は、フォトカプラー人力部１
６によシ、電気的にアイソレートされた後、コード変換
部１５によりコード変換される。通常ロータリーエンコ
ーダｌよす出された２連符号の数値（以下単に数値と称
する）は、データラッチバッファ１４を介して、データ
処理装置４に入力される。データ処理装置４と本回路３
とは、バスインク７エースフネクタ５を介して接続され
、データ処理装置４はリードライトコントロール部６を
介して、入出力タイミング信号を本回路３に与え、入カ
バツファアを介して数値を入力する０以上は従来のこの
種の回路にも見られる部分である。
さらに本回路３では、ロータリーエンコーダ１より入力
された数値は大小比較回路９．１２に入力され、最大値
ラッチ１０．又は最小値ラッチ１３の出力の値と比較さ
れる。入力した数値が、現在保持している数値よりも大
きい場合は最大値が、小さい場合は最小値がそれぞれ更
新される。
された数値は大小比較回路９．１２に入力され、最大値
ラッチ１０．又は最小値ラッチ１３の出力の値と比較さ
れる。入力した数値が、現在保持している数値よりも大
きい場合は最大値が、小さい場合は最小値がそれぞれ更
新される。
上記のような構成により、ある任意の時点までにエンコ
ーダｌが示した数値の最大値及び最小値が保持され、各
々最大値又は最小値バッファ８゜１１を介してデータ処
理装置４が入力することができる。
ーダｌが示した数値の最大値及び最小値が保持され、各
々最大値又は最小値バッファ８゜１１を介してデータ処
理装置４が入力することができる。
以上説明した如く、本発明は、ロータリーエンコーダの
インタフェース回路は、大小比較回路、最大値又は最小
値ラッチ、最大値又は最小値バッファから容Ｊ、に構成
することができ、かつデータ処理装置は任意の時点で最
大値、最小値を入力することができるため、処理装置の
負荷を大巾に軽減することができ、かつ正確な数値を読
みとることができるという効果を有するものである。
インタフェース回路は、大小比較回路、最大値又は最小
値ラッチ、最大値又は最小値バッファから容Ｊ、に構成
することができ、かつデータ処理装置は任意の時点で最
大値、最小値を入力することができるため、処理装置の
負荷を大巾に軽減することができ、かつ正確な数値を読
みとることができるという効果を有するものである。
第１図は本発明に係るロータリーエンコーダのインタフ
ェース回路を適用した回路のブロック図、ｍ２ｒｌＪハ
上記ロータリーエンコーダのインタフェース回路の一例
のブロック図である。 ｌ・・・ロータリーエンコーダ ２・・・接続ケーブル ３ 川ｏ −ｐ ｙ −ｘンコータノインタフェース回
路 ４・・・データ処理装置５・・・パ
スインタフェースコネクタ ６・・・リードライトコントロール ７・・・入力バッファ ８・・・最大値ノ”くツフ
ァ９．１２’・・大小比較回路 １０・・・最大値ラッ
チ１１・・・最小値バッファ １３°・・最小値ラッ
チ１４・・・データラッチバッファ １５・・・コード変換部 １６・・・フォトカプラー人力部 １７・・・接続コネクタ
ェース回路を適用した回路のブロック図、ｍ２ｒｌＪハ
上記ロータリーエンコーダのインタフェース回路の一例
のブロック図である。 ｌ・・・ロータリーエンコーダ ２・・・接続ケーブル ３ 川ｏ −ｐ ｙ −ｘンコータノインタフェース回
路 ４・・・データ処理装置５・・・パ
スインタフェースコネクタ ６・・・リードライトコントロール ７・・・入力バッファ ８・・・最大値ノ”くツフ
ァ９．１２’・・大小比較回路 １０・・・最大値ラッ
チ１１・・・最小値バッファ １３°・・最小値ラッ
チ１４・・・データラッチバッファ １５・・・コード変換部 １６・・・フォトカプラー人力部 １７・・・接続コネクタ
Claims (1)
- ロータリーエンコーダのデータ処理装置との間にあって
、ロータリーエンコーダの数値を入力し処理するロータ
リーエンコーダのインタフェース回路において、前記ロ
ータリーエンコーダの値の最大値、最小値を保持し、前
記データ処理装置が入力できる機能を有することを特徴
とするロータリーエンコーダのインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295485A JPS61201520A (ja) | 1985-03-05 | 1985-03-05 | ロ−タリ−エンコ−ダのインタフエ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295485A JPS61201520A (ja) | 1985-03-05 | 1985-03-05 | ロ−タリ−エンコ−ダのインタフエ−ス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61201520A true JPS61201520A (ja) | 1986-09-06 |
Family
ID=12650411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4295485A Pending JPS61201520A (ja) | 1985-03-05 | 1985-03-05 | ロ−タリ−エンコ−ダのインタフエ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61201520A (ja) |
-
1985
- 1985-03-05 JP JP4295485A patent/JPS61201520A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61201520A (ja) | ロ−タリ−エンコ−ダのインタフエ−ス回路 | |
| JPS62146021A (ja) | Ｃｍｏｓエンコ−ド回路 | |
| JPS61116930A (ja) | サ−ボ装置の異常検出回路 | |
| JPS6116357A (ja) | デ−タ転送装置 | |
| KR100195184B1 (ko) | 인터럽트 엔코더 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS6048775B2 (ja) | 物理機番の認識方法 | |
| JPS63153629A (ja) | デ−タフオ−マツト変換装置 | |
| KR0152940B1 (ko) | 버스의 로딩 분산에 의한 고속 버스 시스템 | |
| KR890003236Y1 (ko) | 데이터 변환값의 라이트 및 리이드 회로 | |
| JPS58117529U (ja) | アナログ／デイジタル変換機能診断装置 | |
| JPS62256159A (ja) | マイクロプロセツサ | |
| JPS63231660A (ja) | 入出力制御装置のアドレスデコ−ド方式 | |
| JPS6258751A (ja) | 極性切替回路 | |
| JPH02280256A (ja) | 接続位置の検出方式 | |
| JPS62276655A (ja) | Ｄｍａ転送方式 | |
| JPS61107844A (ja) | デ−タの送受信方式 | |
| JPH0441383B2 (ja) | ||
| JPH02224539A (ja) | アラーム信号発生方式 | |
| JPH0241515A (ja) | インタフェース制御方式 | |
| JPS61203722A (ja) | ロ−タリ−エンコ−ダインタフエ−ス回路 | |
| JPH0722947A (ja) | 多重センサ・データ選択回路 | |
| JPH0668017A (ja) | 割り込みベクター発生装置 | |
| JPS6146534A (ja) | スキヤンアドレス制御方式 | |
| JPS59148199A (ja) | メモリパリテイ回路 |