JPH0241515A - インタフェース制御方式 - Google Patents
インタフェース制御方式Info
- Publication number
- JPH0241515A JPH0241515A JP63193808A JP19380888A JPH0241515A JP H0241515 A JPH0241515 A JP H0241515A JP 63193808 A JP63193808 A JP 63193808A JP 19380888 A JP19380888 A JP 19380888A JP H0241515 A JPH0241515 A JP H0241515A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- bit data
- exceeds
- sampling signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Dc Digital Transmission (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置等における入出力インタフェー
スの制御方式に関し、特にデータの出力制御方式に関す
る。
スの制御方式に関し、特にデータの出力制御方式に関す
る。
従来、この種の出力インタフェースは、出力データの動
的な反転制御をすることなく、インタフェースドライバ
を介して外部に出力していた。
的な反転制御をすることなく、インタフェースドライバ
を介して外部に出力していた。
上述した従来の出力インタフェースでは、最大Ｎビット
のデータラインを全て駆動する場合が有るため、駆動電
流が大きくなり、電源容量は全ビット駆動する場合を考
慮する必要が有るという欠点がある。
のデータラインを全て駆動する場合が有るため、駆動電
流が大きくなり、電源容量は全ビット駆動する場合を考
慮する必要が有るという欠点がある。
本発明の出力イタフェース制御方式の構成は、２ビット
以上のデータラインを有する出力インタフェースにおい
て、Ｎビットデータの論理状Ｂ（０°′または“１゛°
）の組み合せがＮ／２を超えるか否かを判別する判別回
路と、前記Ｎ／２を越える場合は前記Ｎビットデータの
論理を反転する反転回路と、又前記Ｎ／２を超える場合
は反転データであることを示すサンプリング信号を、又
前記Ｎ／２以下の場合は透過データであることを示すサ
ンプリング信号を出力するサンプリング生成回路とを有
し、前記出力インタフェースの駆動電流が前記Ｎビット
全てを駆動する場合に比べて常に１／２以下になるよう
にした事を特徴とする。
以上のデータラインを有する出力インタフェースにおい
て、Ｎビットデータの論理状Ｂ（０°′または“１゛°
）の組み合せがＮ／２を超えるか否かを判別する判別回
路と、前記Ｎ／２を越える場合は前記Ｎビットデータの
論理を反転する反転回路と、又前記Ｎ／２を超える場合
は反転データであることを示すサンプリング信号を、又
前記Ｎ／２以下の場合は透過データであることを示すサ
ンプリング信号を出力するサンプリング生成回路とを有
し、前記出力インタフェースの駆動電流が前記Ｎビット
全てを駆動する場合に比べて常に１／２以下になるよう
にした事を特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図であり、１は判
別回路、２は反転回路、３はサンプリング信号生成回路
、４は出力ドライバである。
別回路、２は反転回路、３はサンプリング信号生成回路
、４は出力ドライバである。
判別回路１の反転指示信号１１は、ＮビットデータＡ１
〜Ａ、の論理状態“１”のビット数がＮ／２を超える場
合““１”となり、Ｎ／２以下の場合は“０”になるも
のとする。
〜Ａ、の論理状態“１”のビット数がＮ／２を超える場
合““１”となり、Ｎ／２以下の場合は“０”になるも
のとする。
また、本実施例において、出力ドライバ４の駆動電流は
、データＢ、〜Ｂ０に論理“０”′を出力する時よりも
論理°“１′を出力する時の方が大きいものと仮定する
。
、データＢ、〜Ｂ０に論理“０”′を出力する時よりも
論理°“１′を出力する時の方が大きいものと仮定する
。
いま、ＮビットデータＡ１〜Ａ、の論理状態“１°′の
ビット数がＮ／２を超えるデータを送出する場合は、反
転指示信号１□が′１゛°となるため、反転回路２の排
他論理和ゲートにより全ビットの論理状態が反転し、出
力ドライバ４を介して外部にデータＢ！〜Ｂ、が出力さ
れる。
ビット数がＮ／２を超えるデータを送出する場合は、反
転指示信号１□が′１゛°となるため、反転回路２の排
他論理和ゲートにより全ビットの論理状態が反転し、出
力ドライバ４を介して外部にデータＢ！〜Ｂ、が出力さ
れる。
続いて、サンプリング信号Ｓを““１”にすると、サン
プリング信号生成回路３の出力である反転データサンプ
リング信号３．が”１′′となり、出力ドライバ４を介
して外部にサンプリング信号ＳＰが出力される。
プリング信号生成回路３の出力である反転データサンプ
リング信号３．が”１′′となり、出力ドライバ４を介
して外部にサンプリング信号ＳＰが出力される。
また、ＮビットデータＡ１〜Ａｎの論理状態““１”の
ビット数がＮ／２以下のデータを送出する場合、反転指
示信号１．が“０パとなるため、反転回路２では論理反
転は行われず、そのまま、出力ドライバ４を介して外部
にデータＢ１〜Ｂわが出力される。
ビット数がＮ／２以下のデータを送出する場合、反転指
示信号１．が“０パとなるため、反転回路２では論理反
転は行われず、そのまま、出力ドライバ４を介して外部
にデータＢ１〜Ｂわが出力される。
続いて、サンプリング信号Ｓを““１”にすると、サン
プリング信号生成回路３の出力である透過データサンプ
リング信号３ｂが１′°となり、出力ドライバ４を介し
て外部にサンプリング信号Ｓ、が出力される。
プリング信号生成回路３の出力である透過データサンプ
リング信号３ｂが１′°となり、出力ドライバ４を介し
て外部にサンプリング信号Ｓ、が出力される。
外部機器は、サンプリング信号ＳＰまたはサンプリング
信号Ｓｎを検出することにより、データのサンプリング
および復元処理を行う。
信号Ｓｎを検出することにより、データのサンプリング
および復元処理を行う。
以上説明したように本発明は、Ｎビットデータ全てを駆
動する場合に比べて、駆動電流は常に１／２以下でよい
ため、小電力化の効果が有る。
動する場合に比べて、駆動電流は常に１／２以下でよい
ため、小電力化の効果が有る。
号、１・・・判別回路、２・・・反転回路、３・・・サ
ンプリング信号生成回路、４・・・出力ドライバ。
ンプリング信号生成回路、４・・・出力ドライバ。
Claims (1)
- ２ビット以上のデータラインを有する出力インタフェー
スにおいて、Ｎビットデータの論理状態（“０”または
“１”）の組み合せがＮ／２を超えるか否かを判別する
判別回路と、前記Ｎ／２を越える場合は前記Ｎビットデ
ータの論理を反転する反転回路と、又前記Ｎ／２を超え
る場合は反転データであることを示すサンプリング信号
を、又前記Ｎ／２以下の場合は透過データであることを
示すサンプリング信号を出力するサンプリング生成回路
とを有し、前記出力インタフェースの駆動電流が前記Ｎ
ビット全てを駆動する場合に比べて常に１／２以下にな
るようにした事を特徴とするインタフェース制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63193808A JPH0241515A (ja) | 1988-08-02 | 1988-08-02 | インタフェース制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63193808A JPH0241515A (ja) | 1988-08-02 | 1988-08-02 | インタフェース制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0241515A true JPH0241515A (ja) | 1990-02-09 |
Family
ID=16314112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63193808A Pending JPH0241515A (ja) | 1988-08-02 | 1988-08-02 | インタフェース制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0241515A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144848A (en) * | 1989-11-27 | 1992-09-08 | Olympus Optical Co., Ltd. | Intra-tube traveling apparatus |
-
1988
- 1988-08-02 JP JP63193808A patent/JPH0241515A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144848A (en) * | 1989-11-27 | 1992-09-08 | Olympus Optical Co., Ltd. | Intra-tube traveling apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0241515A (ja) | インタフェース制御方式 | |
| JP2966439B2 (ja) | シーケンサ用ｄ／ａ変換ユニット | |
| JPH0554667A (ja) | 直列データ・並列データ相互変換機能付きメモリ素子 | |
| JPS6362064A (ja) | バス変換装置 | |
| KR100257078B1 (ko) | 내부회로와 주변회로의 인터페이스 장치 | |
| KR920003178A (ko) | 2동작모드의 데이타 전송회로 | |
| KR0179856B1 (ko) | 레지스터 화일의 기초셀 회로 | |
| KR880000422B1 (ko) | 매트릭스 키와 데이터선별기의 조합방법 | |
| JPS62245356A (ja) | デ−タ転送方式 | |
| JPH01191966A (ja) | データ処理システム | |
| JPH0267656A (ja) | シングルチップマイクロコンピュータ | |
| JPH04190444A (ja) | バスインターフェイス装置 | |
| JPS61128698A (ja) | 走査装置 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPH06348489A (ja) | 演算装置 | |
| JPH05181744A (ja) | 記憶装置 | |
| JPH04333954A (ja) | 情報処理装置 | |
| JPH0795082A (ja) | Ｄ／ａ変換装置 | |
| JPS6336462A (ja) | シリアル・デ−タ受信回路 | |
| JPH0271351A (ja) | 入出力制御方式 | |
| JPH0681158B2 (ja) | デ−タ転送制御装置 | |
| JPS5953743B2 (ja) | 通信制御装置 | |
| JPH02183486A (ja) | Ｒａｍ制御回路 | |
| JPH025168A (ja) | マイクロコンピュータ | |
| JPS62150925A (ja) | 素子駆動方法 |