JPS61201432A - シリコンベ−ス上にホツトメルト接着剤を有する集積回路シリコンダイ複合体の製造方法 - Google Patents

シリコンベ−ス上にホツトメルト接着剤を有する集積回路シリコンダイ複合体の製造方法

Info

Publication number
JPS61201432A
JPS61201432A JP61006583A JP658386A JPS61201432A JP S61201432 A JPS61201432 A JP S61201432A JP 61006583 A JP61006583 A JP 61006583A JP 658386 A JP658386 A JP 658386A JP S61201432 A JPS61201432 A JP S61201432A
Authority
JP
Japan
Prior art keywords
silicon
integrated circuit
melt adhesive
die
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61006583A
Other languages
English (en)
Inventor
ガリイ・チヤールズ・デービス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS61201432A publication Critical patent/JPS61201432A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1075—Prior to assembly of plural laminae from single stock and assembling to each other or to additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1075—Prior to assembly of plural laminae from single stock and assembling to each other or to additional lamina
    • Y10T156/1077—Applying plural cut laminae to single face of additional lamina

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明以前には集積回路シリコンダイ複合体は一般に、
表面に複数個の集積回路を有するシリコンウェハを方形
切断することによって製造していた。ウェハ状のダイを
方形切断（ダイシング）するには通常ダイヤモンドスク
ライブ、レーザースクライブまたはダイヤモンドソーを
用いていた。
この集積ダイ腹合体を各種の伝導性または非伝導性の基
板に接合して集積回路アレイを製造していた。集積回路
シリコンダイ複合体をキャリヤ（担体）の上に接合する
には一般に、集積ダイ複合体のシリコンベース（底部）
の上に接着剤を塗布した後にキャリヤ上の適当な場所に
配置していた。
別の技術ではキャリヤ基体上に直接接着剤を使用して集
積回路ダイを接合していた。キャリヤアレイ基体上に接
着剤を塗布する方法によって有効な結果が得られたが、
接着剤には有機溶剤が含まれていることが多くこの溶剤
はキャリア基体上の隣接諸要素に対して有害である。集
積回路シリコン複合体のベース上に直接接着剤を塗布型
るという別の方法も有効であったが経済的でない。
本発明の基礎となった発見は、以下に詳細に定義するホ
ットメルト接着剤（ポリエーテルイミドシロキサンが好
ましい）のを機溶剤溶液がウェハ状の集積ダイの裏側の
面にスピンコートでき、その後乾燥して得られるウェハ
状の集積回路ダイは方形切断することができるというこ
とである。ダイヤモンドスクライブまたはダイヤモンド
ソーを用いてそれぞれシリコンベース上にホットメルト
接着剤を有する複数個の集積回路シリコン複合体ダイを
作製することができる。
発明の説明 本発明によって、 （１）上側の表面に集積回路を複数個有するシリコンウ
ェハのベースの上にホットメルト接着剤の有機溶剤溶液
をスピンコートし、 （２）塗布したホットメルト接着剤を乾燥させ、（３）
このシリコンウェハを方形切断してそれぞれのベース上
にホットメルト接着剤層を有する集積回路シリコンダイ
複合体を複数個製造することからなる方法が提供される
。
本発明の別の一面においては基板の表面上に集積回路シ
リコン復合体を接合する方法が提供され、この方法は、 （１）ホットメルト接着剤で処理しである少なくとも１
個の集積回路シリコン複合体ダイのベースに基体の表面
を接触させ、 （２）集積回路シリコン複合体ダイを基体表面に接触さ
せたままホットメルト接着剤を暖め、（３）ホットメル
ト接着剤を冷やして集積回路複合体ダイをキャリヤ基体
に接合せしめることからなる。
ベースの上にホットメルト接着剤をコートしたウェハ状
の集積回路ダイの断面を示す第１図を参照する。第２図
は第１図のウェハ状のダイを切って製造した集積回路複
合体ダイを示す。第３図はキャリヤの表面に一体接合し
た集積回路シリコンダイ複合体で適当な電気的接続を有
するアレイである。
さらに詳細に説明すると、第１図には絶縁ゲート電極が
１０で、シグナル電極が１１で、シリコン基板が１２で
ホットメルト接着剤層が１３で示されている。
第３図には主シグナル電極が２０で、制御ゲート電極が
２１で示されている。
本発明の実施に際して使用することができるホットメル
ト接着剤は、バーシャー（Ｂｅｒｇｅｒ）とジュリアノ
（Ｊ　ｕｌ　１ａｎｏ）の米国特許第４，０１１゜２７
９号（本発明の譲受人にｊ渡されており、引用によって
本明細書に包含する）に記載されているポリエーテルイ
ミドシロキサンが好ましい。本発明の実施に利用するこ
とができる別のホットメルト接着剤は、約１００℃〜３
００℃、好ましくは１５０℃〜２００℃の範囲の温度で
軟化することができるあらゆる熱可塑性材料である。こ
のホットメルト接着剤を塗布するには、ホットメルト熱
可塑性材料の有機溶剤溶液を久ピンコートするのが好ま
しい。典型的な混合物はたとえば、Ｎ−メチルピロリド
ンやジグライムのような有機溶剤に溶かしたポリエーテ
ルイミドポリシロキサンである。
本発明を実施する際にはウェハ状の集積回路ダイのベー
スをホットメルト接着剤の有機溶剤溶液で処理する。ホ
ットメルト接着剤は、シリコンウェハの裏側面に約２０
００〜７０００　ｒｐａ＋でスピンコートする。処理し
たウェハは次に、はぼ１００〜１２０℃の初期温度に３
０〜６０分間加熱し、その後はぼ１８０〜２２０℃の温
度で０．　５〜１゜０時間ベーキングする。典型的な場
合的０．５〜約２５ミクロンの厚みのホットメルト接着
剤フィルムがシリコンウェハの表面に生成する。
次に、たとえばダイヤモンドスクライブ、レーザーまた
はソーを用いてシリコンウェハを方形切断して複数個の
集積回路シリコン複合体ダイを製造する。
その後、上記集積回路シリコン複合体ダイを１個以上、
非伝導性基板（たとえばアルミナまたはべりリア）また
は伝導性基板（アルミニウム、銅等）のようなキャリヤ
上に組み立て集積回路アレイにすることができる。集積
回路複合体のベース１−のホットメルト接着剤を局所的
に１００℃〜３００°Ｃの範囲の温度に加熱すると、冷
却した際に膓合体がキャリヤ基体に一体的に接合し得る
。次に適当な電気接続を設けて第３図に示したような集
積回路シリコン複合体アレイを製造することができる。
当業者が本発明をより容易に実施できるように、以下に
限定するためではなく例示のための実施例をあげる。部
は全て重量による。
実施例　１ 集積回路シリコン複合体を複数個表面に有する直径３イ
ンチの１０ミルシリコンウエハの裏面を充分にイミド化
したポリエーテルイミドシロキサンで処理した。このポ
リエーテルイミドシロキサンは、プロピレン結合を介し
てビスフェノール−Ａイミド基に結合したポリジメチル
シロキサンの化学的に結合したブロックを有していた。
ポリエーテルイミドシロキサンのジグライム溶液を使用
した。ポリエーテルイミドシロキサンを２０００　ｒｐ
ｆｆｌで３０秒間スピンコートした後ウェハーを１２０
℃で１／２詩間乾燥し、続いそ１′５０℃で２　ｌ／２
時間加熱処理した。ベース上に１５ミクロンのポリエー
テルイミドコーティングををするウェハ状の集積回路複
合体が得られた。次にマイクロオートメーション（Ｍ　
１ｅｒｏａｕｔｏｉａｔ１ｏｎ）モデル１００６Ａダイ
ヤモンドソーを用いてウェハを方形切断して直径１００
ミルの集積回路シリコンダイ複合体を５０個製造した。
この集積回路シリコン復合体ダイを数個アルミナ基板と
接触させて集積回路シリコン複合体アレイを製造した。
ダイを基板と接触させて保ち、ポリエーテルイミドシロ
キサンの温度をほぼ２００℃に上げてポリエーテルイミ
ドシロキサンを軟化せしめ、その後冷やして集積回路ダ
イをキャリヤ表面に接合した。次いで、それぞれ各種集
積回路のゲート電極と主シグナル電極をつないで有用な
集積凹路シリコン複合体アレイを製造した。
上記実施例は本発明方法の実施に使用することができる
非常に多くの変形のうちの２．３に関するだけであるが
、本発明はずっと広範囲の種々のホットメルト接着剤に
係ると理解すべきである。
【図面の簡単な説明】
第１図はベース上にホットメルト接着剤をコートしたウ
ェハ状の集積回路ダイの断面図であり、第２図は第１図
のウェハ状のダイを切断して作った集積回路複合体ダイ
を示し、第３図は適当な電気的接続を有するキャリヤの
表面に一体接合した集積回路シリコンダイ複合体のアレ
イである。 １０・・・絶縁ゲート電極、１１・・・シグナル電極、
Ｉ２・・・シリコン基板、１３・・・ホットメルト接着
剤層、２０・・・主シグナル電極、２１・・・制御ゲー
ト電極。

Claims (3)

    【特許請求の範囲】
  1. （１）（ａ）上面に複数の集積回路を有するシリコンウ
    ェハのベース上にホットメルト接着剤の有機溶剤溶液を
    スピンコートし、 （ｂ）塗布したホットメルト接着剤を乾燥し、（ｃ）こ
    のシリコンウェハを方形切断して、それぞれベース上に
    ホットメルト接着剤層を有する集積回路シリコンダイ複
    合体を複数個生成することからなる方法。
  2. （２）ホットメルト接着剤がポリエーテルイミドシロキ
    サンであることを特徴とする特許請求の範囲第１項に記
    載の方法。
  3. （３）集積回路シリコンダイ複合体を数個用いてこれら
    をアルミナ基体に接合することにより集積回路シリコン
    複合体アレイを形成することを特徴とする特許請求の範
    囲第１項に記載の方法。
JP61006583A 1985-01-17 1986-01-17 シリコンベ−ス上にホツトメルト接着剤を有する集積回路シリコンダイ複合体の製造方法 Pending JPS61201432A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US692088 1985-01-17
US06/692,088 US4624724A (en) 1985-01-17 1985-01-17 Method of making integrated circuit silicon die composite having hot melt adhesive on its silicon base

Publications (1)

Publication Number Publication Date
JPS61201432A true JPS61201432A (ja) 1986-09-06

Family

ID=24779210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61006583A Pending JPS61201432A (ja) 1985-01-17 1986-01-17 シリコンベ−ス上にホツトメルト接着剤を有する集積回路シリコンダイ複合体の製造方法

Country Status (7)

Country Link
US (1) US4624724A (ja)
JP (1) JPS61201432A (ja)
KR (1) KR930006528B1 (ja)
CN (1) CN1004843B (ja)
DE (1) DE3600895A1 (ja)
FR (1) FR2576148B1 (ja)
GB (1) GB2170042B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6231974B1 (en) 1997-05-22 2001-05-15 Dow Corning Toray Silicone Company, Ltd. Hot-melt adhesive sheet and semiconductor devices

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296074A (en) * 1987-03-30 1994-03-22 E. I. Du Pont De Nemours And Company Method for bonding small electronic components
DE3744764A1 (de) * 1987-11-20 1989-06-01 Messerschmitt Boelkow Blohm Verfahren zur herstellung von klebeverbindungen mittels laser
US5300812A (en) * 1992-12-09 1994-04-05 General Electric Company Plasticized polyetherimide adhesive composition and usage
DE4413529C2 (de) * 1994-04-15 1996-07-25 Tele Filter Tft Gmbh Verfahren zur Herstellung elektronischer Oberflächenwellenbauelemente sowie ein nach dem Verfahren hergestelltes elektronisches Bauelement
CN111599743A (zh) * 2020-07-06 2020-08-28 绍兴同芯成集成电路有限公司 复合式胶膜结合通孔玻璃载板结构生产晶圆的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011279A (en) * 1975-09-23 1977-03-08 General Electric Company Process for making polyimide-polydiorganosiloxane block polymers
JPS587473A (ja) * 1981-07-07 1983-01-17 Hitachi Chem Co Ltd 接着剤組成物
JPS5827721A (ja) * 1981-08-10 1983-02-18 Hitachi Chem Co Ltd ポリアミド酸シリコン型中間体及びポリイミドシリコン共重合体樹脂の製造法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600246A (en) * 1968-05-17 1971-08-17 Rca Corp Method of making laminated semiconductor devices
GB1285708A (en) * 1968-10-28 1972-08-16 Lucas Industries Ltd Semi-conductor devices
US3600240A (en) * 1968-12-12 1971-08-17 Ibm Epitaxial growth from solution with amphoteric dopant
US3706409A (en) * 1970-02-26 1972-12-19 Gen Electric Semiconductor lead attachment system including a semiconductor pellet orientation plate
US4021279A (en) * 1972-04-20 1977-05-03 Stichting Reactor Centrum Nederland Method of forming groove pattern
DE2436600A1 (de) * 1974-07-30 1976-02-19 Semikron Gleichrichterbau Verfahren zur erzielung einer oberflaechenstabilisierenden schutzschicht bei halbleiterbauelementen
DE2653366A1 (de) * 1976-11-24 1978-06-01 Siemens Ag Verfahren zum teilautomatisierten verbinden von halbleiterchips mit einem traeger
US4347302A (en) * 1980-06-06 1982-08-31 Alexander Gotman Process for applying a thin coating in liquid form and subsequently drying it
US4385083A (en) * 1980-08-25 1983-05-24 Applied Magnetics Corporation Apparatus and method for forming a thin film of coating material on a substrate having a vacuum applied to the edge thereof
EP0051165A1 (en) * 1980-11-03 1982-05-12 BURROUGHS CORPORATION (a Michigan corporation) Repairable IC package with thermoplastic chip attach

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011279A (en) * 1975-09-23 1977-03-08 General Electric Company Process for making polyimide-polydiorganosiloxane block polymers
JPS587473A (ja) * 1981-07-07 1983-01-17 Hitachi Chem Co Ltd 接着剤組成物
JPS5827721A (ja) * 1981-08-10 1983-02-18 Hitachi Chem Co Ltd ポリアミド酸シリコン型中間体及びポリイミドシリコン共重合体樹脂の製造法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6231974B1 (en) 1997-05-22 2001-05-15 Dow Corning Toray Silicone Company, Ltd. Hot-melt adhesive sheet and semiconductor devices
US6498400B2 (en) 1997-05-22 2002-12-24 Dow Corning Toray Silicone Co., Ltd Semiconductor devices

Also Published As

Publication number Publication date
CN86100204A (zh) 1986-08-13
CN1004843B (zh) 1989-07-19
KR860006133A (ko) 1986-08-18
GB8521611D0 (en) 1985-10-02
FR2576148B1 (fr) 1991-09-06
GB2170042B (en) 1988-05-25
DE3600895A1 (de) 1986-07-17
KR930006528B1 (ko) 1993-07-16
FR2576148A1 (fr) 1986-07-18
GB2170042A (en) 1986-07-23
US4624724A (en) 1986-11-25

Similar Documents

Publication Publication Date Title
US3716907A (en) Method of fabrication of semiconductor device package
US6007920A (en) Wafer dicing/bonding sheet and process for producing semiconductor device
EP0786802B1 (en) Wafer dicing/bonding sheet and process for producing semiconductor device
JP2786597B2 (ja) 積層型半導体チップ構造および製法
US4763829A (en) Soldering of electronic components
US6049124A (en) Semiconductor package
US5936304A (en) C4 package die backside coating
US5635010A (en) Dry adhesive joining of layers of electronic devices
US4172907A (en) Method of protecting bumped semiconductor chips
JPH0334853B2 (ja)
JPS62254439A (ja) 大面積の電力用電子デバイスを基板上に固定する方法
JP3592018B2 (ja) ポリイミド接着シートおよびポリイミド用工程フィルム
JPH08505267A (ja) 大きい積層体を分割することによりｉｃチップの積層体を製作する方法
US8327532B2 (en) Method for releasing a microelectronic assembly from a carrier substrate
JPH04261028A (ja) 半導体基体を基板に固定する方法
JPS61201432A (ja) シリコンベ−ス上にホツトメルト接着剤を有する集積回路シリコンダイ複合体の製造方法
JPS608426Y2 (ja) 半導体ウエハ−の保持基板
JP2004022996A (ja) 半導体チップの積層方法
JPS59127843A (ja) 半導体装置の製造方法
KR970067732A (ko) 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법
JPH027181B2 (ja)
TW565898B (en) Method for producing a package for semiconductor chips
JPS61174661A (ja) 半導体集積回路装置の製造方法
JPH0342506B2 (ja)
JPH0198253A (ja) 立体型半導体装置の製造方法