DE2653366A1 - Verfahren zum teilautomatisierten verbinden von halbleiterchips mit einem traeger - Google Patents

Verfahren zum teilautomatisierten verbinden von halbleiterchips mit einem traeger

Info

Publication number
DE2653366A1
DE2653366A1 DE19762653366 DE2653366A DE2653366A1 DE 2653366 A1 DE2653366 A1 DE 2653366A1 DE 19762653366 DE19762653366 DE 19762653366 DE 2653366 A DE2653366 A DE 2653366A DE 2653366 A1 DE2653366 A1 DE 2653366A1
Authority
DE
Germany
Prior art keywords
substrate plate
semiconductor
semiconductor chips
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762653366
Other languages
English (en)
Inventor
Hanns-Heinz Peltz
Detlev Ing Grad Schmitter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762653366 priority Critical patent/DE2653366A1/de
Publication of DE2653366A1 publication Critical patent/DE2653366A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Description

  • Verfahren zum teilautomatisierten Verbinden von Halbleiter-
  • chips mit einem Träger.
  • Die Erfindung betrifft ein Verfahren zurn teilautomatisierten Verbinden von Halbleiterchips mit einem Träger, bei dem die Halbleiterchips aus einer Halbleiterscheibe hergestellt und an ihrer Oberfläche mit Kontakten versehen werden, bei dem die Halbleitorscheibe vor dem Unterteilen in einzelne Halbleiterchips auf eine Sub stratplatte mechanisch festhaftend aufgebracht wird und bei dem nach dem Zerteilen der Halbleiterscheibe in die einzelnen Halbleiterchips diese mit den an der Halbleitervorderseite befindlichen Kontakten mechanisch festhaftend und elektrisch gut leitend mit dem Träger verbunden werden.
  • Aus DT-OS 24 51 987 ist ein Verfahren zum teilautomatisierten Verbinden von mit Kupferbumps versehenen und aus einer Halbleiterscheibe hergestellten Halbleiterbauelementen mit einem Träger bekannt, bei dem die Bumps vergoldet und vor dem Unterteilen der Halbleiterscheibe in die einzelnen Halbleiterbauelemente auf die Halbleiterscheibe aufgebracht werden, bei dem die Halbleiterscheibe mit einem Kleb-mittel geeigneten Schmelzpunktes auf eine einseitig mit Aluminium beschichtete Substratte aluminiumseitig aufgeklebt und mit einer Diamantsäge in die einzelnen Halbleiterbauelemente aufgeteilt wird, bei dem auch die Substratscheibe zur Erzeugung e 3fle r Wärmebremse zwi s c:hen den einzelnen Halbleiterbauelementen eingesägt wird und bei dem die einzelnen Halbleiterbauelemente mit den darauf befindlichen Kupferbumps durch eine impulsgeheizte i:lektrode flußmittelfrei in einer N2 Atmosphare mit dem Träger verbunden werden Aluminiumbeschichtete Substrate sind relativ teuer, da das Beschichten einer Substratplatte mit Aluminium einen nicht unerheblichen Kosten- und Arbeitszeitaufwand fordert.
  • Aufgabe der vorliegenden Erfindung ist es deshalb, ein Verfahren zum teilautomatisierten Verbinden von Halbleiterchips mit einem Träger anzugeben, bei dem anstelle des relativ teueren aluminiumbeschichteten Substrats eine billigere Substratplatte verwendet wird, die außerdem die Eigenschaften besitzt, eine geringe Wasseraufnahme zu haben, mit einer Diamantsäge sägbar zu sein oLme das Sägeblatt dabei zu beschädigen oder stark abzunutzen, eine gute Haftfestigkeit mit dem verwendeten Klebstoff aufzuweisen, dimensionsstabil, wärmefest und fest gegen Azeton und Alkohol zu sein, einen thermischen Ausdehnungskoeffizienten zu besitzen, der insoweit mit dem thermischen Ausdehnungskoeffizienten des verwendeten Halbleitermaterials übereinstimmt, als verbleibende thermische Spannungen von dem verwendeten Klebstoff ausgeglichen werden können. Außerdem muß die Erweichungstemperatur des im erfindungsgemäßen Verfahren verwendeten Klebers unterhalb desjenigen Temw peratur liegen, auf die sich ein Halbleiterchip während des Verlötens mit einem Träger aufheizt. Der verwendete Kleber muß außerdem bei der Walzentemperatur eines bei dem erfindungsgemäßen Verfahren verwendeten Laminators aufweichen. Ein beim erSindungsgemäßen Verfahren verwendeter Kleber darf bei einem ebenfalls verwendeten Diamantsägeblatt nur sehr geringfügige oder gar keine Spuren einer Ablagerung hinterlassen und muß in einem Lösungsmittel lösbar sein. Außerdem muß der verwendete Kleber die Eigenschaft besitzen, therniische und mechanische Spannungen zwischen Substratplatte und aufgeklebter Halbleiterscheibe auszugleichen.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Substratplatte aus foli cngetrenntem., trenntaittelfreiem Hartpapier mit hohem Papieranteil gebildet wird und daß die Befestigung der Halbleiterscheibe auf der Substratplatte mittels eines geeigneten thermoplastischen Lacks erfolgt.
  • Die Verwendung eines nicht mit Aluminium beschichteten Substrats hat für das erfindungsgemäße Verfahren den Vorteil, bei gleich bleibender Güte des Verfahrens gegenüber dem bekannten Verfahren eine wesentliche Arbeitszeit- und Kostenersparnis zu erbringen.
  • Es ist vorteilhaft, daß der Papieranteil der Substratplatte aus Hartpapier 40 Gewichtsprozent beträgt.
  • Weiterhin ist es vorteilhaft, daß der thermoplastische Lack eine Schichtdicke von 2 /um bis 10 /um, insbesondere 4 /um aufweist.
  • Das Einhalten einer gewissen Kleberschichtstärke ist im Hinblick auf vom Kleber abzupuffernde thermische und mechanische Spannungen zwischen der Substratplatte und der Halbleiterscheibe wichtig.
  • Es ist schließlich auch vorteilhaft, daß die Substratplatte eine Dicke von 0,5 mm bis 10 mm, insbesondere 2 mm aufweist. Aus Gründen einer gewissen mechanischen Stabilität wird man die Substratplatte im allgemeinen nicht dünner als 0,5 mm und im Hinblick auf Materialkosten jedoch nicht stärker als 10 mm halten. EineSchichtstärke der Substratplatte von 2 mm hat sich als besonders vorteilhaft erwiesen.
  • Nachfolgend wird die Erfindung an einem Ausführungsbeispiel und der Zeichnung näher erläutert: Die Fig. stellt einen Querschnitt einer Substratplatte mit aufgeklebter und in einzelne Halbleiterchips unterteilterHalbleiterscheibe dar.
  • Auf die Substratplatte 1 ist eine Halbleiterplatte 2 mittels eines Klebers 7 aufgebracht, und längs Sägespalten 8, die ein rechteckiges Unterteilungsinuster auf der Halbleiterscheibe 2 bilden, in einzelne Halbleiterchips 3 unterteilt. Die Halbleiterchips 3 tragen an ihrer Oberseite bereits vorgefertigte Metallkontakte 4, die auch als Bump ausgebildet sein können.
  • Bei dem erfindungsgemäßen Verfahren läßt sich als Substratplatte eine Hartpapierplatte mit 40 Gewichtsprozent Papieranteil venvenden, die außerdem foliengetrennt und trennmittelfrei ist, wie z.B.
  • das Hartpapier vom Typ Supra Carta 96/40W, HP 2063, DIN 7735, 2 mm stark. Um die in der DIN-Vorschrift vorgesehenen Dickentolekränzen einzuengen, werden bei allen verwendeten Hartpapiextafeln vor der Weiterverarbeitung zu Substratplatten die äußeren Kanten in ca. 50 mm Abstand vom Rande entfernt. Zum Aufkleben der Halbleiterscheiben auf die Hartpapierplatte eignen sich thermoplastische Lacke, die in einem Lösungsmittel, wie Aceton, löslich sind.
  • insbesondere kommt hierfür ein Fotolack vom Typ AZ 111 in eingedicktem Zustand mit einer kinetischen Viskosität von 400 ZcSt7 zur Anwendung, Um Halbleiterbauelemente nach dem erfindungsgemäßen Verfahren herzustellen, wird eine Halbleiterscheibe, z.B. eine Siliciumscheibe, die vorgefertigte Halbleiterchips und an einer der kreisförmigen Oberflächen vorgefertigte Netallkontakte dieser Chips aufweist, mit derjenigen kreisförmigen Oberfläche, die die vorgefertigten Metallkontakte nicht aufweist, auf eine Hartpapierplatte, z.B.
  • des obengenannten Typs, aufgeklebt. Das Aufkleben erfolgt dabei in der Weise, daß auf die aufzuklebende Halbleiterscheibe thermoplastischer Fotolack z.B. des obengenannten Typs mittels Schleudern, Rollercoaten oder Siebdrucken aufgebracht wird. Anschließend wird die Halbleiterscheibe mit der Substratplatte aus Hartpapier zwischen geheizten Rollen eines Laminators zusammenlaminiert. Die auf der Hartpapierplatte aufgeklebte Halbleiterscheibe wird anschließend mittels einer Diamantsäge in die einzelnen Halbleiterchips unterteilt. Nach dem Unterteilen der Halbleiterscheibe wird bei Verwendung des oben genannten Fotolacks als Kleber ein Teil desselben mit Aceton ausgewaschen, so daß die Haftfestigkeit der Verk).ebung herabgesetzt und die Fotolackmenge verringert wird, um ein Heraus quellen überschüssigen Fotolacks bei der anschließenden Kontaktierung mit dem Träger zu vermeiden. Bem Unterteilen in Einzelchips wird gleichzeitig die Substratplatte teilweise mit eingesägt, um mittels der entstvhenden Sägespalten in der Substratplatte Wärmebremsen zwischen den einzelnen Halbleiterchips zu erzeugen. Durch die Maßnahme des Aufklebens verändert sich die gegenseitige Lagegenauigkeit der Halbleiterchips beim Zerteilen nicht oder nur innerhalb der erlaubten Toleranzen. Deshalb genügt ein einmaliges Justieren eines Halbleiterchips gegen einen mit diesem zu verbindenden Träger, um die Verbindung aller übrigen Halbleiterchips der Halbleiterscheibe mit weiteren Trägern automatisch zu erreichen, z.B. mittels Vorschub eines geeigneten Mikrometertisches. Zur Verbindung der Halbleiterchips mit einem Träger wird eine impulsgeheizte Elektrode in einer N2-Atmosphäre verwendet. Die dabei erzeugte Wärme bringt den Kleber, mit dem der Halbleiterchip auf der Substratplatte aus Hartpapier haftet, zum Erweichen, so daß sich der Halbleiterchip von der Substratplatte ablöst, während er mit dem Träger verbunden wird. Dank der in die Substratplatten eingebrachten Wärmebremsen weichen die Kleberschichten der übrigen Halbleiterchips nicht auf. Deshalb behalten alle übrigen Halbleiterchips ihre exakte Lage bei. Die mit einem Träger kontaktierten Halbleiterchips können anschließend durch weitere Kontaktier- und Kapselungsvorgänge zu fertigen Halbleiterbauelementen weiterverarbeitet werden.
  • Das erfindungsgemäße Verfahren läßt sich zur Herstellung beliebiger Halbleiterbauelemente und IC's insbesondere zur Herstellung von Mikropacks anwenden.
  • 4 Patentansprüche 1 Figur

Claims (4)

P a t e n t a n s p r ü c h e.
1. Verfahren zum teilautomatisierten Verbinden von Halbleiterchips mit einer. Träger, bei dem die llalbleiterchips aus einer Halbleiterscheibe hergestellt und an ihrer Oberflätiie mit Kontakten versehen werden, bei dem die Halbleiterscheibe vor dem Unterteilen in einzelne Halbleiterchips auf eine Substratplatte mechanisch festhaftend aufgebracht wird und bei dem nacil dem Zerteilen der lialbleit.erscheibe in die einzelnen Halbleiterchips diese mit den an der Halbleitervorderseite befindl.iehen Kontakten mechanisch festhaftend und elektrisch gut leltend mit dem Träger verbunden werden, d a d u r c h g e -k e n n z e i c h n e t , daß die Substratplatte aus foliengetrenntem, trennmittelfreiem Hartpapier mit hohem Papieranteil gebildet wird, und daß die Befestigung der Halbleiterscheibe auf der Substratplatte mittels eines geeigneten thermoplastischen Lacks erfolgt.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß der Papieranteil der Substratplatte aus Hartpapier 40 Gewichtsprozent beträgt.
3. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß der thermoplastische Lack eine Schicht dicke von 2 /um bis 10 /um, insbesondere 4 /um aufweist.
4. Verfahren nach mindestens einem der Ansprüche 1 bis 3, d a -d u r c h g e k e n n z e i c h n e t , daß die Substratplatte eine Dicke von 0,5 mm bis 10 mm, insbesondere 2 mm, aufweist.
DE19762653366 1976-11-24 1976-11-24 Verfahren zum teilautomatisierten verbinden von halbleiterchips mit einem traeger Withdrawn DE2653366A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762653366 DE2653366A1 (de) 1976-11-24 1976-11-24 Verfahren zum teilautomatisierten verbinden von halbleiterchips mit einem traeger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762653366 DE2653366A1 (de) 1976-11-24 1976-11-24 Verfahren zum teilautomatisierten verbinden von halbleiterchips mit einem traeger

Publications (1)

Publication Number Publication Date
DE2653366A1 true DE2653366A1 (de) 1978-06-01

Family

ID=5993863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762653366 Withdrawn DE2653366A1 (de) 1976-11-24 1976-11-24 Verfahren zum teilautomatisierten verbinden von halbleiterchips mit einem traeger

Country Status (1)

Country Link
DE (1) DE2653366A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2576148A1 (fr) * 1985-01-17 1986-07-18 Gen Electric Procede de fabrication de puces de circuit integre
DE3621796A1 (de) * 1986-06-30 1988-01-07 Siemens Ag Verfahren zur verbesserung der nebensprechdaempfung bei einer optisch-elektronischen sensoranordnung
DE4426809A1 (de) * 1994-07-28 1996-02-08 Siemens Ag Verfahren zum Bestücken eines Trägers mit Chips, insbesondere zum Herstellen von Sensoren zur Luftmassenmessung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2576148A1 (fr) * 1985-01-17 1986-07-18 Gen Electric Procede de fabrication de puces de circuit integre
DE3621796A1 (de) * 1986-06-30 1988-01-07 Siemens Ag Verfahren zur verbesserung der nebensprechdaempfung bei einer optisch-elektronischen sensoranordnung
DE4426809A1 (de) * 1994-07-28 1996-02-08 Siemens Ag Verfahren zum Bestücken eines Trägers mit Chips, insbesondere zum Herstellen von Sensoren zur Luftmassenmessung

Similar Documents

Publication Publication Date Title
EP0186829B1 (de) Verfahren und Verbindungswerkstoff zum metallischen Verbinden von Bauteilen
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE4415132C2 (de) Verfahren zur formgebenden Bearbeitung von dünnen Wafern und Solarzellen aus kristallinem Silizium
DE2802654C3 (de) Befestigung einer Halbleiterplatte an einer Läppscheibe
DE102006017042B4 (de) Zuleitungsrahmen für ein Halbleiterbauteil
DE60112133T2 (de) Neue, besonders leicht anzubringende klebefolie und deren herstellverfahren
DE3306493A1 (de) Elektrisch leitfaehiges klebeband
DE112016002156T5 (de) Chip-Widerstand
DE1956501C3 (de) Integrierte Schaltungsanordnung
DE2653366A1 (de) Verfahren zum teilautomatisierten verbinden von halbleiterchips mit einem traeger
DE1915148C3 (de) Verfahren zur Herstellung metallischer Höcker bei Halbleiteranordnungen
DE2909985C3 (de) Verfahren zur Herstellung eines Halbleiter-Glas-Verbundwerkstoffs und Verwendung eines solchen Verbundwerkstoffes
EP0008107A2 (de) Elektrische Folienschaltung und Verfahren zu ihrer Herstellung
EP0219659B1 (de) Verfahren zum Herstellen einer Klebekontaktierung
DE3406542A1 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE102012023212B3 (de) Elektrisch leitendes Bauteil mit verbesserter Haftung und Verfahren zu seiner Herstellung, sowie zur Herstellung eines Werkstoffverbunds
DE4425943A1 (de) Mehrschicht-Anschlußrahmen aus Metall und Verfahren zu seiner Herstellung
DE2207012C2 (de) Verfahren zur Kontaktierung von Halbleiterbauelementen
DE69533866T2 (de) Leiterrahmen und Leiterrahmenmaterial
DE3432167A1 (de) Verfahren zur herstellung von mit folien beschichteten platten
DE2431987C2 (de) Verfahren zum Verbinden eines mit höckerförmigen Anschlußelektroden versehenen Halbleiterbauelements mit einem Träger
DE3609239A1 (de) Verfahren zur herstellung einer plattenartigen matrize
DE2800436C2 (de) Halbzeug für elektrische Schutzrohrkontakte und Verfahren zu seiner Herstellung
DE19511486A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung
DE3123241C2 (de) Verfahren zum Herstellen eines plattenförmigen Schaltmoduls

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee