DE19511486A1 - Verfahren zur Herstellung einer Leiterplattenanordnung - Google Patents

Verfahren zur Herstellung einer Leiterplattenanordnung

Info

Publication number
DE19511486A1
DE19511486A1 DE19511486A DE19511486A DE19511486A1 DE 19511486 A1 DE19511486 A1 DE 19511486A1 DE 19511486 A DE19511486 A DE 19511486A DE 19511486 A DE19511486 A DE 19511486A DE 19511486 A1 DE19511486 A1 DE 19511486A1
Authority
DE
Germany
Prior art keywords
substrate
conductor tracks
circuit boards
mfr
metallic plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19511486A
Other languages
English (en)
Inventor
Willy Bentz
Waldemar Dipl Ing Ernst
Heiko Dipl Ing Buss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19511486A priority Critical patent/DE19511486A1/de
Priority to FR9603034A priority patent/FR2733656B1/fr
Priority to IT96MI000594A priority patent/IT1283702B1/it
Publication of DE19511486A1 publication Critical patent/DE19511486A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Description

Stand der Technik
Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplattenanordnung für ein elektrisches Gerät nach dem Oberbegriff des Hauptanspruchs.
Es ist bereits aus der DE-OS 40 35 526 eine Leiterplatten­ anordnung für ein elektrische Gerät bekannt, bei dem ein Substrat mit Leiterbahnen auf eine metallische Trägerplatte aufgeklebt, bzw. auflaminiert ist. Die Kombination von ei­ ner metallischen Platte als Träger- oder Grundplatte mit dem Substrat ist insbesondere bei einer Verwendung des elektrischen Geräts als Steuergerät in der Kraftfahrzeug­ technik weit verbreitet, da die Trägerplatte zumeist auch eine mechanische Zusatzfunktion z. B. als Gehäuseteil hat.
Der Herstellungsprozeß ist bei der bekannten Anordnung in der Regel so gestaltet, daß ein Metallteil vorhanden ist auf das das Substrat mit den Leiterbahnen etwas zurückge­ setzt auflaminiert wird. Die eigentliche Kontur der metal­ lischen Trägerplatte wird anschließend durch einen Trenn­ prozeß hergestellt. Dieser Trennprozeß besteht in der Regel aus Fräsen, Schneiden, Sägen, Stanzen oder Laserschneiden und führt zu störenden Metallpartikeln, in Form von Spänen, Spritzern oder dergleichen, die in den elektrischen Geräten zu Störungen führen können und daher in einem aufwendigen Reinigungsprozeß entfernt werden müssen.
Vorteile der Erfindung
Die erfindungsgemäße Leiterplattenanordnung der eingangs beschriebenen Art ist mit den kennzeichnenden Merkmalen des Anspruchs 1 insbesondere dadurch vorteilhaft, daß die me­ tallische Platte bereits vor dem Laminierungsprozeß mit dem Substrat die erforderliche Kontur erhalten hat und somit keinerlei Beeinträchtigungen der Schaltungsanordnung durch Bearbeitungsprozesse an der metallischen Platte zu befürch­ ten sind. Eine entsprechende Konfektionierung des Substrats ist hier auf einfache Weise auch nach der Laminierung durchführbar und hat keinerlei störende Auswirkungen auf die Funktionstüchtigkeit des elektrischen Geräts.
Auf einfache Weise kann das Herstellungsverfahren gemäß An­ spruch 2 oder 3 mit vorhandenen Fertigungsanlagen durchge­ führt werden, da nunmehr lediglich anstatt der metallischen Platte als Grundplatte für den Fertigungsprozeß, das Substrat als Grundlage herangezogen wird. Vorhandene Trans­ porteinrichtungen, Greifervorrichtungen oder Puffersysteme können wie bei der herkömmlichen Fertigung mit der metalli­ schen Platte als Grundplatte verwendet werden. Die metalli­ schen Platten können eventuell sogar von einem separaten Hersteller in der geforderten Kontur geliefert werden und dann in einem Bandfertigungsprozeß nacheinander auf die bandförmig hintereinander angeordneten Substratflächen auflaminiert werden, so daß nur noch ein einfach durchzu­ führender Trennprozeß der Substratbereiche vorgenommen wer­ den muß.
Zeichnung
Ein Ausführungsbeispiel der Erfindung wird anhand einer beim erfindungsgemäßen Verfahren verwendeten Leiterplatten­ anordnung gemäß der Figur erläutert.
Beschreibung des Ausführungsbeispiels
In der Figur ist ein bandförmiges Substrat 1 gezeigt, das in Bereiche 2, 3 und 4 aufgeteilt ist und in diesen Berei­ chen 2, 3, 4 die Leiterbahnen für eine elektrische Schal­ tung mit den später aufzubringenden elektrischen Bauelemen­ ten trägt. Zur besseren Übersicht ist auf eine Darstellung dieser Schaltung verzichtet. Das Substrat 1 dient hierbei als Grundlage für das Herstellungsverfahren der jeweiligen Leiterplattenanordnung, bestehend aus einer metallischen Platte 5, 6 oder 7 und dem zugeordneten Substratbereich 2, 3 oder 4.
Die metallischen Platten 5, 6 und 7 sind bereits mit der Kontur versehen, die für ihre weitere Anwendung, beispiels­ weise als Gehäuseteil für das elektrische Gerät, notwendig ist. Trennprozesse am Metall nach dem Zusammenfügen mit den Substratbereichen entfallen somit, so daß auch keinerlei störende Partikel anfallen können. Der Laminierungsprozeß, mit dem die metallischen Platten 5, 6, 7, beispielsweise aus Aluminium, nacheinander oder in Gruppen auf das Substrat aufgeklebt werden können, erfolgt hier bei einem Druck von 1, 4 bis 2, 8 Mpa zwischen den Platten 5, 6, 7 und den Substratbereichen 2, 3, 4, sowie bei einer Temperatur von 180°C bis 200°C. Nachfolgend ist nur noch ein einfacher Trennprozeß des leicht zu verarbeitenden Substrats 1 an den Bereichsgrenzen notwendig um die gewünschten Leiterplatten­ anordnungen zu erhalten.

Claims (3)

1. Verfahren zur Herstellung einer Leiterplattenanordnung für ein elektrisches Gerät, bei dem
  • - mindestens eine metallische Platte (5, 6, 7) und
  • - ein, die Leiterbahnen tragendes Substrat (1) durch Laminie­ rung miteinander verbunden werden, dadurch gekennzeichnet, daß
  • - die Leiterbahnen mindestens einer Schaltungsanordnung eines elektrischen Geräts in einem Bereich (2, 3, 4) auf dem Substrat (1) erstellt werden,
  • - jeweils metallische Trägerplatten (5, 6, 7) hergestellt wer­ den, die in ihrer Fläche dem Bereich der jeweils zugeordneten Schaltungsanordnung nahezu entsprechen und daß
  • - beim Laminierungsprozeß daß Substrat (1) in der Fertigungs­ einrichtung das Grundmaterial darstellt, auf das die jeweili­ ge metallische Platte (5, 6, 7) auflaminiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
  • - die jeweilige metallische Platte (5, 6, 7) vor der Laminie­ rung eine für die spätere Verwendung als Gehäuseteil geeig­ nete Kontur durch einen Schneid- oder Trennprozeß erhält.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
  • - das Substrat (1) den Fertigungsprozeß bandförmig durchläuft und die Bereiche mit den Leiterbahnen für die Schaltungsan­ ordnungen hintereinander oder in Gruppen angeordnet sind und nacheinander mit den metallischen Platten (5, 6, 7) durch Lami­ nierung verbunden werden.
DE19511486A 1995-03-29 1995-03-29 Verfahren zur Herstellung einer Leiterplattenanordnung Ceased DE19511486A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19511486A DE19511486A1 (de) 1995-03-29 1995-03-29 Verfahren zur Herstellung einer Leiterplattenanordnung
FR9603034A FR2733656B1 (fr) 1995-03-29 1996-03-11 Procede de fabrication d'un dispositif a circuit imprime pour un appareil electrique
IT96MI000594A IT1283702B1 (it) 1995-03-29 1996-03-26 Procedimento per la fabbricazione di una disposizione di piastre a circuiti stampati

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19511486A DE19511486A1 (de) 1995-03-29 1995-03-29 Verfahren zur Herstellung einer Leiterplattenanordnung

Publications (1)

Publication Number Publication Date
DE19511486A1 true DE19511486A1 (de) 1996-10-02

Family

ID=7758034

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19511486A Ceased DE19511486A1 (de) 1995-03-29 1995-03-29 Verfahren zur Herstellung einer Leiterplattenanordnung

Country Status (3)

Country Link
DE (1) DE19511486A1 (de)
FR (1) FR2733656B1 (de)
IT (1) IT1283702B1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH691277A5 (de) * 2000-02-29 2001-06-15 Ascom Ag Verfahren zur Herstellung von Leiterplatten sowie Leiterplatte.
WO2003049513A1 (en) * 2001-12-06 2003-06-12 Marconi Communications Gmbh Electric circuit module and method for its assembly
DE102005048702A1 (de) * 2005-10-11 2007-04-19 Siemens Ag Elektrische Anordnung zweier elektrisch leitender Fügepartner und Verfahren zum Befestigen einer Platte auf einer Grundplatte

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2835689A1 (fr) * 2002-02-01 2003-08-08 Siemens Vdo Automotive Procede de collage d'un circuit imprime rigide sur une plaque d'aluminium
US7416011B2 (en) 2005-01-27 2008-08-26 Delphi Technologies, Inc. Electronic assembly having a substrate laminated within a backplate cavity

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148788A (ja) * 1988-11-29 1990-06-07 Fuji Photo Film Co Ltd 金属プリント配線基板の加工方法
DE4035526A1 (de) * 1990-11-08 1992-05-14 Bosch Gmbh Robert Elektrisches geraet, insbesondere schalt- und steuergeraet fuer kraftfahrzeuge, und verfahren zur herstellung
EP0586841A1 (de) * 1992-07-30 1994-03-16 Reichle + De-Massari AG Elektro-Ingenieure Printplatte und Montagemodul für einen Anschluss abgeschirmter Leiter und Verteilersysteme im Schwachstrom-Anlagebau
JP2734318B2 (ja) * 1992-10-09 1998-03-30 太陽誘電株式会社 混成集積回路装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH691277A5 (de) * 2000-02-29 2001-06-15 Ascom Ag Verfahren zur Herstellung von Leiterplatten sowie Leiterplatte.
WO2003049513A1 (en) * 2001-12-06 2003-06-12 Marconi Communications Gmbh Electric circuit module and method for its assembly
DE102005048702A1 (de) * 2005-10-11 2007-04-19 Siemens Ag Elektrische Anordnung zweier elektrisch leitender Fügepartner und Verfahren zum Befestigen einer Platte auf einer Grundplatte
DE102005048702B4 (de) * 2005-10-11 2014-02-20 Continental Automotive Gmbh Elektrische Anordnung zweier elektrisch leitender Fügepartner und Verfahren zum Befestigen einer Platte auf einer Grundplatte

Also Published As

Publication number Publication date
FR2733656B1 (fr) 1999-06-25
ITMI960594A0 (de) 1996-03-26
ITMI960594A1 (it) 1997-09-26
FR2733656A1 (fr) 1996-10-31
IT1283702B1 (it) 1998-04-30

Similar Documents

Publication Publication Date Title
EP0140126A1 (de) Verfahren zur Mikropackherstellung
DE19600928A1 (de) Vorrichtung zur Handhabung von Leiterplatten und deren Herstellung
DE3020196A1 (de) Mehrebenen-leiterplatte und verfahren zu deren herstellung
DE10243637B4 (de) Leiterplatte mit mindestens einem starren und mindestens einem flexiblen Bereich sowie Verfahren zur Herstellung von starr-flexiblen Leiterplatten
DE3240754C2 (de)
DE2640613C2 (de) Verfahren und Vorrichtung zum Kontaktieren von Schaltungsbausteinen in eine Schichtschaltung
DE19511486A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung
DE19642488A1 (de) Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
EP0396641B1 (de) Beschleunigungsfeste verpackung für integrierte schaltungen und verfahren zu ihrer herstellung
DE19852832A1 (de) Verfahren zur Herstellung eines Metall-Kunststoff-Laminats
DE3027336C2 (de)
DE20221189U1 (de) Leiterplatte mit mindestens einem starren Bereich und mindestens einem flexiblen Bereich
DE1934238B2 (de) Netzwerk mit elektrischen bauteilen und verfahren zu seiner herstellung
DE2249209B2 (de) Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente
WO1997008925A1 (de) Verfahren zur herstellung einer verbindung zwischen zumindest zwei elektrischen leitern, von denen einer auf einem trägersubstrat angeordnet ist
DE2546443C3 (de) Zusammengesetzte Mikroschaltung und Verfahren zu ihrer Herstellung
DE10248112B4 (de) Verfahren zur Herstellung von gedruckten elektrischen Schaltungen
EP1335452A2 (de) Verfahren zur elektrischen Kontaktierung zweier Metallstrukturen
DE19609134A1 (de) Verfahren zur Herstellung eines Datenträgers mit einem elektronischen Modul
DE3035717C2 (de) Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen
DE4030532A1 (de) In hybridtechnik aufgebaute mehrlagenschaltung und verfahren zu deren herstellung
DE10254927A1 (de) Verfahren zur Herstellung von leitfähigen Strukturen auf einem Träger
DE10330754B4 (de) Verfahren zur Herstellung einer elektrischen Schaltung
DE3515549A1 (de) Verfahren zur herstellung von leiterplatten
DE3539318A1 (de) Verfahren zur herstellung von elektrischen festwiderstaenden sowie nach dem verfahren hergestellter festwiderstand

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection