JP2734318B2 - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JP2734318B2 JP2734318B2 JP4298015A JP29801592A JP2734318B2 JP 2734318 B2 JP2734318 B2 JP 2734318B2 JP 4298015 A JP4298015 A JP 4298015A JP 29801592 A JP29801592 A JP 29801592A JP 2734318 B2 JP2734318 B2 JP 2734318B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit
- metal plate
- board
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、回路基板上に電子部品
を搭載すると共に、その片面に放熱板、シールド板或は
保護板等の金属板を取り付け、それら電子部品と金属板
とを回路基板に半田付けして混成集積回路装置を製造す
る方法に関する。
を搭載すると共に、その片面に放熱板、シールド板或は
保護板等の金属板を取り付け、それら電子部品と金属板
とを回路基板に半田付けして混成集積回路装置を製造す
る方法に関する。
【０００２】
【従来の技術】例えば、放熱量の多い半導体部品を搭載
した混成集積回路基板は、発熱によって回路機能に支障
を来す恐れを軽減する為に、前記半導体部品の外装体を
金属板に接触させて、放熱し易くしている。例えば、パ
ワ−トランジスタ等発熱量の多い半導体部品は、その半
導体部品の外装に放熱効果を助ける金属板が接合され
る。また、こうした金属板は、回路基板のシールドや保
護の目的でも取り付けられる。
した混成集積回路基板は、発熱によって回路機能に支障
を来す恐れを軽減する為に、前記半導体部品の外装体を
金属板に接触させて、放熱し易くしている。例えば、パ
ワ−トランジスタ等発熱量の多い半導体部品は、その半
導体部品の外装に放熱効果を助ける金属板が接合され
る。また、こうした金属板は、回路基板のシールドや保
護の目的でも取り付けられる。
【０００３】これらの発熱し易い半導体部品を搭載した
混成集積回路基板は、例えば図２及び図３に示すような
ものである。すなわち、図３に示された混成集積回路基
板には、発熱量の多いパワ−トランジスタ等の半導体部
品２、２…が２個用いられ、これらの半導体部品２、２
…が搭載される回路基板１としては、例えばアルミナ基
板やガラスエポキシ樹脂基板等が用いられ、その前記半
導体部品２、２…の搭載位置に予め貫通孔３、３が形成
されている。また、回路基板１の一方の主面には導電体
パターン等により回路配線１０が形成され、他方の主面
には一面に導体膜５（図２参照）が形成されている。
混成集積回路基板は、例えば図２及び図３に示すような
ものである。すなわち、図３に示された混成集積回路基
板には、発熱量の多いパワ−トランジスタ等の半導体部
品２、２…が２個用いられ、これらの半導体部品２、２
…が搭載される回路基板１としては、例えばアルミナ基
板やガラスエポキシ樹脂基板等が用いられ、その前記半
導体部品２、２…の搭載位置に予め貫通孔３、３が形成
されている。また、回路基板１の一方の主面には導電体
パターン等により回路配線１０が形成され、他方の主面
には一面に導体膜５（図２参照）が形成されている。
【０００４】前記半導体部品２、２…は、前記回路基板
１の貫通孔３、３に収納されており、他の電子部品４、
４…は、回路基板１の一方の主面に搭載されている。放
熱板である金属板７は、前記基板とほぼ同一幅寸法の略
矩形状のもので、長さは基板より少し長めに形成されて
いる。この金属板７の両側面には、各々鈎形の突部８と
平板上の長い突部９とが上向きに突設されている。この
ような金属板７が前記回路基板１の下面の一面に形成さ
れた導体膜５と重ねて半田付けされると共に、貫通孔
３、３に収納された半導体部品２、２の外装体が金属板
７に接合される。金属板の突部８、９は、各々回路基板
１の両側に配置され、回路基板１の上面側に突出させて
ある。
１の貫通孔３、３に収納されており、他の電子部品４、
４…は、回路基板１の一方の主面に搭載されている。放
熱板である金属板７は、前記基板とほぼ同一幅寸法の略
矩形状のもので、長さは基板より少し長めに形成されて
いる。この金属板７の両側面には、各々鈎形の突部８と
平板上の長い突部９とが上向きに突設されている。この
ような金属板７が前記回路基板１の下面の一面に形成さ
れた導体膜５と重ねて半田付けされると共に、貫通孔
３、３に収納された半導体部品２、２の外装体が金属板
７に接合される。金属板の突部８、９は、各々回路基板
１の両側に配置され、回路基板１の上面側に突出させて
ある。
【０００５】このような混成集積回路を製造する従来の
一般的な工程のフローシートを、図６に示す。すなわ
ち、切断線を介して回路基板が縦横に配列された集合基
板を製作する。この集合基板として一体となった複数の
回路基板上に形成され、予めクリーム半田が印刷された
電極上に、チップ抵抗やチップコンデンサー等の一般の
回路部品が搭載される。その後、搭載された回路部品が
半田リフロー処理により回路基板に半田付けされる。そ
の後、切断線で個々の回路基板が分割される。回路基板
の回路部品が搭載されたのと反対側の面に金属膜が形成
されているが、この面に、予めペースト半田が塗布され
金属板が張り合わせられる。また、回路基板に半導体部
品が搭載され、半田リフロー処理により金属板が回路基
板に半田付けされると共に、半導体部品が回路基板と金
属板とに半田付けされる。
一般的な工程のフローシートを、図６に示す。すなわ
ち、切断線を介して回路基板が縦横に配列された集合基
板を製作する。この集合基板として一体となった複数の
回路基板上に形成され、予めクリーム半田が印刷された
電極上に、チップ抵抗やチップコンデンサー等の一般の
回路部品が搭載される。その後、搭載された回路部品が
半田リフロー処理により回路基板に半田付けされる。そ
の後、切断線で個々の回路基板が分割される。回路基板
の回路部品が搭載されたのと反対側の面に金属膜が形成
されているが、この面に、予めペースト半田が塗布され
金属板が張り合わせられる。また、回路基板に半導体部
品が搭載され、半田リフロー処理により金属板が回路基
板に半田付けされると共に、半導体部品が回路基板と金
属板とに半田付けされる。
【０００６】
【発明が解決しようとする課題】前記の混成集積回路の
製造方法において、集合基板の回路基板に回路部品を搭
載した後、集合基板を個々の回路基板に分割してしまう
のは、集合基板の状態で、図３に示す金属板７を貼り合
わせようとすると、その突部８、９が隣接する回路基板
１に当たってしまうため、金属板７を回路基板１に貼り
合わせることが出来ないためである。そのため、必然的
に回路基板１を個々に分離した後、その下面に金属板を
取り付けなければならない。
製造方法において、集合基板の回路基板に回路部品を搭
載した後、集合基板を個々の回路基板に分割してしまう
のは、集合基板の状態で、図３に示す金属板７を貼り合
わせようとすると、その突部８、９が隣接する回路基板
１に当たってしまうため、金属板７を回路基板１に貼り
合わせることが出来ないためである。そのため、必然的
に回路基板１を個々に分離した後、その下面に金属板を
取り付けなければならない。
【０００７】しかしながら、このようにな工程を採る場
合、回路部品の半田リフロー処理と金属板の半田リフロ
ー処理とを別に行なわなければならない。また、個々の
回路基板毎に金属板を貼り合わせて半田付けするため、
手数がかかってしまうという課題があった。本発明の目
的は、前記従来の混成集積回路装置の製造方法の課題に
鑑み、集合基板の状態のまま回路基板に電子部品と半導
体部品とを搭載し、なおかつ金属板を貼り合わせて、こ
れらを同時に半田リフロー処理処理することにより、製
造工数を大幅に削減し得る混成集積回路基板の製造方法
を提供する事にある。
合、回路部品の半田リフロー処理と金属板の半田リフロ
ー処理とを別に行なわなければならない。また、個々の
回路基板毎に金属板を貼り合わせて半田付けするため、
手数がかかってしまうという課題があった。本発明の目
的は、前記従来の混成集積回路装置の製造方法の課題に
鑑み、集合基板の状態のまま回路基板に電子部品と半導
体部品とを搭載し、なおかつ金属板を貼り合わせて、こ
れらを同時に半田リフロー処理処理することにより、製
造工数を大幅に削減し得る混成集積回路基板の製造方法
を提供する事にある。
【０００８】
【課題を解消する為の手段】すなわち本発明では、前記
目的を達成するため、絶縁基板上に回路配線が形成され
た回路基板１を製作する工程と、該回路基板１上に回路
部品４を搭載する工程と、該回路部品４を半田リフロー
処理により回路基板１に半田付けする工程と、回路基板
１の回路部品４が搭載されたのと反対側の面に、板面上
に突部８、９を有する金属板７を取り付ける工程と、該
金属板７を半田リフロー処理により回路基板１に半田付
けする工程とを有する混成集積回路装置の製造方法にお
いて、切断線１４を介して回路基板１が縦横に配列さ
れ、各回路基板１の前記金属板７の突部８、９に対応す
る部分に貫通部１２、６を有する集合基板１５を製作
し、該集合基板１５として一体となった複数の回路基板
１上に各々回路部品４を搭載すると共に、突部８、９を
前記貫通部１２、６に挿入して、回路基板１の反対側の
面に各々金属板７を取り付けた後、回路部品４と金属板
７とを半田リフロー処理により回路基板１に同時に半田
付けすることを特徴とする混成集積回路装置の製造方法
を提供する。
目的を達成するため、絶縁基板上に回路配線が形成され
た回路基板１を製作する工程と、該回路基板１上に回路
部品４を搭載する工程と、該回路部品４を半田リフロー
処理により回路基板１に半田付けする工程と、回路基板
１の回路部品４が搭載されたのと反対側の面に、板面上
に突部８、９を有する金属板７を取り付ける工程と、該
金属板７を半田リフロー処理により回路基板１に半田付
けする工程とを有する混成集積回路装置の製造方法にお
いて、切断線１４を介して回路基板１が縦横に配列さ
れ、各回路基板１の前記金属板７の突部８、９に対応す
る部分に貫通部１２、６を有する集合基板１５を製作
し、該集合基板１５として一体となった複数の回路基板
１上に各々回路部品４を搭載すると共に、突部８、９を
前記貫通部１２、６に挿入して、回路基板１の反対側の
面に各々金属板７を取り付けた後、回路部品４と金属板
７とを半田リフロー処理により回路基板１に同時に半田
付けすることを特徴とする混成集積回路装置の製造方法
を提供する。
【０００９】
【作用】本発明による混成集積回路基板の製造方法で
は、金属板７の突部８、９に対応する部分に貫通部１
２、６を有する集合基板１５を用い、この集合基板１５
の貫通部１２、６に突部８、９を挿入することで、集合
基板１５の状態で各々の回路基板１の反対側の面に金属
板７を取り付けることができるようにしたので、金属板
７を取り付ける前に予め集合基板１５を個々の回路基板
１に分離する必要が無くなる。そのため、集合基板１５
の状態のまま、回路基板１に回路部品４、金属板７を取
り付けて、これらを同時に半田リフロー処理処理するこ
とが可能となる。
は、金属板７の突部８、９に対応する部分に貫通部１
２、６を有する集合基板１５を用い、この集合基板１５
の貫通部１２、６に突部８、９を挿入することで、集合
基板１５の状態で各々の回路基板１の反対側の面に金属
板７を取り付けることができるようにしたので、金属板
７を取り付ける前に予め集合基板１５を個々の回路基板
１に分離する必要が無くなる。そのため、集合基板１５
の状態のまま、回路基板１に回路部品４、金属板７を取
り付けて、これらを同時に半田リフロー処理処理するこ
とが可能となる。
【００１０】
【実 施 例】次に、図面を参照しながら、本発明の実
施例について具体的に説明する。本発明の方法により製
造される混成集積回路基板は、例えば、既に説明した図
２及び図３の混成集積回路基板と同様である。
施例について具体的に説明する。本発明の方法により製
造される混成集積回路基板は、例えば、既に説明した図
２及び図３の混成集積回路基板と同様である。
【００１１】本発明の実施例により、このような混成集
積回路を製造するに当り、前記回路基板１は、まず図１
に示すような集合基板１５として製作される。すなわ
ち、この集合基板１５では、複数の回路基板１が切断線
１４を介して縦横に一体化されていると共に、周辺部に
はやはり切断線１４を介して耳部１１が設けられてい
る。各回路基板１の両側辺において隣接する他の回路基
板１または耳部１１との間には、前記金属板７の突部
８、９に対応する貫通部６、１２が設けられている。金
属板７の短い鈎形の突部８に対応する貫通部は、回路基
板１の一辺側に切断線を介して配置された切除代部１３
との間に矩形に形成され貫通孔からなっている。一方、
金属板７の平板状の長い突部９に対応する貫通部１２
は、回路基板１の他方の辺に沿って細長く形成されたス
リット状のものである。
積回路を製造するに当り、前記回路基板１は、まず図１
に示すような集合基板１５として製作される。すなわ
ち、この集合基板１５では、複数の回路基板１が切断線
１４を介して縦横に一体化されていると共に、周辺部に
はやはり切断線１４を介して耳部１１が設けられてい
る。各回路基板１の両側辺において隣接する他の回路基
板１または耳部１１との間には、前記金属板７の突部
８、９に対応する貫通部６、１２が設けられている。金
属板７の短い鈎形の突部８に対応する貫通部は、回路基
板１の一辺側に切断線を介して配置された切除代部１３
との間に矩形に形成され貫通孔からなっている。一方、
金属板７の平板状の長い突部９に対応する貫通部１２
は、回路基板１の他方の辺に沿って細長く形成されたス
リット状のものである。
【００１２】本発明の実施例により混成集積回路基板を
製造する工程のフローシートを図５に示す。まず、回路
基板１の前記回路パターン１０の一部である所定の電極
上にクリーム半田が印刷された後、チップ抵抗やチップ
コンデンサーやその他の半導体部品等の一般の電子部品
４が同電極上に搭載される。こうして各回路基板１に一
般の回路部品４が搭載されたのが図１に示された状態で
ある。また、集合基板１５を構成する回路基板１の下面
に、予めクリーム半田が塗布された金属板７が当てられ
る。この時、金属板７の突部８、９は、各々集合基板１
５の貫通部６、１２に挿入され、集合基板１５の上に突
出される。その後、各回路基板１の貫通孔３に放熱を要
する半導体部品２が挿入され、その下面が金属板７に当
てられる。その後、集合基板１５の状態のまま回路基板
１がリフロー炉へ送られ、半田リフロー処理される。こ
れにより、一般の回路部品４、半導体部品２及び金属板
７が同時に回路基板１に半田付けされる。その後、集合
基板１５を切断線１４で分割することにより、個々の回
路基板１が分割され、既に説明した図２及び図３に示す
混成集積回路が完成する。
製造する工程のフローシートを図５に示す。まず、回路
基板１の前記回路パターン１０の一部である所定の電極
上にクリーム半田が印刷された後、チップ抵抗やチップ
コンデンサーやその他の半導体部品等の一般の電子部品
４が同電極上に搭載される。こうして各回路基板１に一
般の回路部品４が搭載されたのが図１に示された状態で
ある。また、集合基板１５を構成する回路基板１の下面
に、予めクリーム半田が塗布された金属板７が当てられ
る。この時、金属板７の突部８、９は、各々集合基板１
５の貫通部６、１２に挿入され、集合基板１５の上に突
出される。その後、各回路基板１の貫通孔３に放熱を要
する半導体部品２が挿入され、その下面が金属板７に当
てられる。その後、集合基板１５の状態のまま回路基板
１がリフロー炉へ送られ、半田リフロー処理される。こ
れにより、一般の回路部品４、半導体部品２及び金属板
７が同時に回路基板１に半田付けされる。その後、集合
基板１５を切断線１４で分割することにより、個々の回
路基板１が分割され、既に説明した図２及び図３に示す
混成集積回路が完成する。
【００１３】図４は、集合基板１５の他の例を示すもの
で、ここでは、各回路基板１の間に前記のような切除代
部１３を設けず、細長い貫通部１２と、隣接する回路基
板１に形成された凹状の貫通部６とを連ねて形成してい
る。その他の点は、前記図１に示したものと同様であ
る。なお、前記実施例では、回路基板１に放熱板である
金属板７を取り付ける場合の混成集積回路の製造方法に
ついて説明したが、金属板７がシールド板や保護ケース
の部品等であっても、同様にして本発明を適用すること
ができる。
で、ここでは、各回路基板１の間に前記のような切除代
部１３を設けず、細長い貫通部１２と、隣接する回路基
板１に形成された凹状の貫通部６とを連ねて形成してい
る。その他の点は、前記図１に示したものと同様であ
る。なお、前記実施例では、回路基板１に放熱板である
金属板７を取り付ける場合の混成集積回路の製造方法に
ついて説明したが、金属板７がシールド板や保護ケース
の部品等であっても、同様にして本発明を適用すること
ができる。
【００１４】
【発明の効果】以上説明した通り、本発明によれば、集
合基板の状態のまま回路基板に電子部品を搭載し、かつ
金属板を貼り合わせて、これらを同時に半田リフロー処
理することが可能となる。このため、半田リフロー処理
が１回で済むと共に、金属板の取り付けを集合基板とし
て複数の回路基板が一体化された状態で行えるため、混
成集積回路の製造工数の大幅な削減が可能となる。
合基板の状態のまま回路基板に電子部品を搭載し、かつ
金属板を貼り合わせて、これらを同時に半田リフロー処
理することが可能となる。このため、半田リフロー処理
が１回で済むと共に、金属板の取り付けを集合基板とし
て複数の回路基板が一体化された状態で行えるため、混
成集積回路の製造工数の大幅な削減が可能となる。
【図１】本発明の実施例を示す集合基板と金属板との分
解斜視図である。
解斜視図である。
【図２】同実施例を示す完成した混成集積回路基板の縦
断正面図である。
断正面図である。
【図３】完成した混成集積回路基板の斜視図である。
【図４】本発明の実施例を示す集合基板と金属板との分
解斜視図である。
解斜視図である。
【図５】本発明の実施例を示す混成集積回路の製造方法
のフローシートである。
のフローシートである。
【図６】従来例を示す混成集積回路の製造方法のフロー
シートである。
シートである。
１ 回路基板 ２ 半導体部品 ３ 貫通孔 ４ 一般の電子部品 ６ 集合基板の貫通部 ７ 金属板 ８ 金属板の突部 ９ 金属板の突部 １１ 耳部 １２ 集合基板の貫通部
Claims (1)
- 【請求項１】 絶縁基板上に回路配線が形成された回路
基板（１）を製作する工程と、該回路基板（１）上に回
路部品（４）を搭載する工程と、該回路部品（４）を半
田リフロー処理により回路基板（１）に半田付けする工
程と、回路基板（１）の回路部品（４）が搭載されたの
と反対側の面に、板面上に突部（８）、（９）を有する
金属板（７）を取り付ける工程と、該金属板（７）を半
田リフロー処理により回路基板（１）に半田付けする工
程とを有する混成集積回路装置の製造方法において、切
断線（１４）を介して回路基板（１）が縦横に配列さ
れ、各回路基板（１）の前記金属板（７）の突部
（８）、（９）に対応する部分に貫通部（１２）、
（６）を有する集合基板（１５）を製作し、該集合基板
（１５）として一体となった複数の回路基板（１）上に
各々回路部品（４）を搭載すると共に、突部（８）、
（９）を前記貫通部（１２）、（６）に挿入して、回路
基板（１）の反対側の面に各々金属板（７）を取り付け
た後、回路部品（４）と金属板（７）とを半田リフロー
処理により回路基板（１）に同時に半田付けすることを
特徴とする混成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4298015A JP2734318B2 (ja) | 1992-10-09 | 1992-10-09 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4298015A JP2734318B2 (ja) | 1992-10-09 | 1992-10-09 | 混成集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06125173A JPH06125173A (ja) | 1994-05-06 |
| JP2734318B2 true JP2734318B2 (ja) | 1998-03-30 |
Family
ID=17854021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4298015A Expired - Lifetime JP2734318B2 (ja) | 1992-10-09 | 1992-10-09 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734318B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19511486A1 (de) * | 1995-03-29 | 1996-10-02 | Bosch Gmbh Robert | Verfahren zur Herstellung einer Leiterplattenanordnung |
| FR2772516B1 (fr) * | 1997-12-12 | 2003-07-04 | Ela Medical Sa | Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation |
| JP3438683B2 (ja) | 1999-11-30 | 2003-08-18 | 株式会社村田製作所 | 非可逆回路素子、通信装置および非可逆回路素子の製造方法 |
| KR20090079595A (ko) * | 2008-01-18 | 2009-07-22 | 주식회사 케이엠더블유 | 인쇄 회로 기판의 장착 방법 |
| CN111447755B (zh) * | 2020-04-15 | 2022-11-01 | 重庆宗申电子科技有限公司 | 一种控制器的制造装配方法 |
-
1992
- 1992-10-09 JP JP4298015A patent/JP2734318B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06125173A (ja) | 1994-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0779053A (ja) | 電気装置 | |
| JP3228841B2 (ja) | シールド装置 | |
| JP2734318B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2863981B2 (ja) | ラグ端子およびその取り付け方法 | |
| JP3104749B2 (ja) | 回路装置及びその製造方法 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JP2872715B2 (ja) | 半田ディップマスク | |
| JPH05327249A (ja) | 電子回路モジュール及びその製造方法 | |
| JP2905299B2 (ja) | 放熱構造および放熱板の実装方法 | |
| JPH08774Y2 (ja) | 放熱板付混成集積回路基板 | |
| JP3872600B2 (ja) | 電子回路ユニットの取付方法 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPS6142880B2 (ja) | ||
| JPH0231794Y2 (ja) | ||
| JPH0536302Y2 (ja) | ||
| JP2828752B2 (ja) | 混成集積回路装置 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPH03283484A (ja) | 大電流回路基板 | |
| JP3009176U (ja) | プリント回路基板 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JP2001210984A (ja) | 部品の放熱構造 | |
| JPS60143618A (ja) | 電子部品 | |
| JPH0615269U (ja) | 混成集積回路装置用リードアレイ | |
| JPH0728120B2 (ja) | 電子部品搭載用基板の電極構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971118 |