DE3240754C2 - - Google Patents
Info
- Publication number
- DE3240754C2 DE3240754C2 DE19823240754 DE3240754A DE3240754C2 DE 3240754 C2 DE3240754 C2 DE 3240754C2 DE 19823240754 DE19823240754 DE 19823240754 DE 3240754 A DE3240754 A DE 3240754A DE 3240754 C2 DE3240754 C2 DE 3240754C2
- Authority
- DE
- Germany
- Prior art keywords
- laminates
- individual laminates
- metal
- printed circuit
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1025—Metallic discs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/101—Using electrical induction, e.g. for heating during soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Her
stellung von Mehrlagenleiterplatten bei dem
bei der Mehrschichtenbildung die
Lagegenauigkeit zwischen den Schichten nicht beein
trächtigt wird.
Die herkömmlichen Verfahren zur Herstellung einer ge
druckten Schaltung aus mehreren Schichten umfassen fol
gende zwei Varianten: Bei einem Verfahren werden die
Einzellaminate mittels Preßplatten und Führungsstiften
lagegenau angeordnet, worauf aus der gebildeten Zusam
menstellung ein Mehrschichtenlaminat gebildet wird,
während bei dem anderen Verfahren aus aufeinander ge
stapelten Einzellaminaten von gedruckten Schaltungen
ein Mehrschichtenlaminat gebildet wird, worauf die ge
schichtete Schaltung mit Bohrungen versehen wird, um
Führungsmarkierungen freizulegen. Dies ist z. B. in der
JP-OS 56-1 30 997 beschrieben.
Nachstehend sind die beiden Verfahren anhand der bei
gefügten Zeichnung näher erläutert. Darin zeigen Fig. 1
(1) und 1 (2) sowie Fig. 2 (1) bis 2 (5) Darstellun
gen, die die Stufen der bekannten Verfahren erläutern,
und Fig. 3 (1) bis 3 (4) sowie Fig. 4 Darstellungen,
die die Stufen der erfindungsgemäßen Verfahren erläu
tern.
Bei dem Verfahren, bei dem Preßplatten und Führungs
stifte verwendet werden, wie es beispielsweise in Fig. 1
(1) dargestellt ist, sind zwei einseitig metallplat
tierte Einzellaminate 1 als Oberflächenschichten und
zwei innere Einzellaminate, wie die beidseitig mit
Leiterstrukturen versehenen Einzellaminate 2 oder der
gleichen vorgesehen, wobei ein Prepreg oder Prepregs 3
zwischen jeweils zwei benachbarten Einzellaminaten an
geordnet werden. Es werden Führungsstifte 4 in Bohrun
gen zur Lagegenauigkeit in allen Einzellaminaten einge
setzt. Die erhaltene Zusammenstellung wird zwischen den
Preßplatten 5 eingesetzt und dann unter Erwärmung zu
sammengepreßt, um eine Mehrlagenleiterplatte zu bil
den, wie in Fig. 1 (2) dargestellt (dieses Verfahren
wird nachstehend als Stiftverfahren bezeichnet). Nach
dem Stiftverfahren ist ein Satz von Führungsstiften und
ein Satz von Preßplatten 5 für jede Größe von gedruck
ten Schaltungen erforderlich, wobei ein Satz von Preß
platten 5 lediglich 1 bis 6 Sätze von Zusammenstellun
gen von Laminaten mit 1 bis 6 Lagen bilden kann, wobei
die obere Grenze der Größe der Spannvorrichtung
500×600 mm beträgt. Die Produktivität eines derartigen Verfahrens
ist daher niedrig. Darüber hinaus besteht aufgrund
jüngerer Entwicklungen die Tendenz
Mehrlagenleiterplatten mit höherer Dichte
zu verwenden, wobei innere Einzellamina
te mit einer Dicke von lediglich 0,1 oder 0,2 mm vorgesehen
werden. Damit werden, wenn diese nach dem Stiftver
fahren einer Mehrschichtbildung unterworfen werden, die
Bohrungen der inneren Einzellaminate durch das Fließen
des Kunstharzes und den Preßdruck deformiert, wodurch
eine Lageänderung der Schichten hervorgerufen wird.
Bei dem letzteren Verfahren wird ein Einzellaminat 8
mit einer aufgedruckten Leiterstruktur auf beiden Sei
ten sowie Führungsmarkierungen 7 in Sandwich-Anordnung
mit Prepregs 3 zwischen zwei Metallfolien 9 angeordnet,
wie in Fig. 2 (1) dargestellt, wobei die Zusammenstel
lung unter Erwärmen verpreßt wird und die Metallfolien
sowie die Prepregs an den Stellen der Führungsmarkie
rungen 7 durchbohrt werden, um die Führungsmarkierungen
freizulegen, wodurch eine Viermetallschicht-Leiterplat
te 10 hervorgebracht wird, wie in Fig. 2 (2) darge
stellt. Die Mehrlagenleiterplatten mit vier oder weni
ger Schaltungslagen können nach diesem Verfahren mit
einer höheren Produktivität als nach dem Stiftverfah
ren hergestellt werden, und zwar ohne Beschränkung der
Größe der zu pressenden Einzellaminate. Um jedoch eine
Leiterplatte mit fünf oder mehr Schaltungslagen herzu
stellen, werden die Metallfolien der vorstehenden Vier
metall-Lagenplatte 10 geätzt, um das gleiche Muster auf
grund der Führungsmarkierungen 7 zu bilden, wodurch
eine Vierlagenleiterplatte 11 (Fig. 2 (3)) erhalten
wird, die auf beiden Seiten über ein Prepreg oder
Prepregs 3 mit zwei Kupferfolien 8 versehen wird (Fig. 2
(4)), wonach die gebildete Zusammenstellung unter Er
wärmen erneut verpreßt und anschließend an den Stellen
der Führungsmarkierungen 12 gebohrt wird, um die Füh
rungsmarkierungen freizulegen, wodurch eine Mehrlagen
leiterplatte 13 mit sechs Metallagen erhalten wird
(Fig. 2 (5)). Nach diesem Verfahren zur Herstellung
einer Mehrlagenleiterplatte mit fünf oder mehr Metall
schichten muß also mindestens zweimal gepreßt werden,
so daß entsprechend mehr Schritte ausgeführt werden
müssen, was die Produktivität herabsetzt.
Aus der DE-OS 29 17 472 ist ein Verfahren zur Herstel
lung einer Mehrlagenleiterplatte bekannt, bei dem eine
möglichst weit in der Mitte liegende Lage statt der
Bezugslöcher mit Fadenkreuzen oder anderen zur opti
schen Bestimmung eines Punktes dieser Lage geeigneten
Markierungen versehen wird. Durch das Fadenkreuz kön
en die über oder die unter die Innenlage zu schichten
den weiteren Lagen ausgerichtet werden. Die durch die
fluchtenden Bezugslöcher gebildeten Löcher enden also
jeweils an der betreffenden optischen Markierung, dem
Fadenkreuz und bilden nicht wie bei den bekannten Be
zugslöchern ein Durchgangsloch. Ein Verstiften ist bei
dieser bekannten Mehrlagenleiterplatte ebenfalls nicht
erforderlich.
Die beim Erwärmen auftretende Schrumpfung der Mehrla
genleiterplatte wird durch Vermessen der Fadenkreuze
ermittelt und als Bezugsgröße an einen Bohrautomaten
weitergeleitet.
Auch bei einer nach diesem Verfahren hergestellten
Mehrlagenleiterplatte besteht das Problem, daß nach dem
Hinzufügen einer weiteren Lage zu einer bereits ferti
gen Mehrlagenleiterplatte diese erneut warm verpreßt
werden muß.
Aus der DE-OS 16 40 934 ist eine Mehrlagenleiterplatte
aus mehreren in einer mit Führungsstiften versehenen
Form verpreßten Lagen aus ein- oder beidseitig metall
kaschierten Isolierstoffschichten bekannt, bei der Zen
trierstifte aus Isoliermaterial als verlorene Kernteile
der Preßform vorgesehen sind.
Auch hierbei ist die Verwendung von Stiften zur Zen
trierung unerläßlich. Diese Stifte wiederum benötigen
die entsprechenden Bohrungen. Da die Durchmesser der
Bohrungen von den zu verwendenden Stiften abhängen,
welche wiederum in Abhängigkeit von der Größe der her
zustellenden Mehrlagenleiterplatte stehen, ist es so
nicht möglich, unterschiedlich große Mehrlagenleiter
platten kontinuierlich herzustellen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde,
ein einfaches Herstellungsverfahren für 5- oder mehr
lagige Mehrlagenleiterplatten bereitzustellen, das sich
durch einen geringen Versatz und ein einmaliges Pressen
ohne Verwendung von Preßplatten und Führungsstiften aus
zeichnet.
Dabei hat sich herausgestellt, daß eine Mehrlagenlei
terplatte mit großer Lagegenauigkeit nach dem Verfah
ren gemäß Patentanspruch 1 erhalten werden kann.
Die erfindungsgemäß zum Schweißen der Einzellaminate
verwendeten Schweißmetalle dürfen nicht schmelzen, wenn
die Zusammenstellung auf die Preßtemperatur nach dem
Schweißen erwärmt wird und weisen vorzugsweise einen
Schmelzpunkt auf, der etwas höher als die Preßtempera
tur liegt, da die Menge der angewandten Schweißwärme so
klein wie möglich sein muß, um ihre Wirkung auf die
Leiterplatte auf ein Minimum herabzusetzen. Lot ist als
Beispiel eines Schweißmetalls zu nennen, das diese An
forderungen erfüllt.
An den Stellen der Einzellaminate, an denen geschweißt
wird, ist eine aufplattierte Metallfolie vorgesehen,
die eine hohe Wärmeleitfähigkeit besitzt, so daß ein
Großteil der Wärme während des Schweißens verlorengeht,
wodurch die Schweißleistung vermindert wird. Die Me
tallfolie ist daher an den Stellen, an denen geschweißt
wird, vorzugsweise gegenüber der Metallfolie der ge
druckten Schaltung isoliert, um diesen Wärmeverlust zu
verhindern. Das heißt, das Metall soll an den Stellen,
an denen geschweißt wird, in Form sogenannter Inseln
vorliegen.
Das Schweißmetall, das erfindungsgemäß verwendet werden
kann, kann in Form einer Stange, eines Pellets, einer
Paste oder dergleichen vorliegen.
Folgende Schweißverfahren sind anwendbar: (i) Ein ge
schmolzenes Schweißmetall wird zwischen die Einzellami
nate an den Stellen, an denen geschweißt werden soll,
gegossen; (ii) ein Schweißmetall wird zwischen den Ein
zellaminaten angeordnet und mit einem Lötkolben er
hitzt, und (iii) ein Schweißmetall wird zwischen den
Einzellaminaten an den Stellen, an denen geschweißt wer
den soll, angeordnet und dann einer Hochfrequenzinduk
tionserwärmung unterworfen. Von diesen Verfahren wird
die Hochfrequenzinduktionserwärmung vorgezogen, wobei
sich folgende Bedingungen dafür als geeignet erweisen:
Spannung 2 bis 8 KV, Stromstärke 0,2 bis 5 A, Frequenz
1 bis 400 KHz und Zeitraum 2 bis 10 Sekunden. Nach die
sem Erwärmungsverfahren ist das Schweißen innerhalb
kurzer Zeit beendet, ohne daß direkt Wärme an den iso
lierenden Abschnitt der Einzellaminate oder die
Prepregs angewendet wird, da nur das Metall schnell
durch die elektromagnetische Induktion erwärmt wird.
Nach der Erfindung sind weder Führungsstifte noch Preß
platten erforderlich, wobei eine Presse mit größeren
Abmessungen als nach dem bekannten Verfahren (z.B.
1000×1200 nm) verwendet und eine größere Anzahl von
Mehrlagenleiterplatten mit einem einzigen Preßvorgang
hergestellt werden kann, so daß die Mehrlagenleiter
platten mit geringen Kosten produziert werden können.
Die Erfindung wird anhand der Fig. 3 und 4 sowie den
nachstehenden Beispielen näher erläutert, nach denen
Leiterplatten mit sechs Schichten erfindungsgemäß her
gestellt werden.
Wie in Fig. 3 (1) dargestellt, werden glasfaserver
stärkte Epoxydharz-Prepregs 3 zwischen zwei glasfaser
verstärkten Epoxydharz-Laminaten 14 mit aufgedruckten
Leiterstrukturen auf beiden Seiten (0,4 mm Dicke,
1000×1000 mm Größe) angeordnet, wobei jeweils Bohrun
gen zur lagegenauen Anordnung zwischen den Einzellami
naten und Kupferfolienstücke an vorgegebenen Schweiß
stellen vorgesehen sind, wobei die Kupferfolienstücke
gegenüber der Kupferfolie der aufgedruckten Leiter
strukturen isoliert sind. Die Zusammenstellung wird auf
einer Einrichtung 16 zur Einstellung der genauen Lage
angeordnet, wobei geschmolzenes Schweißmetall 15 an den
zu verschweißenden Stellen der vorstehend erwähnten Ein
zellaminate aufgebracht wird, um die beiden Einzellami
nate zu verschweißen, wodurch eine Zusammenstellung 17
(Fig. 3 (2)) erhalten wird, in der zwei Einzellaminate
aufeinander befestigt sind und Lagengenauigkeit zwi
schen den Laminaten besteht. Diese zunächst ver
schweißte Zusammenstellung 17 wird von der Einrichtung
16 zur Einstellung der genauen Lage entfernt und in
Sandwich-Anordnung über Prepregs 3 zwischen zwei Kupfer
folien 9 angeordnet. Es werden zehn Zusammenstellungen,
die mit der Zusammenstellung 17 übereinstimmen, über
einander angeordnet und mit einer Platte aus rostfreiem
Stahl warm verpreßt, um zehn Sätze von Leiterplatten 18
mit sechs Lagen von 1000×1000 mm Größe (Fig. 3 (4))
zu erhalten.
Entsprechend Fig. 4 werden glasfaserverstärkte Epoxyd
harz-Prepregs 3 und Schweißmetallstücke 15 zwischen den
gleichen beiden glasfaserverstärkten Epoxydharz-Einzel
laminaten 14 mit gedruckten Schaltungen auf beiden Sei
ten (0,4 mm Dicke, 1000×1000 mm Größe) wie im Bei
spiel 1 eingesetzt. Die Zusammenstellung wird in der
Einrichtung 16 zur Einstellung der genauen Lage ange
ordnet. Es wird eine Hochfrequenzinduktionsspule 19
(Stromstärke 0,9 A, Spannung 5 KV, Frequenz 200 KHz)
den vorgegebenen Schweißstellen genähert, um die
Schweißmetallstücke 15 4,5 Sekunden durch Induktion zu
erwärmen, wodurch die beiden gedruckten Einzellaminate
verschweißt werden. Es wird dadurch eine Zusammenstel
lung erhalten, in der zwei gedruckte Einzellaminate
unter lagegenauer Anordnung der Laminate miteinander
verbunden werden. Es wurde anschließend so weiter vor
gegangen wie im Beispiel 1, um zehn Sätze von Leiter
platten mit sechs Lagen zu erhalten.
Aus zwei glasfaserverstärkten Epoxydharzlaminaten mit
aufgedruckten Leiterstrukturen auf beiden Seiten
(0,4 mm Dicke, 500×500 mm Größe) wurden drei Sätze
von Leiterplatten auf einmal nach dem vorstehend er
wähnten Stiftverfahren entsprechend den Fig. 1 (1)
und 1 (2) hergestellt.
Die Lagegenauigkeit der Leiterplatten mit sechs Schich
ten, die nach den Beispielen 1 und 2 sowie nach dem
Vergleichsbeispiel 1 hergestellt worden sind, ist in
Tabelle 1 wiedergegeben.
Aus glasfaserverstärkten Epoxydharz-Laminaten mit auf
gedruckten Leiterstrukturen auf beiden Seiten (0,1 mm
Dicke, 1000×1000 mm Größe) für die inneren Einzellami
nate werden zehn Sätze von Leiterplatten mit zehn Lagen
in der gleichen Weise wie im Beispiel 1 bzw. 2 durch
einen einzigen Preßvorgang hergestellt.
Aus glasfaserverstärkten Epoxydharz-Laminaten mit auf
gedruckten Leiterstrukturen auf beiden Seiten (0,1 mm
Dicke, 500×500 mm Größe) für die inneren Einzellami
nate werden drei Sätze von Leiterplatten mit zehn Lagen
in der gleichen Weise wie nach dem Vergleichsbeispiel 1
durch einen einzigen Preßvorgang hergestellt.
Es wurde die Lagegenauigkeit zwischen den Laminaten der
Leiterplatten der Beispiele 3 und 4 sowie des Ver
gleichsbeispiels 2 bestimmt. Die Ergebnisse sind in
Tabelle 2 wiedergegeben.
Wenn die Dicke der inneren Schaltungslaminate nicht
mehr als 0,2 mm beträgt, so ist die Lagegenauigkeit
zwischen den Einzellaminaten, also die Größe der Lage
änderung zwischen aufgedruckten Leiterstrukturen nach
dem erfindungsgemäßen Verfahren derjenigen des Stift
verfahrens überlegen, wie aus Tabelle 2 klar hervor
geht. Der Grund dafür besteht darin, daß bei dem Stift
verfahren die Führungsstiftbohrungen in den dünnen
Schaltungslaminaten, die auf den Führungsstiften an
geordnet sind, durch die Einwirkung von Wärme und Druck
sowie die das Fließen des Kunstharzes während des
Mehrschichtverpressens verformt werden, wodurch eine
große Lageänderung zwischen den Einzellaminaten mit den
aufgedruckten Leiterstrukturen erfolgt. Auf der anderen
Seite wird im wesentlichen keine Lageänderung bei dem
erfindungsgemäßen Verfahren bei der Schichtbildung
durch die Befestigung der Einzellaminate aneinander
hervorgerufen.
Wie vorstehend erwähnt, weisen die erfindungsgemäßen
Leiterplatten mit mehreren Lagen eine hervorragende
Lagegenauigkeit zwischen aufgedruckten Leiterstrukturen
auf.
Die verschweißten Stellen können manchmal nach dem
Mehrschichtpressen erfindungsgemäß entfernt werden, um
Leiterplatten mit mehreren Lagen zu erhalten, wobei
dieser Fall von dem Umfang der Erfindung mitumfaßt
werden soll.
Claims (6)
1. Verfahren zur Herstellung von Mehrlagenleiterplatten
durch
- - lagegenaues Anordnen von mehreren mit Leiterstruk turen und separaten metallischen Verbindungsflä chen versehenen Einzellaminaten und dazwischen an geordneten Prepregs auf einer Montageeinrichtung mit Positionierungsstiften,
- - Auftragen des Schweißmetalles auf die Verbindungs flächen,
- - punktuelles Verbinden der Einzellaminate durch Er wärmung,
- - Entnahme der fixierten Einzellaminate und
- - Verpressen der Einzellaminate bei höheren Tempe raturen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die verschweißten Stellen der Tafeln nach dem
Verpressen abgetrennt werden.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch
gekennzeichnet, daß das Schweißmetall durch Hoch
frequenzinduktionserwärmung geschmolzen wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß das Schweißmetall einen Schmelz
punkt aufweist, der etwas höher ist als die Preß
temperatur.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß das Schweißmetall ein Lot ist.
6. Mehrlagenleiterplatte, hergestellt nach einem der
Ansprüche 1, 2, 3, 4 oder 5.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56177073A JPS5878750A (ja) | 1981-11-06 | 1981-11-06 | 多層プリント板の製造方法 |
JP6099882A JPS58178596A (ja) | 1982-04-14 | 1982-04-14 | 多層プリント板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3240754A1 DE3240754A1 (de) | 1983-05-19 |
DE3240754C2 true DE3240754C2 (de) | 1991-11-07 |
Family
ID=26402046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823240754 Granted DE3240754A1 (de) | 1981-11-06 | 1982-11-04 | Gedruckte schaltung mit mehreren schichten und verfahren zu deren herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3240754A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4237611A1 (de) * | 1992-11-09 | 1994-05-11 | Lueberg Elektronik Gmbh & Co R | Verfahren zur Herstellung von Leiterplatten |
DE19628163A1 (de) * | 1995-07-22 | 1997-02-06 | Kuttler Hans Juergen | Vorrichtung zum Herstellen eines Multilayer-Aufbaus |
DE19612837A1 (de) * | 1995-11-13 | 1997-05-15 | Asea Brown Boveri | Verfahren zum Herstellen eines Leistungshalbleitermoduls |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3439718A1 (de) * | 1984-10-30 | 1986-04-30 | Isola Werke AG, 5160 Düren | Verfahren zur herstellung von gedruckten schaltungen mit mehr als vier leitungsebenen |
JPS61125712A (ja) * | 1984-11-26 | 1986-06-13 | Matsushita Electric Works Ltd | 多層印刷配線板の孔穿設法 |
US4875282A (en) * | 1987-09-18 | 1989-10-24 | Trw Inc. | Method of making multilayer printed circuit board |
SE9001766L (sv) * | 1990-05-16 | 1991-09-02 | Perstorp Ab | Saett vid tillverkning av flerlagermoensterkort |
DE4029970A1 (de) * | 1990-09-21 | 1992-04-02 | Siemens Nixdorf Inf Syst | Verfahren zum verpressen von mehrlagenleiterplatten |
TW210422B (de) * | 1991-06-04 | 1993-08-01 | Akzo Nv | |
US5499444A (en) * | 1994-08-02 | 1996-03-19 | Coesen, Inc. | Method of manufacturing a rigid flex printed circuit board |
DE19618254A1 (de) * | 1996-05-07 | 1997-10-23 | Bacher Graphische Geraete Gmbh | Verfahren zur Herstellung eines Multilayers |
US5768772A (en) * | 1996-05-17 | 1998-06-23 | International Business Machines Corporation | Pinstacking process and fixture |
US5832596A (en) * | 1996-12-31 | 1998-11-10 | Stmicroelectronics, Inc. | Method of making multiple-bond shelf plastic package |
US5950303A (en) * | 1998-04-03 | 1999-09-14 | The United States Of America As Represented By The Secretary Of The Air Force | Method and fixturing to perform two side laminations of stacked substrates forming 3-D modules |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1640934A1 (de) * | 1967-05-11 | 1970-12-10 | Licentia Gmbh | Mehrschichtleiterplatte |
DE2917472C2 (de) * | 1979-04-30 | 1986-10-16 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Unverstiftet verpreßte Mehrlagenleiterplatte und Verfahren zu deren Herstellung |
-
1982
- 1982-11-04 DE DE19823240754 patent/DE3240754A1/de active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4237611A1 (de) * | 1992-11-09 | 1994-05-11 | Lueberg Elektronik Gmbh & Co R | Verfahren zur Herstellung von Leiterplatten |
DE19628163A1 (de) * | 1995-07-22 | 1997-02-06 | Kuttler Hans Juergen | Vorrichtung zum Herstellen eines Multilayer-Aufbaus |
DE19628163C2 (de) * | 1995-07-22 | 2000-09-07 | Kuttler Hans Juergen | Vorrichtung zur vollautomatischen, stiftlosen Herstellung von Multilayer-Pressaufbauten |
DE19612837A1 (de) * | 1995-11-13 | 1997-05-15 | Asea Brown Boveri | Verfahren zum Herstellen eines Leistungshalbleitermoduls |
Also Published As
Publication number | Publication date |
---|---|
DE3240754A1 (de) | 1983-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3240754C2 (de) | ||
AT398877B (de) | Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren | |
AT503718B1 (de) | Herstellung einer eine komponente umfassenden schicht | |
DE2227701C3 (de) | Verfahren zur Herstellung von Schal tungs-Zwischenverbindungen | |
DE4120670C2 (de) | Verfahren zur Herstellung einer dreidimensionalen Leiterplatte | |
DE102007058497B4 (de) | Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte | |
DE1081619B (de) | Verfahren zur Herstellung zusammengesetzter glasig-kristalliner Koerper | |
DE3113855A1 (de) | Verfahren zur herstellung von leiterplatten | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
WO2013096983A1 (de) | Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte | |
EP0195935A2 (de) | Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen | |
EP3817881A1 (de) | Verfahren zur herstellung einer hochtemperaturfesten bleifreien lotverbindung und hochtemperaturfeste bleifreie lotverbindung | |
DE10035638A1 (de) | Verfahren zum Herstellen eines elektrisch leitenden Musters auf einem Substrat | |
DE2743754A1 (de) | Verfahren zur verbindung von stromleitenden elementen von mikrowellenbaueinheiten und herstellung der baueinheiten | |
AT398876B (de) | Zwei- oder mehrlagige leiterplatte | |
DE102021109658B3 (de) | Verfahren zur Herstellung eines Halbleiter-Leistungsgeräts und damit hergestelltes Halbleiter-Leistungsgerät sowie ein Werkzeugteil für eine Sinterpresse und Verwendung einer Sinterpresse | |
DE2716545A1 (de) | Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen | |
EP0282078B1 (de) | Verfahren zur Herstellung von Metallkerne enthaltenden elektrischen Leiterplatten und Basismaterial dafür | |
DE19535490A1 (de) | Schaltungsplatine sowie Verfahren zum Herstellen einer Schaltungsplatine | |
WO1997042798A1 (de) | Verfahren zur herstellung elektrisch leitender verbindungen zwischen zwei oder mehr leiterstrukturen | |
EP0849981A1 (de) | Beidseitig oder mehrschichtig kupferkaschierte Leiterplatte und Verfahren zu ihrer Herstellung | |
DE19711325C2 (de) | Befestigungskonstruktion für gedruckte Platinen | |
DE19830628C1 (de) | Verfahren zum Verpressen von Mehrlagenleiterplatten (Multilayer) | |
DE3220272C2 (de) | Verfahren zum Ausbilden einer mehrschichtigen gedruckten Platte | |
WO2018069315A1 (de) | Verfahren zur herstellung einer mehrlagigen leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |