FR2576148A1 - Procede de fabrication de puces de circuit integre - Google Patents

Procede de fabrication de puces de circuit integre Download PDF

Info

Publication number
FR2576148A1
FR2576148A1 FR8600343A FR8600343A FR2576148A1 FR 2576148 A1 FR2576148 A1 FR 2576148A1 FR 8600343 A FR8600343 A FR 8600343A FR 8600343 A FR8600343 A FR 8600343A FR 2576148 A1 FR2576148 A1 FR 2576148A1
Authority
FR
France
Prior art keywords
integrated circuit
adhesive
silicon
chip
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8600343A
Other languages
English (en)
Other versions
FR2576148B1 (fr
Inventor
Gary Charles Davis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of FR2576148A1 publication Critical patent/FR2576148A1/fr
Application granted granted Critical
Publication of FR2576148B1 publication Critical patent/FR2576148B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1075—Prior to assembly of plural laminae from single stock and assembling to each other or to additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1075—Prior to assembly of plural laminae from single stock and assembling to each other or to additional lamina
    • Y10T156/1077—Applying plural cut laminae to single face of additional lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)

Abstract

PROCEDE DE FABRICATION DE PUCES DE CIRCUIT INTEGRE PERMETTANT LEUR ADHESION A UN SUBSTRAT. IL CONSISTE : 1.A EFFECTUER LE REVETEMENT PAR CENTRIFUGATION AVEC UNE SOLUTION DANS UN SOLVANT ORGANIQUE D'UN ADHESIF FUSIBLE 13 DE LA BASE D'UNE PASTILLE DE SILICIUM COMPORTANT UNE SERIE DE CIRCUITS INTEGRES SUR SA SURFACE SUPERIEURE, 2.A SECHER L'ADHESIF FUSIBLE APPLIQUE ET 3.A DECOUPER LA PASTILLE DE SILICIUM POUR OBTENIR UNE SERIE DE PUCES EN SILICIUM DE CIRCUIT INTEGRE COMPORTANT UNE COUCHE D'ADHESIF FUSIBLE SUR LEURS BASES RESPECTIVES. APPLICATION AUX CIRCUITS ELECTRONIQUES.

Description

Antérieurement à la présente invention, la fabri-
cation des puces composites en silicium de circuit intégré était généralement effectuée par découpe d'une pastille de silicium comportant une série de circuits intégrés sur sa surface. On découpait généralement la pastille en plusieurs puces par utilisation d'une pointe diamant, d'une pointe laser ou d'une scie en diamant. La puce composite de circuit
intégré était ensuite liée à différents substrats conduc-
teurs ou non conducteurs pour réaliser un réseau de circuit intégré. L'application de la puce composite en silicium de circuit intégré sur le porteur était généralement obtenue par application d'un adhésif sur la base en silicium de la
puce composite qui était ensuite placée en un endroit appro-
prié sur le porteur. Une autre technique consistait à utili-
ser un adhésif directement sur le substrat porteur et à ef-
fectuer la liaison sur l'adhésif de la puce de circuit inté-
gré. Bien que le processus d'application de l'adhésif sur le
substrat porteur ait permis d'obtenir des résultats convena-
bles, l'adhésif contenait souvent un solvant organique qui
avait un effet nocif pour les composants adjacents se trou-
vant sur le substrat porteur. Un autre procédé d'application de l'adhésif directement sur la base d'une puce composite en
silicium de circuit intégré a procuré aussi de bons résul-
tats mais avait un coût élevé.
La présente invention est basée sur la découverte
257-6148
- 2 -
qu'une solution dans un solvant organique d'un adhésif fusi-
ble, de préférence un polyétherimidesiloxane, défini plus précisément ciaprès, peut être déposé par centrifugation sur le dos d'une puce de circuit intégré encore sous forme de pastille et ensuite séchée; la puce de circuit intégré
résultante sous forme de pastille peut être ensuite décou-
pée. On utilise pour ce faire une pointe diamant ou une scie en diamant et on obtient une série de puces en silicium de circuit intégré comportant un adhésif fusible sur leurs
bases en silicium respectives.
La présente invention concerne un procédé qui con-
siste à: (1) revêtir par centrifugation avec un adhésif fusible contenu dans une solution de solvant organique la base d'une pastille de silicium comportant une série de circuits intégrés sur sa surface supérieure, (Z) sécher l'adhésif fusible appliqué et (3) découper la pastille de silicium pour obtenir
une série de puces en silicium de circuit in-
tégré comportant une couche d'adhésif fusible
sur leurs bases respectives.
Dans une variante de la présente invention, on a réalisé un procédé de liaison d'un composite en silicium de circuit intégré sur la surface d'un substrat qui consiste à: (1) mettre en contact la surface du substrat avec
la base d'au moins une puce composite en sili-
cium de circuit intégré qui a été traitée avec un adhésif fusible, (Z) chauffer l'adhésif fusible tandis que la puce en silicium de circuit intégré est en contact avec la surface du substrat et
(3) effectuer le refroidissement de l'adhésif fu-
sible pour obtenir la liaison de la puce de
circuit intégré au substrat porteur.
On se référera à la figure 1 qui représente une vue en coupe d'une puce de circuit intégré sous forme de pastille revêtue à sa base d'un adhésif fusible. La figure 2 représente une puce composite de circuit intégré obtenue en découpant la puce dans la pastille de la figure 1. La figure
3 représente un réseau de puces en silicium de circuit inté-
gré liées intégralement à la surface d'un porteur et avec
les connexions appropriées.
On a représente plus particulièrement figure 1 en 10 une électrode de grille isolée, en 11 une électrode de signal, en 12 un substrat de silicium et en 13 une couche
d'adhésif fusible.
Figure 3, on a représenté en 20 une électrode
principale et en 21 une électrode de gâchette de commande.
S15 On peut utiliser comme adhésif fusible dans la mise en oeuvre de la présente invention de préférence un polyétherimidesiloxane, tel celui décrit dans le brevet des
Etats-Unis n 4 011 279 incorporé ici par référence. D'au-
tres adhésifs fusibles peuvent être utilisés dans la mise en
oeuvre de l'invention et sont n'importe quel matériau plas-
tique qui peut être ramolli à une température comprise entre environ 100 C et 300 C et de préférence entre 150 C et 250 C. L'application de l'adhésif fusible est de préférence obtenu par centrifugation d'une solution dans un solvant organique du matériau thermoplastique fusible. Un mélange classique par exemple, est le mélange d'un polyétherimide
polysiloxane dans un solvant organique tel que la N-méthyl-
pyrolidone. Dans la mise en oeuvre de la présente invention la base de la puce de circuit intégré sous forme de pastille est traitée par une solution dans un solvant organique d'un
adhésif fusible. On dépose par centrifugation l'adhésif fu-
sible sur la surface du dos de la pastille de silicium à
environ 2000 à 7000 tours/mn. La pastille traitée est ensui-
te chauffée à une température initiale d'environ 100 à 120 C - 4 - pendant 30 à 60 mn et est ensuite séchée à une température d'environ 180 à 220 C pendant 1/2 à 1 heure. Classiquement, on a réalisé ainsi sur la surface de la pastille de silicium un film d'adhésif fusible ayant une épaisseur comprise entre environ 0,5 à 25 micromètres.
On découpe alors la pastille de silicium en utili-
sant par exemple une pointe laser ou une scie en diamant pour obtenir une série de puces composites en silicium de
circuit intégré.
On peut ensuite réaliser un réseau de circuit in-
tégré par assemblage en utilisant une ou plusieurs des puces
composites en silicium de circuit intégré décrites précédem-
ment sur un porteur tel qu'un substrat non conducteur par
exemple de l'alumine ou de la glucine ou un substrat conduc-
teur tel que l'aluminium ou le cuivre. Après avoir chauffé
l'adhésif fusible localement à la base du composite de cir-
cuit intégré, à des températures comprises entre environ 1000C et 300 C, on peut lier intégralement le composite au substrat porteur après refroidissement. On réalise alors des connexions appropriées pour obtenir un réseau de composites
en silicium de circuit intégré tel que représenté figure 3.
De manière à permettre à l'homme de l'art de mieux mettre en oeuvre la présente invention, le présent exemple
est donné à titre d'illustration et non pas à titre limita-
tif. Toutes les parties sont en poids.
EXEMPLE 1
Une pastille de silicium ayant un diamètre de 7,62 cm et une épaisseur de 0,25 mm et comportant une série de
circuits intégrés sur sa surface a été traitée avec un poly-
étherimidesiloxane totalement imidisé sur sa surface arriè-
re. Le polyétherimidesiloxane comportait des séquences chi-
miquement combinées de polydiméthylsiloxane fixées à des groupes imide de bisphénol-A par des liaisons propylène. On a utilisé une solution de polyétherimidesiloxane dans de la N-méthylpyrolidone. Après revêtement par centrifugation par
le polyétherimidesiloxanne à une vitesse de 2000 t/mn pen-
dant 30 secondes, on a séché la pastille pendant 1/2 heure à C puis on a effectué un traitement à chaud pendant 2
heures 1/2 à 1500 C. On a obtenu un composite de circuit in-
- tégré sous forme de pastille ayant un revêtement de poly- étherimide à sa base de 15 micromètres d'épaisseur. On a ensuite découpé la pastille en utilisant une scie en diamant
Microautomation Modèle 1006A pour obtenir 50 puces en sili-
cium de circuit intégré ayant un diamètre de 2,54 milli-
mètres.
On a réalisé un réseau de puces en silicium de circuit intégré en utilisant plusieurs puces en silicium de
circuit intégré et en les plaçant en contact avec un subs-
trat en alumine. La puce était maintenue en contact avec le substrat de sorte que le polyétherimidesiloxane pouvait être élevé à une température d'environ 200 C lui permettant de se
ramollir et permettant par là la liaison de la puce de cir-
cuit intégré à la surface du porteur après refroidissement.
On a obtenu ainsi un réseau en silicium de circuit intégré en rejoignant respectivement les électrodes de grille et les
électrodes de signal principal des différents circuits inté-
grés. -6-

Claims (3)

REVENDICATIONS
1. Procédé caractérisé en ce qu'il consiste: (1) à effectuer le revêtement par centrifugation avec une solution dans un solvant organique d'un adhésif fusible (13) de la base d'une pastille de silicium comportant une série de circuits intégrés sur sa surface supérieure, (2) à sécher l'adhésif fusible appliqué et
(3) à découper la pastille de silicium pour obte-
nir une série de puces en silicium de circuit
intégré comportant une couche d'adhésif fusi-
ble sur leurs bases respectives.
2. Procédé selon la revendication 1, caractérisé
en ce que l'adhésif fusible est un polyétherimidesiloxane.
3. Procédé selon la revendication 1, caractérisé en ce que que plusieurs puces en silicium de circuit intégré sont utilisées pour former un réseau de puces composites en silicium de circuit intégré en les liant à un substrat d'alumine.
FR868600343A 1985-01-17 1986-01-13 Procede de fabrication de puces de circuit integre Expired - Fee Related FR2576148B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/692,088 US4624724A (en) 1985-01-17 1985-01-17 Method of making integrated circuit silicon die composite having hot melt adhesive on its silicon base

Publications (2)

Publication Number Publication Date
FR2576148A1 true FR2576148A1 (fr) 1986-07-18
FR2576148B1 FR2576148B1 (fr) 1991-09-06

Family

ID=24779210

Family Applications (1)

Application Number Title Priority Date Filing Date
FR868600343A Expired - Fee Related FR2576148B1 (fr) 1985-01-17 1986-01-13 Procede de fabrication de puces de circuit integre

Country Status (7)

Country Link
US (1) US4624724A (fr)
JP (1) JPS61201432A (fr)
KR (1) KR930006528B1 (fr)
CN (1) CN1004843B (fr)
DE (1) DE3600895A1 (fr)
FR (1) FR2576148B1 (fr)
GB (1) GB2170042B (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296074A (en) * 1987-03-30 1994-03-22 E. I. Du Pont De Nemours And Company Method for bonding small electronic components
DE3744764A1 (de) * 1987-11-20 1989-06-01 Messerschmitt Boelkow Blohm Verfahren zur herstellung von klebeverbindungen mittels laser
US5300812A (en) * 1992-12-09 1994-04-05 General Electric Company Plasticized polyetherimide adhesive composition and usage
DE4413529C2 (de) * 1994-04-15 1996-07-25 Tele Filter Tft Gmbh Verfahren zur Herstellung elektronischer Oberflächenwellenbauelemente sowie ein nach dem Verfahren hergestelltes elektronisches Bauelement
JPH1135893A (ja) 1997-05-22 1999-02-09 Toray Dow Corning Silicone Co Ltd シート状ホットメルト接着剤、および半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600240A (en) * 1968-12-12 1971-08-17 Ibm Epitaxial growth from solution with amphoteric dopant
US4011279A (en) * 1975-09-23 1977-03-08 General Electric Company Process for making polyimide-polydiorganosiloxane block polymers
DE2653366A1 (de) * 1976-11-24 1978-06-01 Siemens Ag Verfahren zum teilautomatisierten verbinden von halbleiterchips mit einem traeger
EP0051165A1 (fr) * 1980-11-03 1982-05-12 BURROUGHS CORPORATION (a Michigan corporation) Boîtier réparable à circuits intégrés fixés par un produit thermoplastique

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600246A (en) * 1968-05-17 1971-08-17 Rca Corp Method of making laminated semiconductor devices
GB1285708A (en) * 1968-10-28 1972-08-16 Lucas Industries Ltd Semi-conductor devices
US3706409A (en) * 1970-02-26 1972-12-19 Gen Electric Semiconductor lead attachment system including a semiconductor pellet orientation plate
US4021279A (en) * 1972-04-20 1977-05-03 Stichting Reactor Centrum Nederland Method of forming groove pattern
DE2436600A1 (de) * 1974-07-30 1976-02-19 Semikron Gleichrichterbau Verfahren zur erzielung einer oberflaechenstabilisierenden schutzschicht bei halbleiterbauelementen
US4347302A (en) * 1980-06-06 1982-08-31 Alexander Gotman Process for applying a thin coating in liquid form and subsequently drying it
US4385083A (en) * 1980-08-25 1983-05-24 Applied Magnetics Corporation Apparatus and method for forming a thin film of coating material on a substrate having a vacuum applied to the edge thereof
JPS5827721A (ja) * 1981-08-10 1983-02-18 Hitachi Chem Co Ltd ポリアミド酸シリコン型中間体及びポリイミドシリコン共重合体樹脂の製造法
JPS5844712B2 (ja) * 1981-07-07 1983-10-05 日立化成工業株式会社 接着剤組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600240A (en) * 1968-12-12 1971-08-17 Ibm Epitaxial growth from solution with amphoteric dopant
US4011279A (en) * 1975-09-23 1977-03-08 General Electric Company Process for making polyimide-polydiorganosiloxane block polymers
DE2653366A1 (de) * 1976-11-24 1978-06-01 Siemens Ag Verfahren zum teilautomatisierten verbinden von halbleiterchips mit einem traeger
EP0051165A1 (fr) * 1980-11-03 1982-05-12 BURROUGHS CORPORATION (a Michigan corporation) Boîtier réparable à circuits intégrés fixés par un produit thermoplastique

Also Published As

Publication number Publication date
GB2170042B (en) 1988-05-25
DE3600895A1 (de) 1986-07-17
GB2170042A (en) 1986-07-23
KR860006133A (ko) 1986-08-18
FR2576148B1 (fr) 1991-09-06
JPS61201432A (ja) 1986-09-06
GB8521611D0 (en) 1985-10-02
CN86100204A (zh) 1986-08-13
US4624724A (en) 1986-11-25
CN1004843B (zh) 1989-07-19
KR930006528B1 (ko) 1993-07-16

Similar Documents

Publication Publication Date Title
US8178390B2 (en) Semiconductor component and production method
CN1054147A (zh) 电气薄膜元件
EP0895234A4 (fr) Procede et appareil de fabrication d'un disque optique stratifie
JP2005516393A5 (fr)
FR2968598A1 (fr) Depot de materiaux thermoelectriques par impression
US20090317641A1 (en) Methods of processing a thermal interface material
FR2576148A1 (fr) Procede de fabrication de puces de circuit integre
JPH09263734A (ja) ポリイミド接着シートおよびポリイミド用工程フィルム
FR2715002A1 (fr) Détecteur de rayonnement électromagnétique et son procédé de fabrication.
WO2004087829A2 (fr) Procede d'assemblage de deux substrats par collage, procede de demontage de cet assemblage colle et primaire utilise
US3371001A (en) Method of applying uniform thickness of frit on semi-conductor wafers
EP0388278A1 (fr) Procédé d'élaboration de moyens de connexions électriques, en particulier de substrats d'interconnexion pour circuits hybrides
EP0140746B1 (fr) Procédé de traitement thermique, par application d'énergie microonde, de revêtements sur supports diélectriques, en particulier de revêtements électriquement conducteurs
US5860211A (en) Method of temporarily bonding two surfaces
CN1179404C (zh) 基板在晶片上的封装方法
JPS58111311A (ja) 基材から結晶層の剥離方法
US20220301886A1 (en) Method for Thermally Spraying Conductor Paths, and Electronic Module
EP0642157B1 (fr) Procédé d'assemblage de composants par collage
RU2654963C1 (ru) Способ металлизации диэлектрического материала компонента электронной техники СВЧ
CN1513213A (zh) 红外传感器及其制造方法
JPH0846247A (ja) 熱電素子
EP0517112B1 (fr) Procédé de réalisation d'un contact électrique pour céramique supraconductrice
RU2218364C2 (ru) ПЛЕНКА ИЗ ПОЛИ ( α,α,α′,α′- ТЕТРАФТОРПАРАКСИЛИЛЕНА), СПОСОБ ЕЕ ПОЛУЧЕНИЯ И ПОЛУПРОВОДНИКОВЫЙ ПРИБОР С ЕЕ ИСПОЛЬЗОВАНИЕМ
JPS60127750A (ja) ダイヤモンドヒ−トシンク
EP0385829A1 (fr) Procédé d'élaboration de moyens de connexion électrique, en particulier de substrats d'interconnexion de circuits hybrides

Legal Events

Date Code Title Description
TP Transmission of property
ST Notification of lapse