JPS61191039A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61191039A
JPS61191039A JP3176585A JP3176585A JPS61191039A JP S61191039 A JPS61191039 A JP S61191039A JP 3176585 A JP3176585 A JP 3176585A JP 3176585 A JP3176585 A JP 3176585A JP S61191039 A JPS61191039 A JP S61191039A
Authority
JP
Japan
Prior art keywords
substrate
gas
light
mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3176585A
Other languages
English (en)
Inventor
Junji Sakurai
桜井 潤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3176585A priority Critical patent/JPS61191039A/ja
Publication of JPS61191039A publication Critical patent/JPS61191039A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ノンコンタクトのフォトマスクと基板間にエツチング用
のガスと堆積用のガスを順次流し、それぞれのガスを活
性化、あるいは分解する波長の光を照射して選択的に基
板に凹部を形成し、この凹部に堆積物質を堆積する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に、光を用い
て、基板上に選択的にエツチングと堆積を行って、基板
に凹部を形成し、この凹部を堆積物質で埋め込む方法に
関する。
近年、半導体装置の微細化にともなうプロセスの多様化
により、光エツチング法や、光CVD(気相成長)法が
漸次利用されるようになった。
基板上に層を重ねて何層も形成するとき、各層に微細加
工を施すためには各層加工ごとに基板の平坦性が必要に
なり、そのためのプロセスとして、例えば基板、または
基板上に被着された各種の層に形成された孔に対する埋
め込み構造の形成は、極めて重要である。
このような埋め込み構造は、コンタクト孔、溝による素
子間分離領域等の凹部に、導体、半導体、絶縁体等の堆
積物質を隙間なく充填しなければならず、その形成は容
易ではない。
この工程に対して、光を利用したエツチングとCVDが
、微細加工に適した方法として有効である。
〔従来の技術〕
第2図(11,(2)は従来例による埋め込み構造形成
工程を説明する断面図である。
第2図(1)において、珪素(Si)基板1の上に二酸
化珪素(Si(h)層2を被着し、通常のりソゲラフイ
エ程を用いてパターニングしてコンタクト孔3を開口す
る。
つぎに、コンタクト孔3を覆って多結晶珪素(ポリSi
)層4を基板全面に被着する。
第2図(2)において、基板全面をポリッシング、また
はエツチングして、ポリSi層4を表面より漸次除去し
て、5iOz層2を露出させる。
以上のようにして、コンタクト孔3をポリSi層゛4で
埋め込むためには、ポリSi層4が5i(h層2の上に
も堆積され、その除去が必要になり、またコンタクト孔
3内の堆積は困難で、孔内のSiO□層2との境界に隙
間ができる等の欠点を有する。
第3図は他の従来例による埋め込み構造形成工程を説明
する断面図である。
図において、Si基板lの上に5i02層2を被着し、
ここにコンタク「孔3を開口する。
つぎに、Siのエピタキシャル成長を行うと、Si基板
1の上にのみ、選択的にSt層4′が成長し、5i(h
Jii2の上には成長しない。
このように選択エピタキシャル成長を利用する場合は、
約1000℃の高温プロセスを経由するため、Si基板
1内に微細な拡散層が形成されているとか、3次元デバ
イスのように何層もの微細な層構造を有する基板の処理
には適さない。
以上の他に、リフトオフ法(SiOzJi 2上にフォ
トレジスト等の中間層を介してポリSi層4を堆積し、
フォトレジストの剥離液を用いてフォトレジストもろと
もコンタクト孔3の部分以外のポリS4層4をリフトオ
フする)等もあるが、やはり孔側面に隙間が出来るとい
う欠点がある。
〔発明が解決しようとする問題点〕
従来例では、埋め込み構造の工程は凹部の完全な埋め込
みが困難で、かつ工程数が多いか、または高温プロセス
を必要とした。
〔問題点を解決するための手段〕
上記問題点の解決は、被処理基板(1)とフォトマスク
(5)との間にエツチング用のガスを流し、該ガスを活
性化する波長の光を該フォトマスク(5)を通して該被
処理基板(1)上に選択的に照射して、該被処理基板(
1)をエツチングする工程と、該被処理基板(1)と該
フォトマスク(5)との間に堆積用のガスを流し、該堆
積用のガスを分解する波長の光を該フォトマスク(5)
を通して該被処理基板(1)上に選択的に照射して、該
被処理基板(1)上に該堆積用のガスに含まれる堆積物
質を堆積する工程とを含む本発明による半導体装置の製
造方法により達成される。
〔作用〕
ノンコンタクトのフォトマスクと基板間にエンチング用
のガスを流し、このガスを活性化する波長の光をマスク
により選択的に照射し、バターニングを行い、ついで堆
積用のガスを流し、このガスを分解する波長の光を同一
マスクを通して照射し、エツチングされた凹部をセルフ
ァラインで充填する。
〔実施例〕
第1図(11,(21は本発明による選択光エツチング
と選択光CVD法を用いた埋め込み構造形成工程を説明
する断面図である。
ここでは、Si基板1に溝型素子分離領域を形成する方
法について説明する。
第1図(1)において、Si基板1の上に、基板より離
して、且つ基板に平行にフォトマスク5をセットする。
まず第1段階として、水銀−キセノン(Hg−Xe)ラ
ンプよりでる波長λ= 330nm近くの光を溝形成部
に選択的に、3Wcm−2の強度で照射し、圧力10T
orrの塩素ガス(Ch)を、Si基板1とフォトマス
ク5の間に流し、光により、 C12→2C1* に示されるように塩素を活性化して露光部をエツチング
して溝3を形成する。
第1図(2)において、第2段階として、重水素ランプ
°よりでる波長λ=184.9nmの光を溝形成部に選
択的に照射し、Si基板1とフォトマスク5の間に全圧
で30Torrのモプシラン(SiH4)と酸素(02
)とアルゴン(Ar)を流して(流量は5iHa:IO
SCCM、 02:101005CC、溝3に5in2
を埋め込み、SiO□層4“を形成する。
〔発明の効果〕
以上詳細に説明したように本発明によれば、セルファラ
インで凹部充填構造が形成可能となり、基板の平坦化工
程は簡易に、確実に、かつ低温で行えるようになった。
【図面の簡単な説明】
第1図(1)、 (21は本発明による選択光エツチン
グと選択光CVD法を用いた埋め込み構造形成工程を説
明する断面図、 第2図(11,(21は従来例による埋め込み構造形成
工程を説明する断面図、 第3図は他の従来例による埋め込み構造形成工程を説明
する断面図である。 図において、 1はSi基手反、 2はSiO□層、 3は溝、 4はSiO2層、 5はフォトマスク、 111tilli1 λ=184.デnM iINIJIIl り2すA゛ し李ミ全冒月6つ原デー とりC]l荘しブ3シリ操1
図 デ差釆倒 y62図 弛f)送米1列 男3 凪

Claims (1)

  1. 【特許請求の範囲】  被処理基板(1)とフォトマスク(5)との間にエツ
    チング用のガスを流し、該ガスを活性化する波長の光を
    該フォトマスク(5)を通して該被処理基板(1)上に
    選択的に照射して、該被処理基板(1)をエッチングす
    る工程と、 該被処理基板(1)と該フォトマスク(5)との間に堆
    積用のガスを流し、該堆積用のガスを分解する波長の光
    を該フォトマスク(5)を通して該被処理基板(1)上
    に選択的に照射して、該被処理基板(1)上に該堆積用
    のガスに含まれる堆積物質を堆積する工程 とを含むことを特徴とする半導体装置の製造方法。
JP3176585A 1985-02-20 1985-02-20 半導体装置の製造方法 Pending JPS61191039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3176585A JPS61191039A (ja) 1985-02-20 1985-02-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3176585A JPS61191039A (ja) 1985-02-20 1985-02-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61191039A true JPS61191039A (ja) 1986-08-25

Family

ID=12340131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3176585A Pending JPS61191039A (ja) 1985-02-20 1985-02-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61191039A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098037A (ja) * 1995-06-15 1997-01-10 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098037A (ja) * 1995-06-15 1997-01-10 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US3793712A (en) Method of forming circuit components within a substrate
JP3602443B2 (ja) 半導体素子の製法
JPS61191039A (ja) 半導体装置の製造方法
KR100332364B1 (ko) 금속막의형성방법
US4177096A (en) Method for manufacturing a semiconductor integrated circuit device
JPH01270593A (ja) 化合物半導体層形成方法
JPS61228633A (ja) 薄膜形成方法
JPS59194452A (ja) 半導体集積回路装置の製造方法
JPS6235539A (ja) 半導体装置の製造方法
JPS62230035A (ja) 半導体装置の製造方法
JPS61188930A (ja) 選択光気相成長方法
JPS5928330A (ja) 半導体の気相成長方法
JPH0156525B2 (ja)
JPH0344029A (ja) 化合物半導体のエッチング方法
JPS62202079A (ja) 選択気相成長方法
JPS61281537A (ja) 半導体装置の製造方法
JPH0258848A (ja) 半導体装置の製造方法
JPS63292632A (ja) 半導体装置の絶縁膜形成方法
JPS61161721A (ja) 表面平坦化法
JPS61251040A (ja) 酸化膜の選択成長方法
JPH0282679A (ja) 半導体発光装置の製造方法
JPH04196152A (ja) 半導体装置の製造方法
JPH02156586A (ja) 量子井戸構造の形成方法
JPH06275610A (ja) 素子分離構造の形成方法
JPS62186548A (ja) 気相成長による配線層の形成方法