JPS61169938A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS61169938A JPS61169938A JP1142285A JP1142285A JPS61169938A JP S61169938 A JPS61169938 A JP S61169938A JP 1142285 A JP1142285 A JP 1142285A JP 1142285 A JP1142285 A JP 1142285A JP S61169938 A JPS61169938 A JP S61169938A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- ram
- stack
- address
- down counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はマイクロコンピュータのＲＡＭの新規なアドレ
ス指定手段を備えたマイクロコンピュータに関する。
ス指定手段を備えたマイクロコンピュータに関する。
〈従来技術〉
従来のマイクロコンピュータにおいて数式の計算を行な
う場合、演算用のスタックが用いられた。
う場合、演算用のスタックが用いられた。
そしてこのスタックのポインタとして汎用レジスタが使
われ、スタックの蓄積データを上記ポインタとして用い
た汎用レジスタの間接アドレス指定で参照していた。し
かし、一般に汎用レジスタを用いて間接アドレス指定を
行なう場合は、実行サイクル数が多くなり、又演算命令
中では上記汎用レジスタをディステイネ−シロンオペラ
ンドとして指定することができなかった。その為スタッ
ク内に別個に記憶されたデータ間の演算を行なう場合は
、下記の如き複数の命令の実行が必要となり、プログラ
ムが長くなることによって結果的にプログラム量及び計
算に要する実行時間が増大しだ。
われ、スタックの蓄積データを上記ポインタとして用い
た汎用レジスタの間接アドレス指定で参照していた。し
かし、一般に汎用レジスタを用いて間接アドレス指定を
行なう場合は、実行サイクル数が多くなり、又演算命令
中では上記汎用レジスタをディステイネ−シロンオペラ
ンドとして指定することができなかった。その為スタッ
ク内に別個に記憶されたデータ間の演算を行なう場合は
、下記の如き複数の命令の実行が必要となり、プログラ
ムが長くなることによって結果的にプログラム量及び計
算に要する実行時間が増大しだ。
例えばスタック内に蓄積された上位２つのデータを加算
しその結果をスタックの最上位に格納するプログラムは
次の様になる（ここでは、汎用レジスタＲｏをスタック
のポインタとし、（）は間接アドレスを意味し、（）十
は間接アドレス指定後ポインタの内容をインクリメント
するアドレス指定を意味する。）。
しその結果をスタックの最上位に格納するプログラムは
次の様になる（ここでは、汎用レジスタＲｏをスタック
のポインタとし、（）は間接アドレスを意味し、（）十
は間接アドレス指定後ポインタの内容をインクリメント
するアドレス指定を意味する。）。
’ＭＯＶＥ （Ｒｏ）＋、Ｒ１；Ｒｏの示すアドレス
のデータをＲ１に転送し、 Ｒｏに１を加える。
のデータをＲ１に転送し、 Ｒｏに１を加える。
ＡＤＤ （Ｒｏ）、Ｒ１： Ｒｏの示すアドレスの
データとＲ１のデータ とを加算しその結果を Ｒ１に入れる。
データとＲ１のデータ とを加算しその結果を Ｒ１に入れる。
ＭＯＶＥ Ｒ＋、 （ＲＯ）；Ｒ１のデータをＲｏ
の示すアドレスの所へ格 納する。
の示すアドレスの所へ格 納する。
〈目 的〉
本発明は上記従来点を改善するためになされたものであ
り、特にスタックに蓄積された異なるデータ間の演算を
高速に行なうことを目的とする。
り、特にスタックに蓄積された異なるデータ間の演算を
高速に行なうことを目的とする。
〈実施例〉
以下図面に従って本発明に係るマイクロコンピュータの
一実施例を詳細に説明する。
一実施例を詳細に説明する。
図に本発明に係るマイクロコンピュータの一実施例の内
部ブロック図を示す。同図には処理命令プログラムを記
憶するＲＯＭ、各糧データを随時記憶するＲＡＭ等がＣ
ＰＵと共に同一チップ上に形成された１チツプマイクロ
コンピユータが示される。ＰＣはＲＯＭにアドレス入力
を加えるだめのプログラム・カウンタ、Ｔｏ、Ｔ１はテ
／ボラリレジスタ、ＡＬＵは演算論理器、ＩＲはデータ
バスＢに送られた命令を保持する命令レジスタ、■Ｄは
その命令を解読する命令デコーダ、ＴＣは各種タイミン
グ信号を導出するタイミング制御部である。Ｃはアップ
ダウンカウンタ、ＡＲはアドレスレジスタであり、共に
ＲＡＭのアドレス入力を加える為にアドレス情報を保持
する。両者のＲＡＭへの出力はマルチプレクサＭＸによ
って選択切り換えがなされる。上記アップダウンカウン
タＣはプログラム命令によりプリセット可能であり、上
記ＲＡＭ内に形成されたスタックへのポインタとなる。
部ブロック図を示す。同図には処理命令プログラムを記
憶するＲＯＭ、各糧データを随時記憶するＲＡＭ等がＣ
ＰＵと共に同一チップ上に形成された１チツプマイクロ
コンピユータが示される。ＰＣはＲＯＭにアドレス入力
を加えるだめのプログラム・カウンタ、Ｔｏ、Ｔ１はテ
／ボラリレジスタ、ＡＬＵは演算論理器、ＩＲはデータ
バスＢに送られた命令を保持する命令レジスタ、■Ｄは
その命令を解読する命令デコーダ、ＴＣは各種タイミン
グ信号を導出するタイミング制御部である。Ｃはアップ
ダウンカウンタ、ＡＲはアドレスレジスタであり、共に
ＲＡＭのアドレス入力を加える為にアドレス情報を保持
する。両者のＲＡＭへの出力はマルチプレクサＭＸによ
って選択切り換えがなされる。上記アップダウンカウン
タＣはプログラム命令によりプリセット可能であり、上
記ＲＡＭ内に形成されたスタックへのポインタとなる。
尚、上記アップダウンカウンタＣの間接アドレス指定に
より上記ＲＡＭに設けられたスタック内の互いに異なる
内容をソースオペランド及びディスティネーションオペ
ランドとして指定すると共に上記アップダウンカウンタ
Ｃを増減せしめる命令（自動インクリメント間接アドレ
ス指定、自動ディクリメント間接アドレス指定）を設定
しておく。
より上記ＲＡＭに設けられたスタック内の互いに異なる
内容をソースオペランド及びディスティネーションオペ
ランドとして指定すると共に上記アップダウンカウンタ
Ｃを増減せしめる命令（自動インクリメント間接アドレ
ス指定、自動ディクリメント間接アドレス指定）を設定
しておく。
この命令を用いスタック内に蓄積された上位２つのデー
タを加算しその結果をスタックの最上位に格納するプロ
グラムは次の様になる（ここで、Ｐをアップダウンカウ
ンタＣに該当するポインタとする。）。
タを加算しその結果をスタックの最上位に格納するプロ
グラムは次の様になる（ここで、Ｐをアップダウンカウ
ンタＣに該当するポインタとする。）。
ＡＤＤ （Ｐ）土、ＣＰ）： Ｐの示すアドレスのデ
ータをロードすると共にＰ ゛ に１を加え、Ｐの示すア ドレスのデータと加算し、 その結果をＰの示すアド レスの所へ格納する。
ータをロードすると共にＰ ゛ に１を加え、Ｐの示すア ドレスのデータと加算し、 その結果をＰの示すアド レスの所へ格納する。
〈効 果〉
以上説明した本発明によればスタック内に蓄積された互
いに異なるデータ間の演算を高速に実行でき、その実行
プログラムサイズを減少できるものである。
いに異なるデータ間の演算を高速に実行でき、その実行
プログラムサイズを減少できるものである。
図は本発明に係るマイクロコンピュータの一実施例の内
部ブロック図を示す。 図中、ＭＸ：マルチプレクサ Ｃ：アップダウンカウンタ ＡＲニアドレスレジスタ
部ブロック図を示す。 図中、ＭＸ：マルチプレクサ Ｃ：アップダウンカウンタ ＡＲニアドレスレジスタ
Claims (1)
- １、ＲＡＭメモリのアドレスを指定するための、そのＲ
ＡＭメモリ専用のアップダウンカウンタを備えると共に
、該アップダウンカウンタの間接アドレス指定により上
記ＲＡＭメモリに設けられたスタック内の互いに異なる
内容をソースオペランドとディスティネーションオペラ
ンドの両方に指定すると共に上記アップダウンカウンタ
を増減せしめる命令手段を具備したことを特徴とするマ
イクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142285A JPS61169938A (ja) | 1985-01-23 | 1985-01-23 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142285A JPS61169938A (ja) | 1985-01-23 | 1985-01-23 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61169938A true JPS61169938A (ja) | 1986-07-31 |
Family
ID=11777618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1142285A Pending JPS61169938A (ja) | 1985-01-23 | 1985-01-23 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61169938A (ja) |
-
1985
- 1985-01-23 JP JP1142285A patent/JPS61169938A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757685A (en) | Data processing system capable of processing long word data | |
| JPS61169938A (ja) | マイクロコンピユ−タ | |
| JP2514963B2 (ja) | デ―タ処理装置 | |
| JPS6266336A (ja) | Ｖｍモ−ド変更装置 | |
| JPS6243734A (ja) | マイクロプロセツサ | |
| JPH0218729B2 (ja) | ||
| JPS61151745A (ja) | 割込処理方式 | |
| JPS6244835A (ja) | マイクロ・プロセツサ | |
| JPS598060A (ja) | マイクロ・プロセツサ | |
| JPS5971542A (ja) | 演算処理装置 | |
| JPS61838A (ja) | マイクロプログラム制御装置 | |
| JPS63234322A (ja) | プロセツサ | |
| JPH05250318A (ja) | マイクロプロセッサ | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPH0258128A (ja) | データ処理装置 | |
| JPS6126162A (ja) | 入出力制御方法 | |
| JPS63268032A (ja) | ル−プ制御回路 | |
| JPH01169535A (ja) | マイクロブランチ制御方式 | |
| JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPH03240131A (ja) | 情報処理装置 | |
| JPH01135554U (ja) | ||
| JPH02270058A (ja) | マイクロコンピュータ | |
| JPH03194621A (ja) | データ処理装置 | |
| JPH0390944A (ja) | キャッシュ制御方式 | |
| JPS6452064U (ja) |