JPH01169535A - マイクロブランチ制御方式 - Google Patents

マイクロブランチ制御方式

Info

Publication number
JPH01169535A
JPH01169535A JP32537487A JP32537487A JPH01169535A JP H01169535 A JPH01169535 A JP H01169535A JP 32537487 A JP32537487 A JP 32537487A JP 32537487 A JP32537487 A JP 32537487A JP H01169535 A JPH01169535 A JP H01169535A
Authority
JP
Japan
Prior art keywords
microinstruction
branch
field
microaddress
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32537487A
Other languages
English (en)
Inventor
Hiroyuki Nakamura
広幸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP32537487A priority Critical patent/JPH01169535A/ja
Publication of JPH01169535A publication Critical patent/JPH01169535A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、マイクロプログラム制tIll装置におけ
るブランチ処理に好適なマイクロブランチ制御方式に関
する。
(従来の技術) 従来、この種のマイクロプログラム制御装置は、第4図
に示すように構成されていた。同図において、11は実
行中マイクロ命令のマイクロアドレスを保持するレジス
タ(実行マイクロアドレスレジスタ)、12はレジスタ
11の内容を+1するマイクロアドレスインクリメンタ
(以下、INCと称する)、13は実行中マイクロ命令
を保持するマイクロ命令レジスタ(以下、MIRと称す
る)である。また、14はlNC12からのマイクロア
ドレス(シーケンシャルアドレス)またはMIR13か
らのブランチアドレスの選択を行なうセレクタ、15は
セレクタ14を制御して次に実行すべきアドレスを決定
するマイクロアドレス制御部である。
第4図のマイクロプログラム制御装置で適用されるマイ
クロ命令の一例を第5図に示す。ここでは、2種の処理
指定フィールド、例えば演算命令フィールドOPFとシ
フト命令フィールドSFFが独立に定義可能なマイクロ
命令(タイプ■マイクロ命令)と、タイプ1マイクロ命
令の演算命令フィールドOPFとほぼ同一領域に設定さ
れブランチ(分岐)先を指定するブランチアドレスフィ
ールド8AFを持つマイクロ命令(タイプ■マイクロ命
令)とが示されている。タイプ1マイクロ命令では、演
算処理とシフト処理の両方、またはいずれか一方が実行
可能である。なお、タイプ■マイクロ命令には、ブラン
チ条件等を示すブランチ条件フィールド(ブランデイネ
ーブルフィールドBEFと称する)が定義されている。
ここで、第4図のマイクロプログラム制御装置における
マイクロプログラム(ファームウェア)処理の一例を、
第6図のフローチャートを参照して説明する。今、演算
処理を指定するタイプ■マイクロ命令がステップEの実
行のためにマイクロプログラムメモリから取出されてM
IR13にセットされたものとする。この場合、マイク
ロアドレス制御部15は、MIR13にセットされたマ
イクロ命令がブランチ命令でないことを判別し、lNC
12によって生成出力されるマイクロアドレス(即ちレ
ジスタ11の内容であるステップEのマイクロアドレス
を+1した値)をセレクタ14から選択出力させる。こ
のセレクタ14から選択出力されたアドレスは、次に実
行すべきマイクロアドレス(ここではステップFのマイ
クロアドレス)として実行マイクロアドレスレジスタ1
1にセットされる。
レジスタ11にステップFのマイクロアドレスがセット
されると、ステップFのマイクロ命令、例えばタイプ■
のマイクロ命令がマイクロプログラムメモリから取出さ
れてMIR13にセットされる。マイクロアドレス制御
部15は、MIR13にタイプ■マイクロ命令がセット
されると、そのブランチイネーブルフィールドBEFに
より、MIR13内のマイクロ命令がブランチ命令であ
ることを判別し、ブランチが必要であれば、ブランチア
ドレスフィールドBAFに設定されているブランチアド
レス(ここではステップQのマイクロアドレス)をセレ
クタ14から選択出力させる。このセレクタ14から選
択出力されたアドレスは、次に実行すべきマイクロアド
レス(ここではステップQのマイクロアドレス)として
レジスタ11にセットされる。これにより、ステップF
からステップQにブランチし、ステップQの処理(ここ
ではシフト処理と演算処理の画処理を行なうタイブエの
マイクロ命令処理)が行なわれる。
以上の説明から明らかなように、従来は、演算処理とブ
ランチ(マイクロブランチ)をそれぞれ独立のステップ
(ここではステップEおよびステップF)で実現してい
た。このため、ブランチが多い場合には処理ステップ数
の増加並びに処理速度の低下を招いたり、マイクロプロ
グラムメモリの容量増加を招く問題があった。この問題
は、演算処理を指定する演算命令フィールドOPFとブ
ランチ先を指定するブランチアドレスフィールドBAF
とが第5図に示すように重複するため、両フィールドを
同一命令中に設定できないことに起因する。勿論、マイ
クロ命令の命令長(ビット数)を増加して、演算命令フ
ィールドOPFとブランチアドレスフィールドBAFと
が重複しないようにすることも考えられるが、マイクロ
プログラムメモリを始めとして各部のハードウェア構成
が複雑となるため、実用的でない。
(発明が解決しようとする問題点) 上記したように従来は、演算等の処理を指定するフィー
ルドとブランチアドレスフィールドの割当て領域がマイ
クロ命令上で重複してしまうため、演算等の処理とマイ
クロブランチとを1マイクロ命令(1ステツプ)で実現
することはできず、処理ステップ数が増加するという問
題があった。
したがってこの発明においては、演算等の処理とマイク
ロブランチとが1マイクロ命令(1ステップ)で実現で
き、もって処理ステップ数の削減が図れるようにするこ
とを解決すべき課題とする。
[発明の構成] (問題点を解決するための手段) この発明は、予め定められた複数の独立した領域にそれ
ぞれ割当て可能な演算処理等を指定するための処理指定
フィールドのうちの任意の1フィールドに代えて、同フ
ィールドと重複する予め定められた領域にブランチアド
レスフィールドを設定すると共に、このブランチアドレ
スフィールドの位置情報をブランチ条件フィールド(ブ
ランチイネーブルフィールド)に持たせたブランチ付き
マイクロ命令を用意し、このマイクロ命令によりブラン
チを行なう際には、上記ブランチ条件フィールドで指定
される位置に真のブランチアドレスフィールドが設定さ
れているものとして、同位置の内容を選択使用するよう
にしたことを特徴とする。
(作用) 上記の構成によれば、ブランチアドレスフィールドの設
定領域を従来のように固定させず、マイクロブランチと
同一ステップで実行しようとする処理の指定に供される
処理指定フィールドと重複しない所定領域(或は幾つか
の所定領域の1つ)にブランチアドレスフィールドを設
定したマイクロ命令を用いることにより、このブランチ
アドレスフィールドの指定するアドレスへのブランチと
、このブランチアドレスフィールドと重複しない処理指
定フィールドの指定する処理とを、1ステツプで行なう
ことが可能となる。
(実施例) 第1図はこの発明を適用するマイクロプログラム制御装
置の一実施例を示すブロック構成図である。同図におい
て、21は実行中マイクロ命令のマイクロアドレスを保
持する実行マイクロアドレスレジスタ、22はレジスタ
21の内容を+1するING (インクリメンタ)、2
3は実行中マイクロ命令を保持するMIR(マイクロ命
令レジスタ)である。
第2図は第1図のマイクロプログラム制御装置で適用さ
れるマイクロ命令の一例を示す。ここでは、第5図で示
したタイブエマイクロ命令中のシフト命令フィールドS
FFに代えて同フィールドSFFと重複する所定領域に
ブランチアドレスフィールドBAF2が設定されたタイ
プ■マイクロ命令(ブランチ付きマイクロ命令)と、上
記タイブエマイクロ命令中の演算命令フィールドOPF
に代えて同フィールドOPFと重複する所定領域にブラ
ンチアドレスフィールドBAF1が設定されたタイプ■
マイクロ命令(ブランチ付きマイクロ命令)とが示され
ている。これらタイプ■およびタイプ■マイクロ命令の
所定領域には、ブランチイネーブルフィールドBEFが
設定されている。但し、このフィールドBEFは第5図
のフィールドBEFと異なり、単なる分岐条件等の他に
、2つのブランチアドレスフィールドBAF1 、BA
F2のいずれがブランチアドレスフィールドとして有効
かく即ち、BAFI 、BAF2のいずれが真のブラン
チアドレスフィールドか)をも指定するようになってい
る。したがってマイクロブランチだけに着目すると、こ
の実施例では、第2図に示すように恰も2つの独立した
ブランチアドレスフィールドBAFI 、BAF2が定
義されたタイプVマイクロ命令が適用されるといえる。
再び第1図を参照すると、24はlNC22からのマイ
クロアドレス(シーケンシャルアドレス)、MIR23
からのブランチアドレスフィールドBAF1 、BAF
2の内容(ブランチアドレス)の選択を行なうセレクタ
、25はセレクタ24を制御して次に実行すべきアドレ
スを決定するマイクロアドレス制御部である。マイクロ
アドレス制御部25は、MIR23からのブランチイネ
ーブルフィールドBEFの内容により、MIR23内の
マイクロ命令がブランチ命令(ブランチ付きマイクロ命
令)であるかを判別する機能と、ブランチアドレスフィ
ールドBAF1 、BAF2のいずれが有効かを判別す
る機能とを有している。
次に、第1図の構成の動作を第3図のフローチャートを
参照して説明する。なお、第3図のフローチャートは、
第6図のフローチャートと同一処理内容を実現するもの
である。まず、演算処理およびブランチを同時に指定す
るタイプ■マイクロ命令がステップEの実行のためにマ
イクロプログラムメモリから取出されてMIR23にセ
ットされたものとする。マイクロアドレス制御部25は
、MIR23(にセットされたタイプ■マイクロ命令)
のブランチイネーブルフィールドBEFの内容をもとに
、MIR23内のマイクロ命令(タイプ■マイクロ命令
)がブランチ命令(ブランチ付きマイクロ命令)である
ことを判別し、同時にそのブランチアドレスフィールド
BAF1またはBAF2のいずれが有効であるが(真の
ブランチアドレスフィールドであるか)を判別する。こ
の場合、ブランチアドレスフィールドBAF2が有効で
あることが判別される。
マイクロアドレス制御部25は、MIR23内のマイク
ロ命令がブランチマイクロ命令であって、且つブランチ
アドレスフィールドBAF2が有効であるものと判別す
ると、ブランチを行なう際には、同アドレスフィールド
BAF2の内容(ブランチアドレス)をセレクタ24か
ら選択出力させる。
このセレクタ24から選択出力されたアドレスは、次に
実行すべきマイクロアドレス(ここではステップQのマ
イクロアドレス)として実行マイクロアドレスレジスタ
21にセットされる。同時にMIR23内のマイクロ命
令(タイプ■マイクロ命令)の演算命令フィールドOP
Fの指定に従って、同マイクロ命令が演算命令であるか
のように演算処理が行なわれる。一方、レジスタ11に
セットされたアドレスは図示せぬシーケンサに出力され
、指定ステップ(ここではステップQのシフト、演算処
理)へのブランチが行なわれる。
上記したように、この実施例では、MIR23にタイプ
■マイクロ命令がセットされると、演算処理とマイクロ
ブランチとが1ステツプで行なわれる。同様にMIR2
3にタイプ■マイクロ命令がセットされた場合には、ブ
ランチアドレスフィールドBAF1がセレクタ24から
選択されて、同アドレスフィールドBAF1で指定され
るアドレスへのマイクロブランチが行なわれ、同時にシ
フト命令フィールドSFFの指定に従うシフト処理が行
なわれる。なお、第5図に示したタイブエマイクロ命令
を用いた場合には、演算処理とシフト処理とが同時に行
なわれることは勿論である。
以上はマイクロ命令中に定義可能な処理指定フィールド
が、演算命令フィールドOPFおよびシフト命令フィー
ルドSFFの2種である場合について説明したが、これ
に限るものではない。例えば、3種以上の独立の処理指
定フィールドが定義可能なマイクロ命令を適用するマイ
クロプログラム制御装置にも、各処理指定フィールド毎
に同フィールドに代わるブランチアドレスフィールドを
定義可能とし、その1つだけを対応する処理指定フィー
ルドに代えて有効ブランチアドレスフィールド扱いとす
ることにより、応用することができる。
[発明の効果1 以上詳述したようにこの発明によれば、演算処理等を指
定するための複数の独立した処理指定フィールドのうち
、マイクロブランチとの同時処理を必要としない1フィ
ールドに代えてブランチアドレスフィールドを設定した
マイクロ命令を用意し、上記ブランチアドレスフィール
ドを選択してマイクロブランチに利用するようにしたの
で、選択されたブランチアドレスフィールドとは別の領
域に設定されている他の処理指定フィールドの指定する
処理とマイクロブランチとが1マイクロ命令(1ステツ
プ)で実現できる。このため、処理ステップ数を削減で
き、処理速度の向上およびマイクロプログラムメモリの
容量゛削減が図れる。
【図面の簡単な説明】
第1図はこの発明を適用するマイクロプログラム制御装
置の一実施例を示すブロック構成図、第2図は第1図の
構成で適用されるマイクロ命令のフォーマットの一例を
示す図、第3図は第1図の構成の動作を説明するための
フローチャート、第4図は従来例を示すブロック構成図
、第5図は第4図の従来構成で適用されるマイクロ命令
のフォ−マットの一例を示す図、第6図は第4図の従来
構成の動作を説明するためのフローチャートである。 23・・・マイクロ命令レジスタ(MIR)、24・・
・セレクタ、25・・・マイクロアドレス制御部、BA
FI 。 BAF2・・・ブランチアドレスフィールド、BEF・
・・ブランチイネーブルフィールド(ブランチ条件フィ
ールド)、OPF・・・演算命令フィールド、SFF・
・・シフト命令フィールド。 出願人代理人  弁理士 鈴江武彦 第1図 第2図 第3図 第4図 第5図 第6図

Claims (1)

  1. 【特許請求の範囲】 各種マイクロプログラムが格納されるマイクロプログラ
    ムメモリを備え、このマイクロプログラムメモリから読
    出されるマイクロ命令に従つて各部の制御を行なうマイ
    クロプログラム制御装置において、 予め定められた複数の独立した領域にそれぞれ割当て可
    能な演算処理等を指定するための処理指定フィールドの
    うちの任意の1フィールドに代えて、同フィールドと重
    複する所定領域に分岐先を指定するブランチアドレスフ
    ィールドが設定され、且つこのブランチアドレスフィー
    ルドの位置指定を含むブランチ条件指定に供されるブラ
    ンチ条件フィールドを持つブランチ付きマイクロ命令を
    、上記マイクロプログラムメモリに用意し、このマイク
    ロプログラムメモリから上記ブランチ付きマイクロ命令
    が読出されてブランチが行なわれる際には、同マイクロ
    命令の上記ブランチ条件フィールドの指定する位置のブ
    ランチアドレスフィールドを選択するようにしたことを
    特徴とするマイクロブランチ制御方式。
JP32537487A 1987-12-24 1987-12-24 マイクロブランチ制御方式 Pending JPH01169535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32537487A JPH01169535A (ja) 1987-12-24 1987-12-24 マイクロブランチ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32537487A JPH01169535A (ja) 1987-12-24 1987-12-24 マイクロブランチ制御方式

Publications (1)

Publication Number Publication Date
JPH01169535A true JPH01169535A (ja) 1989-07-04

Family

ID=18176121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32537487A Pending JPH01169535A (ja) 1987-12-24 1987-12-24 マイクロブランチ制御方式

Country Status (1)

Country Link
JP (1) JPH01169535A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328634A (ja) * 1991-04-26 1992-11-17 Nec Corp マイクロプログラム制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328634A (ja) * 1991-04-26 1992-11-17 Nec Corp マイクロプログラム制御装置

Similar Documents

Publication Publication Date Title
JPH01169535A (ja) マイクロブランチ制御方式
JP2514963B2 (ja) デ―タ処理装置
JPH0377137A (ja) 情報処理装置
JPS6339928B2 (ja)
JPS63141131A (ja) パイプライン制御方式
JPS5899843A (ja) マイクロプログラムの条件分岐装置
JPS6330938A (ja) マイクロプログラム制御装置
EP0359823A1 (en) Method and apparatus for controlling the execution of microprogram
JPS60157635A (ja) マイクロプログラム制御装置
JPH01204145A (ja) マイクロプログラム制御装置
JPS58151651A (ja) デ−タ処理装置
JPS607295B2 (ja) デ−タ処理装置
JPH03222043A (ja) マイクロプロセッサおよびそのプログラム開発装置
JPS6383866A (ja) ベクトル演算処理方式
JPS6051739B2 (ja) マイクロプログラム方式
JPS6373335A (ja) 情報処理装置
JPH0636161B2 (ja) 情報処理装置
JPH0683624A (ja) プロセッサの制御方法およびプロセッサ
JPS6024642A (ja) マイクロプログラム制御方式
JPH02116929A (ja) マイクロプログラム制御方法及びその装置
JPS5971556A (ja) デ−タ収集方式
JPS6191727A (ja) 情報引継ぎ方式
JPH03252813A (ja) マイクロプログラム制御装置
JPS58169247A (ja) 高速命令読出し方式
JPS59200343A (ja) マイクロプログラム制御装置