JPS6116602A - 入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、コンプリメンタリ接続された入力回路に関
する。

背景技術とその問題点 第１図の回路において、端子Ｔ１に入力信号が供給され
ると、その正の半サイクルは、トランジスタＱ２　、　
Ｑ４を通じて端子Ｔ２に取り出され、負の半サイクルは
、トランジスタＱ１．Ｑ３を通じて端子Ｔ２に取り出さ
れる。

そして、この場合、 １１：１２−β１＋１：β２＋１　・・・・（ｉ）のと
き、端子Ｔ１に流れる入力バイアス電流Ｉｉｎが最小に
なる。

従って、この回路は、例えばサンプリングホールド回路
において、そのホールド用コンデンサのホールド電圧（
端子電圧）を取り出すときのバッファ回路などに使用し
て好適である。

そして、定電流源ＸＩ　、Ｘ２は、具体的には第２図に
示すように構成できる。

しかし、この場合、トランジスタ。ｚｓ、　　Ｑ１２が
カレントミラー回路を構成しているので、１２　＝Ｉｏ
　　　　　　　　　”　（ｉｉ）■ｏ　：定電流源Ｘｏ
の定電流 となる。また、トランジスタＱ　ｚｓ　＋　　Ｑ　１４
もカレントミラー回路を構成しているので、 Ｉｎ＝Ｉｏ／（β１３＋１） ＝１ｏ／β１３ となるので、電流■１は、 １１＝ＩＢＸβ１１ β１１：トランジスタＱ１１の電流増幅率となる。

従って、電流増幅率β１１．β１３が、例えば１００〜
３００の範囲でばらついたとすれば、（ｉｉｉ　）式か
ら ■、βｕ＝１００．β１３　＝　３００のときＩｔ＝４
Ｉ（１ ■、βｔｔ＝３００．β１３　＝　１００のときＩｎ”
＝３１゜ となり、電流■１は、＋〜３１ｏまで９倍もの範囲にわ
たって大きくばらついてしまう。そして、電流Ｉ！のば
らつきは、トランジスタ。３のエミッタ電流のばらつき
を意味するが、出方段のトランジスタＱ３の電流がその
ように大きくばらつくことは好ましくない。

また、トランジスタＱ３．Ｑ４のバイアス電流（アイド
リング電流）ＩＲは、 ■Ｒ＝７ で示されるので、（＋）、（ｌｉ）式からとなり、バイ
アス電流ＩＲもばらついてしまう。

発明の目的 この発明は、そのような問題点を解決しようとするもの
である。

発明の概要 このため、この発明においては、例えば第３図に示すよ
うな構成とする。

実施例 すなわち、第３図において、トランジスタＱ１のベース
が入力端子Ｔ１に接続され、そのエミッ　・夕がトラン
ジスタＱｕのコレクタ・エミッタ間をｉＩＢで一方の電
源端子Ｔ３に接続され、そのコレクタが他方の電源端子
Ｔ４に接続され、トランジスタＱ２のベースが端子Ｔ１
に接続され、そのエミッタがトランジスタＱ１２のコレ
クタ・エミッタ間及びトランジスタＱｓｓのエミッタ・
コレクタ間を直列に通じて端子Ｔ４に接続され、そのコ
レクタが端子Ｔ３に接続される。さらに、トランジスタ
Ｑ３．Ｑ４のベースが、トランジスタＱｉ　、　Ｑ２の
エミッタにそれぞれ接続され、それらのコレクタが端子
Ｔ３．Ｔ４にそれぞれ接続され、それらのエミッタが出
力端子Ｔ２に共通に接続される。

また、端子Ｔ３とＴ４との間に、定電流源Ｘ。

とトランジスタＱｚｓのエミッタ・コレクタ間とが直列
接続され、トランジスタＱ１ｅのエミッタがトランジス
タＱ１４１　Ｑ１２のベースに接続されると共に、トラ
ンジスタＱＩ４のコレクタがトランジスタＱ１３のエミ
ッタ・コレクタ間を通じて端子Ｔ３に接続され、このト
ランジスタＱｚ３のベースがトランジスタＱ１ｔのベー
スに接続される。さらに、トランジスタＱ１４のエミッ
タがトランジスタＱ１７のエミッタ・コレクタ間を通じ
て端子Ｔ４に接続さ　□れると共に、トランジスタＱｓ
ｖ＋　Ｑｓｅのベースが端子Ｔ４に接続される。

さらに、トランジスタＱｚｅのベースがトランジスタＱ
Ｉ１１のベースに接続され、このトランジスタＱ１９の
コレクタ及びエミッタが、端子Ｔ３．Ｔ４にそれぞれ接
続される。

なお、トランジスタＱ１．Ｑ４　、Ｑｚｔ、Ｑｓｓ〜Ｑ
ｚｓと、トランジスタＱ２　ｒ　Ｑ３　＋　Ｑ１２〜Ｑ
Ｉ４１Ｑｔｓとは互いに逆極性とされる。

このような構成によれば、トランジスタＱ１１゜Ｑ１２
が定電流源として働くので、第１図の回路と同様にして
端子Ｔ１の信号が端子Ｔ２に取り出される。

そして、この場合、トランジスタＧｌｘｅのエミッタ・
ベース間電圧Ｖｚｓは、 Ｖｚ＠＝ｋ　・Ｉｎ（Ｉｏ　／ｌ５ｐ）　　”　（ｖ）
である、７丈、トランジスタＱｔｓ、　Ｑｔｓのベース
電流Ｉｓｓは、 ｌ５ｓ＝Ｉｏ／β１＠ β１８：トランジスタＱ１１１の電流増幅率であるから
、トランジスタＱ１ｓのコレクタ電流１１９は、 Ｉｔｓ＝ＩｓｓＸβ１９ β１９：トランジスタＱｘｓの電流増幅率となり、従っ
て、トランジスタＱ１ｓのベース・エミッタ間電圧Ｖ１
ｓは、 Ｖ１ｓ＝ｋ　・Ｉｎ（Ｉｔｓ／ｌ５Ｎ）Ｉｓｎ：ＮＰＮ
トランジスタの飽和電流となる。

さらに、トランジスタＱ１４．　Ｑｔｖのベース・エミ
ッタ間電圧Ｖ１４．　Ｖｔｖは、 ＶＩ４＝ｋ　・Ｉｎ　（１１４／　ｌ５ｎ）　　　”　
（ｖｉ）Ｖｚｔ＝ｋｉｎ（Ｉｔ４／ｌ５ｐ）　　”＝（
ｖｆｉ）１１４：）ランジスタＱ１４のコレクタ電流で
ある。

そして、第３図によれば、 Ｖｘ４＋Ｖｔｖ＝Ｖｉ＠＋Ｖｔｓ　　　　　・・・・（
ｉｘ）であるから、この（ｉｘ）式に（ｖ）〜（ｖｉ　
）式を代入して ｋ　・Ｉｎ（Ｉ＋４／ｌ５Ｎ）　＋ｋ　・１ｎ（Ｉｔ４
／ｌ５ｐ）となる。

そして、（ｉｉｉ　）式における電流Ｉｏは、第３図で
は電流Ｉ　１４であるから（ｉｉｔ　）式は、となり、
この（ｘｌ）式に（ｘ）式を代入してとなる。

そして、この場合、 とすれば、（ｘｉｉ）式は、 となる。

従って、電流増幅率βＰ、βＮが、例えば１００〜３０
０の範囲ではらつぃたとすれば、（ｘｌｖ）式％式％） ■、βｐ＝３００．βＮ＝１００のときＩ　ｓ　−Ｅ　
Ｉ　。

となり、電流１１のばらつきの範囲は３倍となり、第２
図の場合に比べ１／３に小さくなっている。

すなわち、第２図の場合には、電流■１のばらつきの大
きさく幅）が（β１１／β１３）２または（β１３／β
１１）２であるに対し、第３図の場合には、電流１１の
ばらつきの大きさはβＰ／βＮまたはβＮ／βＰであり
、十乗倍に小さくなっている。

従って、出力段のトランジスタＱ３の電流のばらつきも
同様に小さくなり、安定な動作を得ることができるなど
好ましい特性を得ることができる。

また、トランジスタＱ１２．　ＱｌεはトランジスタＱ
ｚｓ、　Ｑｔｓに対してトランジスタＱ１４．　Ｑｌ？
と同様の接続なので、 １２＝１１４ となる。

従って、バイアス電流ＩＲは、 １ｉ＝５ となり、電流増幅率βＰ、βＮのばらつきに全く影響さ
れず、電流Ｉｏで一定となる。

第４図に示す例においては、トランジスタＱ１１゜Ｑ１
２に対してトランジスタＱ工３１　ＱＬ４１　Ｑｌ＠〜
Ｑｔｓが、第３図の場合とは逆の関係の場合である。ま
た、この第４図の回路と第３図の回路とを組み合わせる
こともできる。

さらに、第５図に示すように、トランジスタＱＬ　＋Ｑ
１及びＱ２　、　Ｑ２がそれぞれ差動構成とされ、負荷
ＲＬｌ、　ＲＬ２が接続されている場合、あるいはトラ
ンジスタにｈ　、Ｑｚ及び負荷Ｒｔ１と、トランジスタ
Ｑ２　、　Ｑ２及び負荷ＲＬ２との一方がダミーの場合
にも、この発明を適用できる。

発明の効果 定電流源用のトランジスタの電流増幅率がばらついても
、その影響を低減ないしなくすことができる。

【図面の簡単な説明】

第１図、第２図、第５図はこの発明を説明するための図
、第３図、第４図はこの発明の一例の接続図である。 Ｑ１〜Ｑ４　、Ｑｕ〜Ｑ１ｓはトランジスタである。 第２図

Claims (1)

【特許請求の範囲】
1. 互いに逆極性の第１及び第２のトランジスタのベースが
   入力端子に共通に接続されると共に、それらのエミッタ
   が第１及び第２の定電流源に夫々接続されている入力回
   路において、一方及び他方の電源に第３のトランジスタ
   のコレクタ及びエミッタが接続され、この第３のトラン
   ジスタのベースが、この第３のトランジスタとは逆極性
   の第４のトランジスタのベースに接続され、この第４の
   トランジスタのコレクタが上記他方の電源に接続され、
   上記第４のトランジスタのエミッタが別の定電流源に接
   続されると共に、上記第３のトランジスタと同極性の第
   ５のトランジスタのベースに接続され、この第５のトラ
   ンジスタのエミッタが、上記第３のトランジスタとは逆
   極性の第６のトランジスタのエミッタに接続され、この
   第６のトランジスタのベース及びコレクタが上記他方の
   電源に接続され、上記第５のトランジスタのコレクタ電
   流が上記第１の定電流源の定電流とされ、上記コレクタ
   電流に対してβ＿４＿６／β＿３＿５倍（β＿４＿６は
   上記第４及び第６のトランジスタの電流増幅率、β＿３
   ＿５は上記第３及び第５のトランジスタの電流増幅率）
   の定電流を上記第２の定電流源の出力とした入力回路。