JPS6116602A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPS6116602A JPS6116602A JP13743584A JP13743584A JPS6116602A JP S6116602 A JPS6116602 A JP S6116602A JP 13743584 A JP13743584 A JP 13743584A JP 13743584 A JP13743584 A JP 13743584A JP S6116602 A JPS6116602 A JP S6116602A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- constant current
- terminal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、コンプリメンタリ接続された入力回路に関
する。
する。
背景技術とその問題点
第1図の回路において、端子T1に入力信号が供給され
ると、その正の半サイクルは、トランジスタQ2 、
Q4を通じて端子T2に取り出され、負の半サイクルは
、トランジスタQ1.Q3を通じて端子T2に取り出さ
れる。
ると、その正の半サイクルは、トランジスタQ2 、
Q4を通じて端子T2に取り出され、負の半サイクルは
、トランジスタQ1.Q3を通じて端子T2に取り出さ
れる。
そして、この場合、
11:12−β1+1:β2+1 ・・・・(i)のと
き、端子T1に流れる入力バイアス電流Iinが最小に
なる。
き、端子T1に流れる入力バイアス電流Iinが最小に
なる。
従って、この回路は、例えばサンプリングホールド回路
において、そのホールド用コンデンサのホールド電圧(
端子電圧)を取り出すときのバッファ回路などに使用し
て好適である。
において、そのホールド用コンデンサのホールド電圧(
端子電圧)を取り出すときのバッファ回路などに使用し
て好適である。
そして、定電流源XI 、X2は、具体的には第2図に
示すように構成できる。
示すように構成できる。
しかし、この場合、トランジスタ。zs、 Q12が
カレントミラー回路を構成しているので、12 =Io
” (ii)■o :定電流源Xo
の定電流 となる。また、トランジスタQ zs + Q 14
もカレントミラー回路を構成しているので、 In=Io/(β13+1) =1o/β13 となるので、電流■1は、 11=IBXβ11 β11:トランジスタQ11の電流増幅率となる。
カレントミラー回路を構成しているので、12 =Io
” (ii)■o :定電流源Xo
の定電流 となる。また、トランジスタQ zs + Q 14
もカレントミラー回路を構成しているので、 In=Io/(β13+1) =1o/β13 となるので、電流■1は、 11=IBXβ11 β11:トランジスタQ11の電流増幅率となる。
従って、電流増幅率β11.β13が、例えば100〜
300の範囲でばらついたとすれば、(iii )式か
ら ■、βu=100.β13 = 300のときIt=4
I(1 ■、βtt=300.β13 = 100のときIn”
=31゜ となり、電流■1は、+〜31oまで9倍もの範囲にわ
たって大きくばらついてしまう。そして、電流I!のば
らつきは、トランジスタ。3のエミッタ電流のばらつき
を意味するが、出方段のトランジスタQ3の電流がその
ように大きくばらつくことは好ましくない。
300の範囲でばらついたとすれば、(iii )式か
ら ■、βu=100.β13 = 300のときIt=4
I(1 ■、βtt=300.β13 = 100のときIn”
=31゜ となり、電流■1は、+〜31oまで9倍もの範囲にわ
たって大きくばらついてしまう。そして、電流I!のば
らつきは、トランジスタ。3のエミッタ電流のばらつき
を意味するが、出方段のトランジスタQ3の電流がその
ように大きくばらつくことは好ましくない。
また、トランジスタQ3.Q4のバイアス電流(アイド
リング電流)IRは、 ■R=7 で示されるので、(+)、(li)式からとなり、バイ
アス電流IRもばらついてしまう。
リング電流)IRは、 ■R=7 で示されるので、(+)、(li)式からとなり、バイ
アス電流IRもばらついてしまう。
発明の目的
この発明は、そのような問題点を解決しようとするもの
である。
である。
発明の概要
このため、この発明においては、例えば第3図に示すよ
うな構成とする。
うな構成とする。
実施例
すなわち、第3図において、トランジスタQ1のベース
が入力端子T1に接続され、そのエミッ ・夕がトラン
ジスタQuのコレクタ・エミッタ間をiIBで一方の電
源端子T3に接続され、そのコレクタが他方の電源端子
T4に接続され、トランジスタQ2のベースが端子T1
に接続され、そのエミッタがトランジスタQ12のコレ
クタ・エミッタ間及びトランジスタQssのエミッタ・
コレクタ間を直列に通じて端子T4に接続され、そのコ
レクタが端子T3に接続される。さらに、トランジスタ
Q3.Q4のベースが、トランジスタQi 、 Q2の
エミッタにそれぞれ接続され、それらのコレクタが端子
T3.T4にそれぞれ接続され、それらのエミッタが出
力端子T2に共通に接続される。
が入力端子T1に接続され、そのエミッ ・夕がトラン
ジスタQuのコレクタ・エミッタ間をiIBで一方の電
源端子T3に接続され、そのコレクタが他方の電源端子
T4に接続され、トランジスタQ2のベースが端子T1
に接続され、そのエミッタがトランジスタQ12のコレ
クタ・エミッタ間及びトランジスタQssのエミッタ・
コレクタ間を直列に通じて端子T4に接続され、そのコ
レクタが端子T3に接続される。さらに、トランジスタ
Q3.Q4のベースが、トランジスタQi 、 Q2の
エミッタにそれぞれ接続され、それらのコレクタが端子
T3.T4にそれぞれ接続され、それらのエミッタが出
力端子T2に共通に接続される。
また、端子T3とT4との間に、定電流源X。
とトランジスタQzsのエミッタ・コレクタ間とが直列
接続され、トランジスタQ1eのエミッタがトランジス
タQ141 Q12のベースに接続されると共に、トラ
ンジスタQI4のコレクタがトランジスタQ13のエミ
ッタ・コレクタ間を通じて端子T3に接続され、このト
ランジスタQz3のベースがトランジスタQ1tのベー
スに接続される。さらに、トランジスタQ14のエミッ
タがトランジスタQ17のエミッタ・コレクタ間を通じ
て端子T4に接続さ □れると共に、トランジスタQs
v+ Qseのベースが端子T4に接続される。
接続され、トランジスタQ1eのエミッタがトランジス
タQ141 Q12のベースに接続されると共に、トラ
ンジスタQI4のコレクタがトランジスタQ13のエミ
ッタ・コレクタ間を通じて端子T3に接続され、このト
ランジスタQz3のベースがトランジスタQ1tのベー
スに接続される。さらに、トランジスタQ14のエミッ
タがトランジスタQ17のエミッタ・コレクタ間を通じ
て端子T4に接続さ □れると共に、トランジスタQs
v+ Qseのベースが端子T4に接続される。
さらに、トランジスタQzeのベースがトランジスタQ
I11のベースに接続され、このトランジスタQ19の
コレクタ及びエミッタが、端子T3.T4にそれぞれ接
続される。
I11のベースに接続され、このトランジスタQ19の
コレクタ及びエミッタが、端子T3.T4にそれぞれ接
続される。
なお、トランジスタQ1.Q4 、Qzt、Qss〜Q
zsと、トランジスタQ2 r Q3 + Q12〜Q
I41Qtsとは互いに逆極性とされる。
zsと、トランジスタQ2 r Q3 + Q12〜Q
I41Qtsとは互いに逆極性とされる。
このような構成によれば、トランジスタQ11゜Q12
が定電流源として働くので、第1図の回路と同様にして
端子T1の信号が端子T2に取り出される。
が定電流源として働くので、第1図の回路と同様にして
端子T1の信号が端子T2に取り出される。
そして、この場合、トランジスタGlxeのエミッタ・
ベース間電圧Vzsは、 Vz@=k ・In(Io /l5p) ” (v)
である、7丈、トランジスタQts、 Qtsのベース
電流Issは、 l5s=Io/β1@ β18:トランジスタQ111の電流増幅率であるから
、トランジスタQ1sのコレクタ電流119は、 Its=IssXβ19 β19:トランジスタQxsの電流増幅率となり、従っ
て、トランジスタQ1sのベース・エミッタ間電圧V1
sは、 V1s=k ・In(Its/l5N)Isn:NPN
トランジスタの飽和電流となる。
ベース間電圧Vzsは、 Vz@=k ・In(Io /l5p) ” (v)
である、7丈、トランジスタQts、 Qtsのベース
電流Issは、 l5s=Io/β1@ β18:トランジスタQ111の電流増幅率であるから
、トランジスタQ1sのコレクタ電流119は、 Its=IssXβ19 β19:トランジスタQxsの電流増幅率となり、従っ
て、トランジスタQ1sのベース・エミッタ間電圧V1
sは、 V1s=k ・In(Its/l5N)Isn:NPN
トランジスタの飽和電流となる。
さらに、トランジスタQ14. Qtvのベース・エミ
ッタ間電圧V14. Vtvは、 VI4=k ・In (114/ l5n) ”
(vi)Vzt=kin(It4/l5p) ”=(
vfi)114:)ランジスタQ14のコレクタ電流で
ある。
ッタ間電圧V14. Vtvは、 VI4=k ・In (114/ l5n) ”
(vi)Vzt=kin(It4/l5p) ”=(
vfi)114:)ランジスタQ14のコレクタ電流で
ある。
そして、第3図によれば、
Vx4+Vtv=Vi@+Vts ・・・・(
ix)であるから、この(ix)式に(v)〜(vi
)式を代入して k ・In(I+4/l5N) +k ・1n(It4
/l5p)となる。
ix)であるから、この(ix)式に(v)〜(vi
)式を代入して k ・In(I+4/l5N) +k ・1n(It4
/l5p)となる。
そして、(iii )式における電流Ioは、第3図で
は電流I 14であるから(iit )式は、となり、
この(xl)式に(x)式を代入してとなる。
は電流I 14であるから(iit )式は、となり、
この(xl)式に(x)式を代入してとなる。
そして、この場合、
とすれば、(xii)式は、
となる。
従って、電流増幅率βP、βNが、例えば100〜30
0の範囲ではらつぃたとすれば、(xlv)式%式%) ■、βp=300.βN=100のときI s −E
I 。
0の範囲ではらつぃたとすれば、(xlv)式%式%) ■、βp=300.βN=100のときI s −E
I 。
となり、電流11のばらつきの範囲は3倍となり、第2
図の場合に比べ1/3に小さくなっている。
図の場合に比べ1/3に小さくなっている。
すなわち、第2図の場合には、電流■1のばらつきの大
きさく幅)が(β11/β13)2または(β13/β
11)2であるに対し、第3図の場合には、電流11の
ばらつきの大きさはβP/βNまたはβN/βPであり
、十乗倍に小さくなっている。
きさく幅)が(β11/β13)2または(β13/β
11)2であるに対し、第3図の場合には、電流11の
ばらつきの大きさはβP/βNまたはβN/βPであり
、十乗倍に小さくなっている。
従って、出力段のトランジスタQ3の電流のばらつきも
同様に小さくなり、安定な動作を得ることができるなど
好ましい特性を得ることができる。
同様に小さくなり、安定な動作を得ることができるなど
好ましい特性を得ることができる。
また、トランジスタQ12. QlεはトランジスタQ
zs、 Qtsに対してトランジスタQ14. Ql?
と同様の接続なので、 12=114 となる。
zs、 Qtsに対してトランジスタQ14. Ql?
と同様の接続なので、 12=114 となる。
従って、バイアス電流IRは、
1i=5
となり、電流増幅率βP、βNのばらつきに全く影響さ
れず、電流Ioで一定となる。
れず、電流Ioで一定となる。
第4図に示す例においては、トランジスタQ11゜Q1
2に対してトランジスタQ工31 QL41 Ql@〜
Qtsが、第3図の場合とは逆の関係の場合である。ま
た、この第4図の回路と第3図の回路とを組み合わせる
こともできる。
2に対してトランジスタQ工31 QL41 Ql@〜
Qtsが、第3図の場合とは逆の関係の場合である。ま
た、この第4図の回路と第3図の回路とを組み合わせる
こともできる。
さらに、第5図に示すように、トランジスタQL +Q
1及びQ2 、 Q2がそれぞれ差動構成とされ、負荷
RLl、 RL2が接続されている場合、あるいはトラ
ンジスタにh 、Qz及び負荷Rt1と、トランジスタ
Q2 、 Q2及び負荷RL2との一方がダミーの場合
にも、この発明を適用できる。
1及びQ2 、 Q2がそれぞれ差動構成とされ、負荷
RLl、 RL2が接続されている場合、あるいはトラ
ンジスタにh 、Qz及び負荷Rt1と、トランジスタ
Q2 、 Q2及び負荷RL2との一方がダミーの場合
にも、この発明を適用できる。
発明の効果
定電流源用のトランジスタの電流増幅率がばらついても
、その影響を低減ないしなくすことができる。
、その影響を低減ないしなくすことができる。
第1図、第2図、第5図はこの発明を説明するための図
、第3図、第4図はこの発明の一例の接続図である。 Q1〜Q4 、Qu〜Q1sはトランジスタである。 第2図
、第3図、第4図はこの発明の一例の接続図である。 Q1〜Q4 、Qu〜Q1sはトランジスタである。 第2図
Claims (1)
- 互いに逆極性の第1及び第2のトランジスタのベースが
入力端子に共通に接続されると共に、それらのエミッタ
が第1及び第2の定電流源に夫々接続されている入力回
路において、一方及び他方の電源に第3のトランジスタ
のコレクタ及びエミッタが接続され、この第3のトラン
ジスタのベースが、この第3のトランジスタとは逆極性
の第4のトランジスタのベースに接続され、この第4の
トランジスタのコレクタが上記他方の電源に接続され、
上記第4のトランジスタのエミッタが別の定電流源に接
続されると共に、上記第3のトランジスタと同極性の第
5のトランジスタのベースに接続され、この第5のトラ
ンジスタのエミッタが、上記第3のトランジスタとは逆
極性の第6のトランジスタのエミッタに接続され、この
第6のトランジスタのベース及びコレクタが上記他方の
電源に接続され、上記第5のトランジスタのコレクタ電
流が上記第1の定電流源の定電流とされ、上記コレクタ
電流に対してβ_4_6/β_3_5倍(β_4_6は
上記第4及び第6のトランジスタの電流増幅率、β_3
_5は上記第3及び第5のトランジスタの電流増幅率)
の定電流を上記第2の定電流源の出力とした入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13743584A JPS6116602A (ja) | 1984-07-03 | 1984-07-03 | 入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13743584A JPS6116602A (ja) | 1984-07-03 | 1984-07-03 | 入力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6116602A true JPS6116602A (ja) | 1986-01-24 |
Family
ID=15198551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13743584A Pending JPS6116602A (ja) | 1984-07-03 | 1984-07-03 | 入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6116602A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63160508A (ja) * | 1986-12-25 | 1988-07-04 | 株式会社クボタ | 対地作業装置の昇降制御装置 |
JPH0526305U (ja) * | 1991-09-13 | 1993-04-06 | エノ産業株式会社 | 樹皮剥ぎ用カツター |
WO2012060456A1 (ja) | 2010-11-05 | 2012-05-10 | 田中貴金属工業株式会社 | 免疫学的測定用青色金ナノ粒子、その製造方法およびそれを用いた測定方法 |
-
1984
- 1984-07-03 JP JP13743584A patent/JPS6116602A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63160508A (ja) * | 1986-12-25 | 1988-07-04 | 株式会社クボタ | 対地作業装置の昇降制御装置 |
JPH0526305U (ja) * | 1991-09-13 | 1993-04-06 | エノ産業株式会社 | 樹皮剥ぎ用カツター |
JPH0753936Y2 (ja) * | 1991-09-13 | 1995-12-13 | エノ産業株式会社 | 樹皮剥ぎ用カッター |
WO2012060456A1 (ja) | 2010-11-05 | 2012-05-10 | 田中貴金属工業株式会社 | 免疫学的測定用青色金ナノ粒子、その製造方法およびそれを用いた測定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB782780A (en) | Improvements in or relating to electronic switches employing junction transistors | |
JPS60247734A (ja) | 論理演算回路 | |
JPS6116602A (ja) | 入力回路 | |
JPS6057248B2 (ja) | 増幅器の入力バイアス調整回路 | |
JPS59125117U (ja) | トランジスタ回路 | |
JPH0145242B2 (ja) | ||
JPS5541067A (en) | Transistor circuit | |
JPH0328581Y2 (ja) | ||
JPS6252487B2 (ja) | ||
JPS5967018U (ja) | バイアス回路 | |
JPS6147007B2 (ja) | ||
RU2020729C1 (ru) | Усилитель тока | |
SU1185570A1 (ru) | Выходной двухтактный каскад | |
JPS5826212U (ja) | 差動増幅器 | |
SU1224966A1 (ru) | Двухтактный усилитель | |
JPH04181487A (ja) | 3乗回路 | |
JPS59137616U (ja) | 中間周波増幅回路 | |
JPH02218205A (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
GB878649A (en) | Improvements in circuit arrangements for clamping a signal to a reference potential | |
JPS6010807A (ja) | 定電流回路 | |
JPH05291933A (ja) | 高速バッファ回路 | |
JPS62176314A (ja) | 差動増幅回路 | |
JPS60150827U (ja) | 低電圧用シユミツト回路 | |
JPH05129852A (ja) | 差動増幅回路 | |
JPS5899937U (ja) | 切換回路 |