JPS60150827U - 低電圧用シユミツト回路 - Google Patents

低電圧用シユミツト回路

Info

Publication number
JPS60150827U
JPS60150827U JP3751084U JP3751084U JPS60150827U JP S60150827 U JPS60150827 U JP S60150827U JP 3751084 U JP3751084 U JP 3751084U JP 3751084 U JP3751084 U JP 3751084U JP S60150827 U JPS60150827 U JP S60150827U
Authority
JP
Japan
Prior art keywords
transistor
circuit
current mirror
transistors
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3751084U
Other languages
English (en)
Inventor
鈴木　康三
Original Assignee
東光株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東光株式会社 filed Critical 東光株式会社
Priority to JP3751084U priority Critical patent/JPS60150827U/ja
Publication of JPS60150827U publication Critical patent/JPS60150827U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の低電圧用シュミット回路の一実施例を
示す回路図である。第２図は電流ミラー回路を形成する
トランジスタＱ１３．Ｑ１４のダイオード特性を示す図
である。 １：電源端子、２：接地端子、３：出力端子、４．５：
電流源回路、６：負荷回路、７乃至１１：電流ミラー回
路、Ｓｌ：入力信号。

Claims (3)

    【実用新案登録請求の範囲】
  1. （１）端子１と端子２間に、タイオードと電流源による
    バイアス回路によってバイアスされるＰＮＰトランジス
    タＱ３．Ｑ４からなる能動負荷回路と該ＰＮＰ　トラン
    ジスタＱ３．Ｑ４に接続されたトランジスタＱｌ、Ｑ２
    からなるトランジスタ差動対と電流源回路５からなる差
    動増幅回路が形成され、該差動増幅回路の出力段が、ト
    ランジスタＱ５．Ｑ６からなる電流ミラー回路７とトラ
    ンジスタＱ９．ＱＩＯからなる電流ミラー回路８とトラ
    ンジスタＱ７．Ｑ８からなる電流ミラー回路９から形成
    され、トランジスタＱ２とＱ４との接続点が電流ミラー
    回路７に接続され、トランジスタＱ１とＱ３との接続点
    が電流ミラー回路９に接続され、電流ミラー回路７のト
    ランジスタＱ６のコレクタが電流ミラー回路８のトラン
    ジスタＱ９に接続され、トランジスタＱ９．ＱＩＯのエ
    ミッタが端子１に接続され、トランジスタＱ５乃至Ｑ８
    のエミッタが端子２に接続され、且つ電流ミラー回路８
    と９の出力側のトランジスタＱ８．ＱＩＯのコレクタが
    共通接続されてなる増幅回路Ａと、その出力端が、トラ
    ンジスタＱｌｌ、Ｑ１２からなる電流ミラー回路１０と
    トランジスタＱ１３．Ｑ１４からなる電流ミラー回路１
    １とエミッタ抵抗Ｒ１とその出力段のトランジスタＱ１
    ５から形成されるラッチ回路Ｂから形成されてなること
    を特徴とする低電圧用シュミット回路。
  2. （２）　　電流ミラー回路７，９を形成するトランジス
    タＱ５．Ｑ６及びＱ７．Ｑ８の夫々のトランジスタのエ
    ミッタ面積を変えることによって、ミラー電流を定める
    実用新案登録請求の範囲第１項記載の低電圧用シュミッ
    ト回路。
  3. （３）　　電流ミラー回路１１を形成するトランジスタ
    Ｑ１３．Ｑ１４のエミッタ面積を変えることによって、
    ラッチ回路を得る実用新案登録請求の範囲第１項記載の
    低電圧用シュミット回路。
JP3751084U 1984-03-16 1984-03-16 低電圧用シユミツト回路 Pending JPS60150827U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3751084U JPS60150827U (ja) 1984-03-16 1984-03-16 低電圧用シユミツト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3751084U JPS60150827U (ja) 1984-03-16 1984-03-16 低電圧用シユミツト回路

Publications (1)

Publication Number Publication Date
JPS60150827U true JPS60150827U (ja) 1985-10-07

Family

ID=30543657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3751084U Pending JPS60150827U (ja) 1984-03-16 1984-03-16 低電圧用シユミツト回路

Country Status (1)

Country Link
JP (1) JPS60150827U (ja)

Similar Documents

Publication Publication Date Title
JPS60150827U (ja) 低電圧用シユミツト回路
JPS60149233U (ja) 低電圧増幅回路
JPS6259926B2 (ja)
JPS606330U (ja) 差動増幅器
JPS59137616U (ja) 中間周波増幅回路
JPH036022Y2 (ja)
JPS5826212U (ja) 差動増幅器
JPS60158315U (ja) 低電圧用増幅回路
JPS60134320U (ja) 差動増幅回路に結合された増幅回路
JPS60136541U (ja) レベル検出回路
JPS58147317U (ja) 利得制御回路
JPS5873616U (ja) 差動増巾器
JPH0348930U (ja)
JPS62158921U (ja)
JPS62169521U (ja)
JPH0386616U (ja)
JPS6315618U (ja)
JPS6137631U (ja) インタ−フエ−ス回路
JPS5868716U (ja) 増幅器
JPS60172411U (ja) 平衡形マルチプライアミキサ回路
JPS5826214U (ja) 利得制御増幅器のバランス調整回路
JPS6370735U (ja)
JPS611930U (ja) Ｅｃｌ回路
JPS6268320U (ja)
JPS586419U (ja) 利得制御増幅回路