JPS61156812A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61156812A
JPS61156812A JP27631184A JP27631184A JPS61156812A JP S61156812 A JPS61156812 A JP S61156812A JP 27631184 A JP27631184 A JP 27631184A JP 27631184 A JP27631184 A JP 27631184A JP S61156812 A JPS61156812 A JP S61156812A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
substrate
resist film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27631184A
Other languages
English (en)
Inventor
Naoki Harada
直樹 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27631184A priority Critical patent/JPS61156812A/ja
Publication of JPS61156812A publication Critical patent/JPS61156812A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法、特に化合物半導体装置
のオーミック電極形成前の半導体基体の清浄化処理方法
の改善に関する。
半導体装置にとってオーミック接触を形成する工程は必
要不可欠であり、しかもオーミック電極の性能は半導体
装置の性能に直接影響する。
特に化合物半導体装置では半導体材料の安定性及び半導
体基体の構成等から製造プロセスが制約されることが多
く、その目的とする高性能を実現するためにオーミック
電極の製造方法についても更に改善が要望されている。
〔従来の技術〕
化合物半導体電界効果トランジスタの一例として、不純
物が添加される領域とキャリアが移動する領域とをヘテ
ロ接合界面によって空間的に分離することにより特に低
温におけるキャリアの移動度を増大して、一層の高速化
を実現しているヘテロ接合電界効果トランジスタがある
このヘテロ接合電界効果トランジスタの構造の一例を第
2図に示す。半絶縁性GaAs基板21上に、ノンドー
プのn型GaAs層22、これより電子親和力が小さい
砒化アルミニウムガリウム(Al)IGal−gAs)
層23、及び不純物濃度が例えば2X10”Cl11−
’程度のn型GaAs層24が設けられ、^lGaAs
層23は少なくともその一部分に例えば濃度2 XIO
”cna−3程度のドナー不純物を含んで、この層から
i型GaAs層22へ遷移した電子によってペテロ接合
界面近傍に2次元電子ガス22eが形成される。
前記n型GaAs層24にオーミック接触するソース及
びドレイン電極25が設けられ、この両電極間のn型G
aAs層24を選択的にエツチングし、^1GaAs層
23に接して前記2次元電子ガス22eの面濃度を制御
するゲート電極26が設けられる。
前記ソース及びドレイン電極25の形成にはリフトオフ
法が多く適用される。すなわちn型GaAs層24上に
レジスト膜を設け、電極を形成する領域のレジストを選
択的に除去して開口を形成し、この開口部分のn型Ga
As層24の表面を清浄化する前処理を行った後に、例
えばゲルマニウムを添加した金(AuGe)層と金(A
u)層とを蒸着法等によって1佳積し、レジスト膜を剥
離除去する。
次いで例えば温度450℃、時間1分間程度の加熱処理
により、AuGe層とGaAs層との相互拡散による合
金化を行い、合金領域27をi型GaAs層22に達す
る深さに形成する。
上述の電極材料堆積に先立つ前処理として従来行われて
いる方法には、例えば弗酸(IIF)、過酸化水素水(
H20□)及び水(H2O)の混合液を用いるウェトエ
ソチング法、硝酸(HNO+)溶液に浸漬して半導体基
体表面を酸化させた後に水洗を行う方法等が知られてお
り、これらの方法を複合して実施することも多い。
〔発明が解決しようとする問題点〕
ヘテロ接合電界効果トランジスタ等で従来行われている
前記の如きオーミック電極形成方法で得られる接触抵抗
値は、概ね0.4Ωmm程度以上である。
半導体集積回路装置の高集積化、高速化のためにトラン
ジスタ素子の微細化を進め、更に雑音を低減するために
は、オーミック電極の接触抵抗値が前記程度であること
は甚だ不都合でありその改善が強く要望されている。
〔問題点を解決するための手段〕
前記問題点は、化合物半導体基体の表面を水素ガスプラ
ズマによって処理し、次いで該半導体基体を酸化性酸性
溶液に浸漬し水洗を行った後に、該半導体基体にオーミ
ック接触する電極を該表面に形成する本発明による半導
体装置の製造方法により解決される。
〔作 用〕
本発明は化合物半導体基体へのオーミック電極形成に際
して、電極形成面の前処理を改善することにより接触抵
抗の低減を実現する。
すなわち本発明により、水素ガスプラズマによってGa
As等の半導体基体面上に残存する例えばカーボン、有
機物等の付着物を十分に除去し、かつ半導体基体の表面
状態を改善し、次いで例えばHNOl等の酸化性酸で処
理することにより、接触抵抗の低減が達成される。
〔実施例〕
以下本発明を第1図に工程順模式側断面図を示す、ヘテ
ロ接合電界効果トランジスタにかがる実施例により具体
的に説明する。
第1図fat参照 半絶縁性GaAs基板l上に、厚さ例えば1μm程度の
ノンドープのGaAs層2、例えば不純物濃度が2XI
Q”c+a−3、厚さが0.04pm程度のn型AI0
.3Gao、 tAS層3、例えば不純物濃度が2XI
Q”am−”、厚さが0.06−程度のn型GaAs層
4を順次積層してエピタキシャル成長する。この構成で
GaAs層2とAlGaAs層3とのへテロ接合界面近
傍に2次元電子ガス2eが形成される。
この半導体基体上にレジスト膜5を設け、半導体基体の
ソース及びドレイン電極を形成する領域を表出する開口
6を設ける。
第1図(b)参照 この半導体基体をプラズマ処理装置に収容し、水素(H
2)ガスを例えば圧力10Pa程度に処理装置に導入し
高周波電力を印加してプラズマを生成し、例えば時間1
分間程度、半導体基体をプラズマ処理する。
次いでこの半導体基体を硝酸溶液に例えば時間1分間程
度浸漬し、十分に水洗して乾燥する。
第1図(C)参照 この半導体基体上に蒸着法等により、例えばAuGe層
7a (!: ALI層7bとをそれぞれ20Ωm、3
50nm程度に堆積し、レジスト膜5を剥離除去してレ
ジスト膜上のこれらの層7a、7bをリフトオフし、ソ
ースおよびドレイン電極7が形成される。
次いで例えば温度450℃、時間1分間程度の合金化熱
処理を行って、GaAs層2に達する深さにAuGeと
GaAsとの合金領域8を形成する。
以降の製造プロセスは従来と同様である。
上述の実施例では約0.24Ωmmの接触抵抗が得られ
ている。これに対して、前記弗酸系エツチングを行った
比較試料の接触抵抗は約0.48Ω1IIIIl、前記
硝酸溶液浸漬と水洗のみを行った比較試料の接触抵抗は
約0.40Ωmmであり、本発明の効果が確認された。
以上の説明はへテロ接合電界効果トランジスタを対象と
しているが、本発明はこれに限られるものではなく、他
の化合物半導体装置についても、同等の効果を得ること
ができる。
〔発明の効果〕
以上説明した如く本発明によれば、化合物半導体装置の
オーミック電極の接触抵抗の低減が容易に達成され、ト
ランジスタ素子等を微細化して高性能、高集積度の化合
物半導体集積回路装置を実現する際に大きい効果が得ら
れる。
【図面の簡単な説明】
第1図はへテロ接合電界効果トランジスタにかかる本発
明の実施例を示す工程順模式側断面図、 第2図はへテロ接合電界効果トランジスタの構造の例を
示す模式側断面図である。 図において、 lは半絶縁性GaAs基板、 2はノンドープのGaAsjJ。 2eは2次元電子ガス、 3はn型^lGaAs層、 4はn型GaAs層、 5はレジスト膜、 6はレジスト膜の開口、 7はソース及びドレイン電極、 7aはAuGe層、 7bは篩層、 8は合金領域を示す。 寥 1 口

Claims (1)

  1. 【特許請求の範囲】 1、化合物半導体基体の表面を水素ガスプラズマによっ
    て処理し、次いで該半導体基体を酸化性酸性溶液に浸漬
    し水洗を行った後に、該半導体基体にオーミック接触す
    る電極を該表面に形成することを特徴とする半導体装置
    の製造方法。 2、前記化合物半導体基体の表面が、該半導体基体上に
    設けられたレジスト膜によって画定されていることを特
    徴とする特許請求の範囲第1項記載の半導体装置の製造
    方法。
JP27631184A 1984-12-28 1984-12-28 半導体装置の製造方法 Pending JPS61156812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27631184A JPS61156812A (ja) 1984-12-28 1984-12-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27631184A JPS61156812A (ja) 1984-12-28 1984-12-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61156812A true JPS61156812A (ja) 1986-07-16

Family

ID=17567684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27631184A Pending JPS61156812A (ja) 1984-12-28 1984-12-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61156812A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289818A (ja) * 1987-05-21 1988-11-28 Matsushita Electronics Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289818A (ja) * 1987-05-21 1988-11-28 Matsushita Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3147036B2 (ja) 化合物半導体装置及びその製造方法
JPS61156812A (ja) 半導体装置の製造方法
US5264379A (en) Method of making a hetero-junction bipolar transistor
JP2552058B2 (ja) GaAs MESFETデバイスの製造方法
JP2000174261A (ja) 化合物半導体装置
JPH0260222B2 (ja)
JPH06132521A (ja) Mis型半導体装置の製造方法
JP3520625B2 (ja) 半導体装置の製造方法
JPS5954271A (ja) 半導体集積回路装置
JP7392842B2 (ja) 半導体装置およびその製造方法
JPS60165764A (ja) 化合物半導体装置の製造方法
JPH022285B2 (ja)
EP0460429A2 (en) Method of making heterojunction bipolar transistor
JPH06244409A (ja) 化合物半導体基板の前処理方法
JPS61260679A (ja) 電界効果トランジスタ
JPS62143461A (ja) n型GaAsオ−ム性電極
JPH0472632A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH01144681A (ja) バイポーラトランジスタの製造方法
JPS61241972A (ja) 化合物半導体装置
JPS6218071A (ja) 半導体素子の製造方法
JPH0472383B2 (ja)
JPS62115831A (ja) 半導体装置の製造方法
JP2682032B2 (ja) 半導体装置の製造方法
JPS5955074A (ja) 半導体集積回路装置の製造方法
JP2004260118A (ja) 半導体装置、半導体装置の製造方法及び半導体装置応用システム