JPS5954271A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は半導体集積回路装置ｈ１特にエン・・ンスメン
トモードとディプリーションモードとの高４０。

子移動度トランジスタを含む半々腎７体集積回路装置に
関する。

（ｂｌ　　技術の背景 ４１を報処理装信等の能力の一層の向」−のために、こ
れに使用される半導体装筒の菌速化，低消費１Ｌ力化及
び高集私犬容量化が強く要求されている。

現在多用されているシリコｙ（Ｓｔ）半導体装置Ｑよ、
キャリアの移動度などの８１の物性によって高速化が制
約されるために、ガリウム・砒素（ＧａＡｓ）などのキ
ャリアの移動度がＳｉ　より遥に大きい化合物半導体を
用いて高速化，低消費電力化を笑現する努力が重ねられ
ている。

Ｇａ　Ａｓ等の化合物半導体を用いたトランジスタとし
ては、これらの化合物半導体における少数キャリアの寿
命が短いことなどの理由によって眼界効果トランジスタ
、特にショットキバリア形電界効果トランジスタもしく
は接合ゲート形電界効果トランジスタが主体とさｉｌて
いる。

更に化合物半導体のもつ今一つの利点であるペテロ接合
を形成して、不純物が添加される領域とキャリアがＭ、
動する領域とを空間的に分１＋１１１１．、キャリアの
移動度を特に低温においてＳｔＯ数１数子０イ８増大す
る高電子移動度トランジスタ（以下ＨＩ６１ＶＩ　Ｔと
略称する）が開発され、その実用化のためにＩＩＥＭＴ
Ｋよる集積回路を実すシする努力が市ねらノしでいる。

（ｃ）従来技術と問題点 ｆ（］！；ＭＴＫよる相補循回路全形成するｌこめには
、同一ノ、Ｉ：板上にエンハンスメント（Ｅｎｈａｎｃ
ｅｍｅｎｔ　）形１ｉＥＭＴとディグリーンヨｙ　（１
）ｏｐｌｅｔｉｏｎ）形１（ｈ：ＭＴと音形成すること
が必要ときれる。

既に知られているＨＥＭＴによる集積回路装置の一例を
第１図に示す断面図を該照して船、明する０図に示す如
く、半絶縁性ＱａＡｓ、４１＋板１上にノンドーグＧａ
Ａｓ　ｊ薪２とｎｕアルミニウム豐ガリウム・（ｉＬＩ
累（ＡｌＧａＡｓ　）　廣３及びｎ型ＧａＡｓ　Ｒｂ　
４か順次形成さｔｌて、ＡｌＧａＡｓ層３　ｉｔ　Ｇａ
Ａｓ　Ｍ　２及び４とヘテＩコ接合を形成している。

［ン１において領域Ｅにエンハンスメント形１■ＥＭＴ
。

領域Ｊ）にディグリージョン形ＩＬＥＭｉ”カミつ成き
れておシ、６＆び（ｉ　’はゲート電（帆、７及び７′
はソースん、極、８及び８′はドレイン電怜であり、廿
た９は素子分離領域をボす。

このような構造の１１．ＥＡｌｊ　Ｔ　Ｋお・いて６２
１、ｎ〕４シＡ７ＧａＡｓ層３ＩまＩ（ｉ子供鉛層と呼
は）１１、この層３がらノンドープＧａＡｓ　層２ヘヘ
デロ移１合ａ：介してノ′Ｇ移さ力、る′、ｉに子によ
って生成される知７子蓄積層（二次元Ｍｊ子ガス）５の
’ｒｉｉ−ｆ−α度を、り゛−ド屯極（ｊもしく　ｉｆ
：　６　’に印加さ）′１、る市川１ｃよって制御する
ことによって、ソース電極７もしくは７′とドレイン電
極８もしくは８′どの間のインピーダンスが制御さオし
てトランジスタが輛成される。

このネ（構造を有するＩＩＥＭＴにおいて、エンハンス
メントモード全朽成するために、ゲート′電極６ル成後
においてソース′酊極７とドレイン１柱極８との間のソ
ース−ドレイン電流Ｉｄｓが零（０）となる様に、ケー
ト電極６の形成に先立って、ｎ型ＧａＡｓ層４をｌｌｌ
１ｌ　ＩＩＩＩＩ性良くエツチングすることが必要であ
る。該ｎ型ＧＲＡＢ　ＪＣ４４は鵠蔽層と称される。

とのｌ〕型ＧａＡｓ遁蔽層４のエツチングは例えば弗化
水素（ＨＦ）系エツチング液を用いるウニｙトエソチン
グ、或いは二塩化二弗化炭素（Ｃσ、Ｆ、）系ガスを用
いるドライエツチングによって行なわれ、またゲートＴ
ｈＪｊ　６は例えばチタン（’Ｉ’ｉ）−白金（Ｐｔ）
−金（Ａｌｌ）ｋ被着してリフトオフ法によってバター
ニングすることによって形成される。

しかしながら、微細なゲート領域を溝状にエツチングす
ることによってソース−ドレイン市、流Ｉｄｓを制御す
ること及びこの海内にゲート知、極をＪｌ−ｊ成するこ
とは極めて固着てあり、かつ、エンハンスメント形ＨＥ
Ｍ、Ｔのゲート電極６と、ディプリーション形ＨＥＭＴ
のゲートＳ、極６′とはそれぞれ独立した別］二程で形
成しなけれＣ」：ならず、吊速化、高集積化を推進する
にあたって大きい障害となっている。

（ｄ）　　発明の目的 本発明はエンハンスメントモード及びティプリージョン
モードの１１ＴＩ〕ＭＴ素子全１’ｉｒニー半竹体ノー
、体に形成して、Ｉｊｉ期の重性を実現することか容）
もであり川し１性が優れて、特り的に１１５′度が而〈
故茜′・率の低い半冶体某積回路牙値をぜ供−４−不こ
とを目的とする。

（ｅ）　　発明の個成 本冗明の前記目的は、第１の半鳩体ｊ倫と、該第１の半
ダを体より電子親和力が不整く該第１の半導体層に恢し
てペテロ接合葡（→゛４成する第２の牛考体１１と、該
第２の半２が体層に４．シて該第２の平／、Ｃ）’、体
より大でかつ前記第１の半胃体以下の′電子、１ｊ１１
．第１】力をイ１する第３の半導体Ｉ叡とを含む半）、
ｌ、＋７体基体に、前６Ｌ、第１の半４を体層の前記へ
テロ１÷“合ゾＬ窃に発生する…、子苗、漬層を、ｔｉ
ｉ、Ｉ配電３の半々を体層に接しで設りられたゲー）　
１ｔ−ｙ極によって制御）１ｊする複数の半導体素子が
形成され、前記複数の半轡体素子番Ｊ：、前記第：３の
半導体層の表面にケートｌｌ＋、俊カー１！４１九にさ
れてディプリーションモード％４’、Ｉ＋　”ａ：　有
する半導体素子と、前言［；第３の半導体層の表１１１
１領域に選択的に酸素が漕入さｈ５て設けられたキャリ
アトラップ領１或−上にゲート↑Ｔｉ竹シカ１１１設さ
れエンハンスメントモードギｒ件を有する半導体素子と
を含むことを特徴とする千層体東稙回路装Ｊｉｆｆによ
り達成される。

すなわち本発明の半導体集、１．＋４回路装館によ、・
いては、甘ずディプリーションモードのＨＢ、Ｍ　Ｔ　
Ｋ　Ｊｉ；１合する結晶パラメータ音節えた半導体層が
エピタキシャル成長さね、エンハンスメントモードのｆ
ＩＥＭＴを形成するには、Ａ蔽層（前記従来例の１］型
ＧａＡ、ｓ　Ｉ鰭４　）のゲート電極近傍にキャリアト
ラップ領域全ｊ′、ＩＩ゛択的に設けることによってこ
の領域台空乏Ｊ曽Ｊ［７、ンヨノトキゴンタクト奮形成
するゲ−）　′；＋（，４すＩ近傍の空乏層をエンハン
スメントモードに適合する深きに拡大するものである。

なお、前自己キャリアトラップ領域を酸素（０）イオン
のデ！へ折曲注入によって形１１ｙ、する際し１．ｓ　
ｂ’：Ｊえは注入エネルギーｒｒｌ（ＫｅＶ〕乃−ｊ　
２　（１（ＫｃＶ）程度、　ド−ズ’Ｙ＋ｔ’；ａ：　
Ｉ　Ｘ　Ｉ　０１０乃至Ｉ　Ｘ　Ｈｌ”’　〔ｃｍ　　
”）程度としてＪち択制（ｉｌｌｌすることによってソ
ース−１゛レイン電流ＩＤ８　’ｃ充分に制σ１１する
ことができ、かつ、イオン注入後の製造工程において予
想される温度４５０（’Ｃ）、時間数分間程度の加熱処
理えよっては、殆んど特性の変化を生じない特徴を有す
る０（ｆ）　　発明の実施例 以下本発明′ｆ：実施例により図面を参照して具体的に
説明する。

第２図（ａ）乃ｎ（ｅ）ｌｄ同−ＧａＡｓ半嗜体基板上
にエンハンスメント形とディブリージョン形との］（Ｅ
ＭＴ′（ｉｌ−形成した不発り（」の実施例の主要製造
工程企示す断面図である。

第２図（ａ）参照 半絶縁性ＧａＡｓ基板ＩＪ上に、分子騨結晶成長法（Ｍ
ｏ１ｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘ３’　）も
しくは南機金属化学気相成長法（ＭｅｔａｌＯｒｇａｎ
ｉｃ　ＣｈｅｍｉｃａｌＶａｐｏｒ　Ｄｅ　−ｐｏｓｉ
ｔｉｏｎ　）等により、厚は約１〔）Ｚ７＋１）程度の
ノンドープＧａＡ　ｓ層１２、厚さ約４０　（ｎｍ　〕
〕Ｇ＋１／−＋−１不純物濃度ＩＸ　１０　”（ｃｒｎ
　”）ＷＩ＆のｎ　Ｕ’ｌ　ＡｌＧａＡｓ層１３及び厚
さ約１００［ｎ＋ｎ）程度、不純物濃度７×ＩＱ１７（
ｃｍ　”）程度のｎ型ＧａＡｓ層１４を側法エピタキシ
ャル成長きぜる。

前記ｎ型ＡｌＧａＡｓ　層１３はＴ１】、子供給層とな
り、この層１３からノンドープＧａＡｓ層１２へ′１］
、子が遷移して、このＧａＡ、ｓ　Ｎ　Ｉ　Ｚ内の内層
間のへテロ接合近傍に霜１子蓄積層１５が形成さノする
。

第２図（ｂ）姦照。

各素子のオーミｙり接触電極、すなわらソース↑わ、極
１７及び１７′並ひにドレイン′１″［」、極１８及び
１８′を形成する。その形成力法わＬ従来技術に従って
、例えば金・ゲルマニウム（ＡｕＧｅ　）　ｉ２０［ｎ
ｍ）４１′度次いで金（Ａｕ　）　’ｃ　３００　（ｎ
ｍ）程度抜溝してリフトオフ法又はエツチング法によっ
てバターニングし、温度４５０（’Ｃ）［積間３分間程
ｊ及の加熱処理をｈｊａすこと例よってＧａＡｓ等とＧ
ｅとを合金化し、Ａ’　　ミック接触用合苔化領域１７
ａ、　　］−７’ａ。

１８ａ及び１８′ａが形成される。

第２図（Ｃ）参照 次いで素子分離領域１９を形成する。本芙施１り１」に
、Ｉ−′−いては、ヘテロ接合−に８むエビタギ／ヤル
成長層を先金に法論するために、埋さ約１０ｉｍ）の、
−一 したマスク２０を設け、ＩＡ交素（０）イオンのエネル
ギー１５０　〔ＫｅＶ）　、’ｍ成度５Ｘ　１０１２シ
ｃｒｒｒ　　”月４１度のイオンＣ−人を行なって、素
子分離領域１９を一形成する。

と８２図（ｄ）参照 先に１ｉｉ１ｊ　＋、１１　した如く本実施例のエビタ
ギ／ヤル成長の結晶パラメータはテイグリーンコン形１
−Ｉ　ＥＡＩＩ　Ｔに適合する値である。従ってエンハ
ンスメント形１１ＥＭＴ　（ｒ？影形成るために釦１、
電子元梢層１５のエンハンスメント形Ｉ：ＩＥＭＴのグ
ー）　ｊｉＪｌ城と１゛る部分の名禎［ｈ、子面娘度（
二次元電子カス囲置瓜）奮制鉤することが必要である。

この蓄積′６子α１１礪度のｉｂ！＋　イ１ＩＩＪを不
づ１−明９＋’−おいては、エンハンスメント形ＨＪ！
；Ｍ　’ｆ’素子のグー１−頭載のｎ型ＧａＡｓ　／曽
１４に、キャリアトラノン領域２１を形成することによ
って実施する。

本実施例においては、先に形）Ｊ’ｙ、さｉｌだイオン
注入マスク２０のエンハンスメント形１１ＪεＮＩＴの
ケート領域に開口を設け、ソース−ドレイン電流ＩＤＳ
をモニタして、例えばエネルギー１０　（Ｋ、ｅＶ：］
　ｌ密度Ｉ　Ｘ　１０　”（ｃｍ　”　〕＆１ｔ（Ｄｐ
素（０：）１　オンノ注入を行うことによって、ｎ型Ｇ
ａＡｓ層１４のマヌク２０の開口位値、の表面近傍にキ
ャリアトラップ領域２１を設ける。

第２図（ｅ）参跡 ｎｉ１記マスク２０をその最下層をなすフートレジスト
ヲ剥離することによって除去する。次いでリングラフィ
法によってゲート１１ワ極パターンケ設けたレジストを
介して、例えばＴ　ｉ　’ｓ：　＃−さ２０〔ｎｍ）　
ｒＰｔ、’ａｊ”１さ５０Ｃｎｍ：ｌ、ＡｕｋＦｊ’−
さ３００［ｎ＋ｒ＋）しｉｍｊ直次直着破着フトオフ全
行々う７Ｊど既に知られている方法によって、ゲート電
極１６及び１６′を形成する。

以」二の如き製造方法によって、遮蔽１＠　１４の表面
に直接形成でれたゲート電極１６′を含むディブリーフ
１７形ＩＩＥＭＴと、該遮蔽層１４の領域２１への選択
的な０＋イオンの注入によってゲート電極１６１り下の
電子蓄積層１５０′電子面密度がｉｔｉ＋制御されてエ
ンハンスメンＭｌ？とさＪまたＨＥＭ’ｒとを含み、各
Ｊ（ＥＭＴ素子間に素子分離領域」９を備えた集積回路
装置が形成される。

以上説明した本実が（ｉ例においてにｌ５、ｎ型Ｇ　ａ
　Ａ　ｓ）會１４のゲート領域のキャリア濃度７１山御
％）　Ｑ　　イオンの注入によって行なっているが、０
　イオン注入によるキャリア濃度制御はイオンｔ１−人
後の加熱処理を２行なわないために、活性化の１こめの
加熱処理を必要とするアクセプタ不純、物もしくｄドナ
ー不純物のイオン注入による】：ｊＱ択的キャリア濃度
制御において避けることが不可能な半導体結晶及びペテ
ロ接合界面の熱的損傷が防止される０本発明の構造にお
いては、先に「１５■−明１７だ従来例における微細な
パターンの選択的エツチングを施し、これによって形Ｊ
或された溝内にケート霜、極を配設し、配線と接続する
などの構造的困難がＪＷＩ除され、また形成されるエン
ハンスメント形Ｊ−１ＥＭＴの時性の制御も用油である
。

更に本発すＪの集積回路装置は、エンノ・ンスメント、
１イブリ一シ日ンの何れのモードについても導電、チャ
ネルは１１Ｌ子蓄粕Ｉ佃であって、デイブリーションモ
ードケ実現するためにｉｔ、子蓄積階の位ｌｆｔＭにド
ナー不純物を堝入する構造の如く旬、−ｉ′−移動Ｉｆ
が低下することがない０ （ｇ）　　発明の詳細 な説明した如く本発明によれば、エン／・ンスメントモ
ードの１−（ＥＭＴ素子とディシリ−ジョンモードのＨ
ＥＭＴ素子と金含む集積回路装置代について、所期の慣
性を再現性良く実現することが賓易となり、゛まブを形
状が平坦化されて電極形成などもｈ易となって、高速ｉ
ｒｌ劇システム宿・の’Ｊ！、　ＩＪＪ　＆＜大きく寄
与する。

【図面の簡単な説明】

とれ１図はＨＥＭＴによる集積回路装置の従来例１示す
断面図、第２図（ａ）乃至（ｅ）は本発明の実施例の主
要製造工程を示す断面図である０ 図において、１１は半絶縁性ＧａＡｓ基板、１２はノン
ドープＧａＡｓ層、１３はｎｆｉす！　ＡｌＧａΔＳｌ
ｌ。 Ｊ４は１１型ＧａＡｓ　ｆｍ＋　　”は′０工子蓄積層
、１６及び１６′はゲート電極、１７及び１７′ｔまソ
ースη）、極、１８及び１Ｂ’ｌｒｊドレイン霜、極、
１９は素子分離領域、２１ｔｄキヤリアトラツプ領域を
示す０第１図 見２　図 見２図

Claims (1)

1. 【特許請求の範囲】 第１の半導体層と、該第】の半導体よシミ子親和力が小
   さく該第１の半導体層に接してヘデロ接合を構成する第
   ２の半導体層と、該第２の半導体層に接して該第２の半
   導体よシ大でかつ前Ｈ〔也１１の半導体以下の電子親和
   力を有する第３の半４に？体層とを含む半導体基体に、
   前記第１の半導体層の前記へテロ接合近傍に発生する電
   子蓄積層を、前記第３の半導体層圧接して設けられたゲ
   ート電極によって制御する複数の半導体素子が形成され
   、前記複数の半導体素子は、前記第３の半導体層の表面
   にデー８フ モード特性を有する半導体素子と前記第３の半導体層の
   表■１領域に選択的に酸素が導入されて設けられたキャ
   リアトラップ領域上にグー）　ＩＪｊ＝極が配設されエ
   ンハンスメントモード特性を有する半導体素子とを含む
   こと金特依とする半導体集積回路装置。