JPS63289818A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63289818A JPS63289818A JP12430087A JP12430087A JPS63289818A JP S63289818 A JPS63289818 A JP S63289818A JP 12430087 A JP12430087 A JP 12430087A JP 12430087 A JP12430087 A JP 12430087A JP S63289818 A JPS63289818 A JP S63289818A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- semiconductor substrate
- dry etching
- positive resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000001312 dry etching Methods 0.000 claims abstract description 20
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 15
- 238000012545 processing Methods 0.000 abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 4
- 239000007789 gas Substances 0.000 abstract description 4
- 239000001301 oxygen Substances 0.000 abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 229920000642 polymer Polymers 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 238000005530 etching Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010306 acid treatment Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積回路素子形成を目的とした、半導体装置
の製造方法に関するものである。
の製造方法に関するものである。
従来の技術
半導体装ｌを製造する工程内で、半導体基板上に形成さ
れた被膜を加工する方法は、ドライエツチングと、ウェ
ットエツチングとがある。近年、半導体装置の微細パタ
ーン化に伴い、高精度加工の可能な、ドライエツチング
が主流となりつつある。
れた被膜を加工する方法は、ドライエツチングと、ウェ
ットエツチングとがある。近年、半導体装置の微細パタ
ーン化に伴い、高精度加工の可能な、ドライエツチング
が主流となりつつある。
以下に、従来の半導体基板上に形成された被膜のドライ
エツチング、および引き続きレジスト形成が行なわれる
半導体装置の製造方法について説明する。
エツチング、および引き続きレジスト形成が行なわれる
半導体装置の製造方法について説明する。
第３図Ａにおいて、Ｐ十拡散層７ａとＰ＋拡散層７ｂと
で囲まれた領域には、アルミニウム配線形成前のＮＰＮ
トランジスタが形成されている。
で囲まれた領域には、アルミニウム配線形成前のＮＰＮ
トランジスタが形成されている。
Ｐ＋拡散層７ｂの左側には、Ｎ十拡散層８ａが形成され
ている。さらに、シリコン基板表面は、熱酸化により形
成された熱酸化膜２（厚さ約２０００Ａ）、その後、減
圧ＣＶＤ法で形成されたＰ Ｓ Ｇ１１Ｉ３（厚さ約２
０００Ａ）で覆われているが、Ｎ十拡散層８ａ上の熱酸
化膜２とＰＳＧ膜３の一部分は、レジストの露光・現像
及びエツチングの工程により開口されている。その後、
減圧ＣＶＤ法で、窒化ケイ素膜４を約６００Ａ成長して
いる。また、Ｎ＋拡散層８ａ上の開口部上の窒化ケイ素
膜４上に、露光・現像によりポジレジスト５ａ（厚さ１
．３μｍ）を形成している。
ている。さらに、シリコン基板表面は、熱酸化により形
成された熱酸化膜２（厚さ約２０００Ａ）、その後、減
圧ＣＶＤ法で形成されたＰ Ｓ Ｇ１１Ｉ３（厚さ約２
０００Ａ）で覆われているが、Ｎ十拡散層８ａ上の熱酸
化膜２とＰＳＧ膜３の一部分は、レジストの露光・現像
及びエツチングの工程により開口されている。その後、
減圧ＣＶＤ法で、窒化ケイ素膜４を約６００Ａ成長して
いる。また、Ｎ＋拡散層８ａ上の開口部上の窒化ケイ素
膜４上に、露光・現像によりポジレジスト５ａ（厚さ１
．３μｍ）を形成している。
その後、ポジレジスト５ａを選択エツチング用のマスク
として用いて、窒化ケイ素膜４を、ＣＦ４＋０２ガスプ
ラズマドライエツチングした（第３図Ｂ）。さらに、ポ
ジレジスト５ａを酸素プラズマエツチングにて除去しく
第３図Ｃ）、その後、素子のアルミニウム配線とのコン
タクト窓を開口するために、ポジレジスト５ｂを形成し
た（第３図Ｄ）。さらに、形成されたポジレジスト５ｂ
を選択エツチングマスクとして、ＰＳＧ膜３と熱酸化膜
２をフッ酸系の藁品でウェットエツチングしたく第３図
Ｅ）。その後、ポジレジスト５ｂを除去しアルミニウム
配線９ａ〜９ｅを形成し、保護膜１１を形成したのが最
終製品（第３図Ｆ）である。
として用いて、窒化ケイ素膜４を、ＣＦ４＋０２ガスプ
ラズマドライエツチングした（第３図Ｂ）。さらに、ポ
ジレジスト５ａを酸素プラズマエツチングにて除去しく
第３図Ｃ）、その後、素子のアルミニウム配線とのコン
タクト窓を開口するために、ポジレジスト５ｂを形成し
た（第３図Ｄ）。さらに、形成されたポジレジスト５ｂ
を選択エツチングマスクとして、ＰＳＧ膜３と熱酸化膜
２をフッ酸系の藁品でウェットエツチングしたく第３図
Ｅ）。その後、ポジレジスト５ｂを除去しアルミニウム
配線９ａ〜９ｅを形成し、保護膜１１を形成したのが最
終製品（第３図Ｆ）である。
第３図Ｆのうち、Ｐ十拡散層７ａとＰ十拡散層７ｂとで
囲まれた領域には、ＮＰＮトランジスタが形成されてお
り、アルミニウム配線９ａ、９ｂ。
囲まれた領域には、ＮＰＮトランジスタが形成されてお
り、アルミニウム配線９ａ、９ｂ。
９ｃはそれぞれ、ＮＰＮトランジスタのコレクタ電極、
ベース電極、エミッタ電極に相当する。さらに、Ｐ十拡
散層７ｂの左側領域には、窒化ケイ素膜４を眉間絶縁膜
としたコンデンサが形成されており、アルミニウム配線
９ｄ、９ｅがそれぞれ、コンデンサの両電極である。
ベース電極、エミッタ電極に相当する。さらに、Ｐ十拡
散層７ｂの左側領域には、窒化ケイ素膜４を眉間絶縁膜
としたコンデンサが形成されており、アルミニウム配線
９ｄ、９ｅがそれぞれ、コンデンサの両電極である。
発明が解決しようとする問題点
しかしながら、上記の従来の方法では、窒化ケイ素膜４
のドライエツチング時に、ＰＳＧ膜３膜面表面質層６が
形成されてしまい、酸素プラズマエツチングによる、ポ
ジレジスト除去工程によってもこの変質層６は除去され
ない。そのため、引き続きポジレジスト５ｂを形成する
と、変質層６の影響で、ポジレジスト５ｂの密着力が低
下し、ポジレジスト５ｂを選択エツチング用マスクとし
て、ＰＳＧ膜３と、熱酸化膜２をウェットエツチングす
ると、エツチング時の横広がり（以下サイドエッチと記
す）が太き（なってしまう。
のドライエツチング時に、ＰＳＧ膜３膜面表面質層６が
形成されてしまい、酸素プラズマエツチングによる、ポ
ジレジスト除去工程によってもこの変質層６は除去され
ない。そのため、引き続きポジレジスト５ｂを形成する
と、変質層６の影響で、ポジレジスト５ｂの密着力が低
下し、ポジレジスト５ｂを選択エツチング用マスクとし
て、ＰＳＧ膜３と、熱酸化膜２をウェットエツチングす
ると、エツチング時の横広がり（以下サイドエッチと記
す）が太き（なってしまう。
そのため、極端な場合には、Ｎ＋拡散層へのコンタクト
窓がサイドエッチの大きいことにより、隣接したＰ型拡
散層まで広がってしまい、トランジスタ特性が得られな
（なる。さらに、サイドエッチの大きいことにより、コ
ンタクト窓がアルミニウム配線よりも太き（なると、ア
ルミニウム配線で、充分にコンタクト窓を被覆できず、
トランジスタ特性が低下する。つまり、ドライエツチン
グ時に形成されてしまう変質層のために、引き続き行な
われるレジストの密着力が低下し、そのレジストを用い
た選択エツチングが高精度で行えないという欠点を有し
ていた。
窓がサイドエッチの大きいことにより、隣接したＰ型拡
散層まで広がってしまい、トランジスタ特性が得られな
（なる。さらに、サイドエッチの大きいことにより、コ
ンタクト窓がアルミニウム配線よりも太き（なると、ア
ルミニウム配線で、充分にコンタクト窓を被覆できず、
トランジスタ特性が低下する。つまり、ドライエツチン
グ時に形成されてしまう変質層のために、引き続き行な
われるレジストの密着力が低下し、そのレジストを用い
た選択エツチングが高精度で行えないという欠点を有し
ていた。
本発明は上記従来の問題点を解決するもので、ドライエ
ツチング後の半導体基板表面変質層を改善し、その直後
に形成されるポジレジストの密着力を向上させる半導体
装置の製造方法を提供することにある。
ツチング後の半導体基板表面変質層を改善し、その直後
に形成されるポジレジストの密着力を向上させる半導体
装置の製造方法を提供することにある。
問題点を解決するための手段
この目的を達成するために、本発明の半導体装面の製造
方法は、半導体基板上に形成された被形成膜をドライエ
ツチングする工程と、前記ドライエツチングの後、前記
半導体基板を発煙硝酸処理する工程と、前記半導体基板
上にレジストを形成する工程とから構成されている。
方法は、半導体基板上に形成された被形成膜をドライエ
ツチングする工程と、前記ドライエツチングの後、前記
半導体基板を発煙硝酸処理する工程と、前記半導体基板
上にレジストを形成する工程とから構成されている。
作用
この構成によって、半導体基板上に形成された被形成膜
をドライエツチングした時に発生してしまう変質層を改
善することが可能となり、引き続き実施されるレジスト
形成時の、半導体基板とレジストの密着力を向上させる
ことができる。
をドライエツチングした時に発生してしまう変質層を改
善することが可能となり、引き続き実施されるレジスト
形成時の、半導体基板とレジストの密着力を向上させる
ことができる。
実施例
以下、本発明を、一実施例により、図面を参照して詳し
く説明する。
く説明する。
第１図Ａにおいて、Ｐ十拡散層７ａとＰ十拡散層７ｂで
囲まれた領域には、アルミニウム配線形成前のＮＰＮ
トランジスタが形成されている。
囲まれた領域には、アルミニウム配線形成前のＮＰＮ
トランジスタが形成されている。
Ｐ′″拡散層７ｂの左側にはＮ＋拡散層８ａが形成され
ている。さらにシリコン基板表面には、熱酸化により形
成された熱酸化膜２（厚さ約２０００Ａ）、その後、減
圧ＣＶ Ｄ法で形成された厚さ約２０００ＡのＰＳＧ膜
３で覆われているが、Ｎ＋拡散層ｓａ上の熱酸化膜２と
ＰＳＧ膜３の一部分は、レジストの露光・現像及びエツ
チングの工程により開口されている。その後、減圧ＣＶ
Ｄ法で、窒化ケイ素膜４を約６００Ａ成長している。
ている。さらにシリコン基板表面には、熱酸化により形
成された熱酸化膜２（厚さ約２０００Ａ）、その後、減
圧ＣＶ Ｄ法で形成された厚さ約２０００ＡのＰＳＧ膜
３で覆われているが、Ｎ＋拡散層ｓａ上の熱酸化膜２と
ＰＳＧ膜３の一部分は、レジストの露光・現像及びエツ
チングの工程により開口されている。その後、減圧ＣＶ
Ｄ法で、窒化ケイ素膜４を約６００Ａ成長している。
またＮ＋拡散層８ａ上の開口部上の窒化ケイ素漠４上に
、露光・現像によりポジレジスト５ａ（厚さ１．３μ１
１）を形成している。
、露光・現像によりポジレジスト５ａ（厚さ１．３μ１
１）を形成している。
その後、ポジレジスト５ａを選択エツチング用のマスク
として用いて、窒化ケイ素膜４を、ＣＦ４＋０２ガスプ
ラズマドライエツチングしたく第３図Ｂ）。ところが、
窒化ケイ素膜４を、ＣＦ４ ＋０２ガスプラズマドライ
エツチングすると、ＰＳＧ膜３上に、Ｃ−Ｆポリマーと
推定される変質層６が形成されてしまう（第３図Ｂ）。
として用いて、窒化ケイ素膜４を、ＣＦ４＋０２ガスプ
ラズマドライエツチングしたく第３図Ｂ）。ところが、
窒化ケイ素膜４を、ＣＦ４ ＋０２ガスプラズマドライ
エツチングすると、ＰＳＧ膜３上に、Ｃ−Ｆポリマーと
推定される変質層６が形成されてしまう（第３図Ｂ）。
ここまでは従来例と同一であるが、その後、ポジレジス
ト５ａを酸素プラズマエツチングによって半分程度除去
しても、変質層６は除去されない（第３図Ｃ）。ところ
が、この後、発煙硝酸処理を３０分程度行うと、残りの
ポジレジスト５ａが除去されると同時に、上記変質層６
が改善される（第１図Ｄ〉。ここで用いた発煙硝酸処理
は、フィルターを通して発煙硝酸を循環濾過させている
バスに、３０分程度シリコンウェハーを浸す方式を適用
したが、循環濾過していない発煙硝酸バスを３つ程度用
いて、シリコン基板をその３つのバスへ１０分毎に浸す
方式を適用しても良い。
ト５ａを酸素プラズマエツチングによって半分程度除去
しても、変質層６は除去されない（第３図Ｃ）。ところ
が、この後、発煙硝酸処理を３０分程度行うと、残りの
ポジレジスト５ａが除去されると同時に、上記変質層６
が改善される（第１図Ｄ〉。ここで用いた発煙硝酸処理
は、フィルターを通して発煙硝酸を循環濾過させている
バスに、３０分程度シリコンウェハーを浸す方式を適用
したが、循環濾過していない発煙硝酸バスを３つ程度用
いて、シリコン基板をその３つのバスへ１０分毎に浸す
方式を適用しても良い。
その後、素子のアルミニウム配線とのコンタクト窓を開
口するためにポジレジスト５ｂを形成した（第１図Ｅ）
。さらに、形成されたポジレジスト５ｂを選択エツチン
グマスクとして、ＰＳＧ膜３と熱酸化膜２をフッ酸系の
薬品でウェットエツチングした（第１図Ｆ）。その後、
ポジレジスト５ｂを除去してアルミニウム配線９ａ〜９
ｅを形成し、保護膜１１を形成したのが最終製品（第１
図Ｇ）である。
口するためにポジレジスト５ｂを形成した（第１図Ｅ）
。さらに、形成されたポジレジスト５ｂを選択エツチン
グマスクとして、ＰＳＧ膜３と熱酸化膜２をフッ酸系の
薬品でウェットエツチングした（第１図Ｆ）。その後、
ポジレジスト５ｂを除去してアルミニウム配線９ａ〜９
ｅを形成し、保護膜１１を形成したのが最終製品（第１
図Ｇ）である。
第１図Ｇのうち、Ｐ＋拡散層７ａとＰ＋拡散層７ｂで囲
まれた領域には、ＮＰＮトランジスタが形成されており
、アルミニウム配置９ａ、９’ｂ。
まれた領域には、ＮＰＮトランジスタが形成されており
、アルミニウム配置９ａ、９’ｂ。
９ｃはそれぞれ、ＮＰＮ トランジスタのコレクタ電極
、ベース電極、エミッタ電極に相当する。さらに、Ｐ＋
拡散層７ｂの左側領域には、窒化ケイ素膜４を眉間絶縁
膜としたコンデンサが形成されており、アルミニウム配
線９ｄ、９ｅがそれぞれ、コンデンサの両電極である。
、ベース電極、エミッタ電極に相当する。さらに、Ｐ＋
拡散層７ｂの左側領域には、窒化ケイ素膜４を眉間絶縁
膜としたコンデンサが形成されており、アルミニウム配
線９ｄ、９ｅがそれぞれ、コンデンサの両電極である。
以上のように本実施例によれば、ＮＰＮ トランジスタ
形成後に、窒化ケイ素膜を絶縁膜として用いたコンデン
サー容量を形成する場合の、窒化ケイ素膜４のドライエ
ツチング後の、レジスト除去工程に、発煙硝酸処理（第
１図Ｄ）を付は加えることにより、窒化ケイ素膜４のド
ライエツチング時に形成されるＰＳＧ膜上変質層６を改
善することが可能となり、そのため、引き続き行なわれ
るポジレジスト５ｂ形成時の、ポジレジスト５ｂの密着
力が向上し、ＰＳＧ膜３と熱酸化膜２の高精度加工が可
能となった。そのため、Ｎ十拡散層へのコンタクト窓が
、他の拡散層まで広がったり、また、コンタクト窓が広
くなりすぎて、アルミニウム配線でコンタクト窓を被覆
できなくなるという問題点を大幅に減少することが、さ
らにコンタクト窓形成時のマスク合せ誤差の許容度も大
きくなる。
形成後に、窒化ケイ素膜を絶縁膜として用いたコンデン
サー容量を形成する場合の、窒化ケイ素膜４のドライエ
ツチング後の、レジスト除去工程に、発煙硝酸処理（第
１図Ｄ）を付は加えることにより、窒化ケイ素膜４のド
ライエツチング時に形成されるＰＳＧ膜上変質層６を改
善することが可能となり、そのため、引き続き行なわれ
るポジレジスト５ｂ形成時の、ポジレジスト５ｂの密着
力が向上し、ＰＳＧ膜３と熱酸化膜２の高精度加工が可
能となった。そのため、Ｎ十拡散層へのコンタクト窓が
、他の拡散層まで広がったり、また、コンタクト窓が広
くなりすぎて、アルミニウム配線でコンタクト窓を被覆
できなくなるという問題点を大幅に減少することが、さ
らにコンタクト窓形成時のマスク合せ誤差の許容度も大
きくなる。
第２図Ａ、Ｂにより、本実施例の効果を示す。
第２図Ａに開口部の形状断面および寸法を示す。
第２図Ｂの横軸は、試料名を示す。従来方式（ａ。
ｂ、ｃ）及び本実施例（ｄ、ｅ、ｆ）と、それぞＣ
れ３枚のシリコン基板について、基板内２点ずつ測定を
行った。縦軸は、ウェットエツチング後の開口部寸法で
あり、開口部上部の開口部長さをｅｌ 、開口部下部の
開口部長さをｅ２として示した。また、レジスト開口部
寸法ｅは、３．６ｕｍである。
行った。縦軸は、ウェットエツチング後の開口部寸法で
あり、開口部上部の開口部長さをｅｌ 、開口部下部の
開口部長さをｅ２として示した。また、レジスト開口部
寸法ｅは、３．６ｕｍである。
第２図Ｂから明らかに、本実施例は従来例に比較して、
開口部寸法＜ｅｌ−ｅ２とも）が、レジスト開口部寸法
に近い、即ちサイドエッチが少いことがわかる。トラン
ジスタ特性に大きく影響を与えるのは開口部下部寸法ｅ
２であるが、レジスト開口部寸法ｅが３．６μｍこ対し
て、従来例では開口部下部寸法ｅ２が４．４μ醜、本実
施例では開口部下部寸法が４．０ｕ■であり、サイドエ
ッチ（ｉ！２ｆりは、従来例が０．８ｕｖａ、本実施例
が０．４μ閤となり、本実施例では、レジストの密着性
が向上したことにより、サイドエッチを従来例の５０％
にまで減少させることができた。
開口部寸法＜ｅｌ−ｅ２とも）が、レジスト開口部寸法
に近い、即ちサイドエッチが少いことがわかる。トラン
ジスタ特性に大きく影響を与えるのは開口部下部寸法ｅ
２であるが、レジスト開口部寸法ｅが３．６μｍこ対し
て、従来例では開口部下部寸法ｅ２が４．４μ醜、本実
施例では開口部下部寸法が４．０ｕ■であり、サイドエ
ッチ（ｉ！２ｆりは、従来例が０．８ｕｖａ、本実施例
が０．４μ閤となり、本実施例では、レジストの密着性
が向上したことにより、サイドエッチを従来例の５０％
にまで減少させることができた。
なお、本実施例では、シリコン基板の上に熱酸化膜、Ｐ
ＳＧ膜、窒化ケイ素膜を、この順で形成した例を述べた
が、熱酸化膜・ＰＳＧ膜・窒化ケイ素膜の３層構造でな
くても良いし、他の材質（たとえばＮＳＣ等）でも同様
の効果が得られる。
ＳＧ膜、窒化ケイ素膜を、この順で形成した例を述べた
が、熱酸化膜・ＰＳＧ膜・窒化ケイ素膜の３層構造でな
くても良いし、他の材質（たとえばＮＳＣ等）でも同様
の効果が得られる。
また、本実施例では、発煙硝酸処理を、レジスト除去と
、変質層の改善という両者の目的を兼ねて使用したが特
にレジスト除去と兼用させる必要はなく、単独に、変質
層の改善だけのために使用しても良い。
、変質層の改善という両者の目的を兼ねて使用したが特
にレジスト除去と兼用させる必要はなく、単独に、変質
層の改善だけのために使用しても良い。
発明の効果
本発明によれば、半導体基板上に形成された被膜を、ド
ライエツチングした後、前記半導体基板を発煙硝酸処理
することにより、引き続き形成されるレジストの密着力
を向上させることができ、そのレジストを用いた高精度
の加工を実現させることができる。
ライエツチングした後、前記半導体基板を発煙硝酸処理
することにより、引き続き形成されるレジストの密着力
を向上させることができ、そのレジストを用いた高精度
の加工を実現させることができる。
第１図Ａ−Ｇは本発明の一実施例における半導体装置の
製造方法の工程断面図、第２図は本発明と従来例の効果
を比較した特性図、第３図Ａ−Ｆは従来の半導体装置の
製造方法の工程断面図である。 １・・・・・・シリコン基板、２・・・・・・熱酸化膜
、３・・・・・・ＰＳＧ膜、４・・・・・・窒化ケイ素
膜、５ａ、５ｂ・・・・・・ポジレジスト、６・・・・
・・変質層、７ａ、７ｂ。 ７ｃ・・・・・・Ｐ十拡散層、８ａ、８ｂ・・・・・・
Ｎ十拡散層、９ａ〜９ｅ・・・・・・アルミニウム配線
、１０・・・・・・エピタキシャル層、１１・・・・・
・保護膜。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 イー一−ンソコン４【不（ 光（米２木Ｋ 、＆＊槽夕門第３
図 第３図 ｂ
製造方法の工程断面図、第２図は本発明と従来例の効果
を比較した特性図、第３図Ａ−Ｆは従来の半導体装置の
製造方法の工程断面図である。 １・・・・・・シリコン基板、２・・・・・・熱酸化膜
、３・・・・・・ＰＳＧ膜、４・・・・・・窒化ケイ素
膜、５ａ、５ｂ・・・・・・ポジレジスト、６・・・・
・・変質層、７ａ、７ｂ。 ７ｃ・・・・・・Ｐ十拡散層、８ａ、８ｂ・・・・・・
Ｎ十拡散層、９ａ〜９ｅ・・・・・・アルミニウム配線
、１０・・・・・・エピタキシャル層、１１・・・・・
・保護膜。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 イー一−ンソコン４【不（ 光（米２木Ｋ 、＆＊槽夕門第３
図 第３図 ｂ
Claims (1)
- 半導体基板上に形成された被膜をドライエッチングする
工程と、前記ドライエッチングの後、前記半導体基板を
発煙硝酸処理する工程と、前記半導体基板上にレジスト
を形成する工程とを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124300A JPH088236B2 (ja) | 1987-05-21 | 1987-05-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124300A JPH088236B2 (ja) | 1987-05-21 | 1987-05-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63289818A true JPS63289818A (ja) | 1988-11-28 |
| JPH088236B2 JPH088236B2 (ja) | 1996-01-29 |
Family
ID=14881923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124300A Expired - Fee Related JPH088236B2 (ja) | 1987-05-21 | 1987-05-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088236B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042834A (ja) * | 1983-08-19 | 1985-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS60213025A (ja) * | 1984-04-09 | 1985-10-25 | Sanyo Electric Co Ltd | レジスト塗布方法 |
| JPS61156812A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-05-21 JP JP62124300A patent/JPH088236B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042834A (ja) * | 1983-08-19 | 1985-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS60213025A (ja) * | 1984-04-09 | 1985-10-25 | Sanyo Electric Co Ltd | レジスト塗布方法 |
| JPS61156812A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088236B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63289818A (ja) | 半導体装置の製造方法 | |
| JPS61187236A (ja) | 半導体装置の製造方法 | |
| JP2678049B2 (ja) | 半導体装置の洗浄方法 | |
| KR100264237B1 (ko) | 홀 형성방법 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS5845810B2 (ja) | パタ−ンの形成方法 | |
| JPS6056287B2 (ja) | 半導体装置の製造方法 | |
| JPS63119549A (ja) | 半導体素子の製造方法 | |
| JPS583230A (ja) | 半導体装置の製造方法 | |
| JPS61113260A (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPH0481323B2 (ja) | ||
| JPS59152643A (ja) | 配線形成方法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JPH03198365A (ja) | 半導体装置の製造方法 | |
| JPS5968951A (ja) | 半導体装置及びその製造方法 | |
| JPS6030174A (ja) | 高周波用半導体装置の製造方法 | |
| JPH02199835A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01145870A (ja) | 半導体装置の製造方法 | |
| JPH0444226A (ja) | 半導体装置の製造方法 | |
| JPH04219932A (ja) | 半導体装置の製造方法 | |
| JPS6212131A (ja) | 半導体装置の製造方法 | |
| JPS5816536A (ja) | 半導体装置の製造方法 | |
| JPS6326544B2 (ja) | ||
| JPS5811731B2 (ja) | ハンドウタイソウチノセイゾウホウホウ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |