JPS6115518B2 - - Google Patents
Info
- Publication number
- JPS6115518B2 JPS6115518B2 JP54037902A JP3790279A JPS6115518B2 JP S6115518 B2 JPS6115518 B2 JP S6115518B2 JP 54037902 A JP54037902 A JP 54037902A JP 3790279 A JP3790279 A JP 3790279A JP S6115518 B2 JPS6115518 B2 JP S6115518B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- semiconductor memory
- memory device
- line load
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
本発明は消費電力を低減した半導体記憶装置に
関するものである。
関するものである。
半導体記憶装置は、直流電源から電力を供給さ
れて動作するものであり、スタテイツク型半導体
記憶装置は、ダイナミツク型半導体記憶装置に比
較して、メモリセルに保持電流を定常的に流す
為、消費電力が大きいものであるが、リフレツシ
ユ動作を必要としない利点があり、高速動作が可
能である。このようなスタテイツク型半導体記憶
装置の従来の回路構成は例えば第１図、第２図に
示されるものである。
れて動作するものであり、スタテイツク型半導体
記憶装置は、ダイナミツク型半導体記憶装置に比
較して、メモリセルに保持電流を定常的に流す
為、消費電力が大きいものであるが、リフレツシ
ユ動作を必要としない利点があり、高速動作が可
能である。このようなスタテイツク型半導体記憶
装置の従来の回路構成は例えば第１図、第２図に
示されるものである。
第１図において、Q1〜Q4はビツト線負荷トラ
ンジスタ、B1〜B4はビツト線、C1，C2はスタテ
イツク型メモリセル、Ｗはワード線、Q5，Q6，
Q9及びQ7，Q8，Q10はセンスアンプSAと共にセ
ンス回路を構成するトランジスタ、Q15，Q16は
センスバスの負荷トランジスタ、Y1，Y2はコラ
ム（列）選択信号をそれぞれ示す。
ンジスタ、B1〜B4はビツト線、C1，C2はスタテ
イツク型メモリセル、Ｗはワード線、Q5，Q6，
Q9及びQ7，Q8，Q10はセンスアンプSAと共にセ
ンス回路を構成するトランジスタ、Q15，Q16は
センスバスの負荷トランジスタ、Y1，Y2はコラ
ム（列）選択信号をそれぞれ示す。
スタテイツク型メモリセルC1，C2の構成は例
えば第２図に示すように、トランジスタQ11〜
Q14及び負荷抵抗R1，R2とからなり、トランジス
タQ13，Q14は書込み又は読出し時にワード線Ｗ
選択信号により動作されてオンとなるものであ
る。
えば第２図に示すように、トランジスタQ11〜
Q14及び負荷抵抗R1，R2とからなり、トランジス
タQ13，Q14は書込み又は読出し時にワード線Ｗ
選択信号により動作されてオンとなるものであ
る。
さて第１図、第２図の構成においてはビツト線
負荷トランジスタQ1，Q2…はビツト線B1，B2…
の本数分あり、各ビツト線のレベルを決定するた
めに用いられているものであるが、常時オンの状
態にあるためメモリセルの動作時にコラムの選
択、非選択に係わりなくかなりの電力を消費する
という欠点がある。
負荷トランジスタQ1，Q2…はビツト線B1，B2…
の本数分あり、各ビツト線のレベルを決定するた
めに用いられているものであるが、常時オンの状
態にあるためメモリセルの動作時にコラムの選
択、非選択に係わりなくかなりの電力を消費する
という欠点がある。
即ちメモリセルの動作時（書込み又は読出し
時）にはビツト線負荷トランジスタQ1，Q3…及
びメモリセルのトランジスタQ13を介してQ11へ
或いはビツト線負荷トランジスタQ2，Q4…及び
メモリセルのトランジスタQ14を介してQ12へと
セルに大きな電流が供給されるという欠点を有す
るものである。
時）にはビツト線負荷トランジスタQ1，Q3…及
びメモリセルのトランジスタQ13を介してQ11へ
或いはビツト線負荷トランジスタQ2，Q4…及び
メモリセルのトランジスタQ14を介してQ12へと
セルに大きな電流が供給されるという欠点を有す
るものである。
本発明は上述の如き従来のスタテイツク型の半
導体記憶装置の消費電力を低減することを目的と
している。
導体記憶装置の消費電力を低減することを目的と
している。
そしてこの目的は本発明によれば、エンハンス
トメント型トランジスタを電源とビツト線間に接
続されるビツト線負荷トランジスタとしたスタテ
イツク型半導体記憶装置において、前記ビツト線
負荷トランジスタをコラム（列）選択信号により
導通制御するようにしたことを特徴とする半導体
記憶装置を提供することによつて達成される。
トメント型トランジスタを電源とビツト線間に接
続されるビツト線負荷トランジスタとしたスタテ
イツク型半導体記憶装置において、前記ビツト線
負荷トランジスタをコラム（列）選択信号により
導通制御するようにしたことを特徴とする半導体
記憶装置を提供することによつて達成される。
以下本発明一実施例を図面により詳述する。
第３図は本発明一実施例による半導体記憶装置
の回路構成を示すものであり、第１図と同一符号
のものは同一部分であることを示す。
の回路構成を示すものであり、第１図と同一符号
のものは同一部分であることを示す。
第３図が第１図と異なる点はエンハンストメン
ト型のビツト線負荷トランジスタQ1，Q2，Q3，
Q4…のゲートにコラム（列）選択信号が供給さ
れていることであり、該トランジスタQ1，Q2，
Q3，Q4…はコラム（列）選択信号により導通制
御（オンオフ制御）されるものである。
ト型のビツト線負荷トランジスタQ1，Q2，Q3，
Q4…のゲートにコラム（列）選択信号が供給さ
れていることであり、該トランジスタQ1，Q2，
Q3，Q4…はコラム（列）選択信号により導通制
御（オンオフ制御）されるものである。
即ち本発明においてはビツト線負荷トランジス
タは選択されたメモリセルにのみ使用され他の非
選択セルに対しては不要となる点に着目したもの
であり、ビツト線負荷トランジスタをコラム
（列）選択信号により制御することにより、選択
セルに対するビツト線負荷トランジスタのみオン
とし、他のビツト線負荷トランジスタを全てオフ
となるように制御するものである。
タは選択されたメモリセルにのみ使用され他の非
選択セルに対しては不要となる点に着目したもの
であり、ビツト線負荷トランジスタをコラム
（列）選択信号により制御することにより、選択
セルに対するビツト線負荷トランジスタのみオン
とし、他のビツト線負荷トランジスタを全てオフ
となるように制御するものである。
以上説明したように本発明によれば、スタテイ
ツク型半導体記憶装置の消費電力を低減すること
ができるものである。
ツク型半導体記憶装置の消費電力を低減すること
ができるものである。
第１図、第２図は従来のスタテイツク型半導体
記憶装置の回路構成を示す図、第３図は本発明一
実施例による半導体記憶装置の回路構成を示す図
である。 図面において、Q1〜Q16はトランジスタ、Ｗは
ワード線、Y1，Y2はコラム（列）選択信号、
C1，C2はスタテイツク型メモリセルをそれぞれ
示す。
記憶装置の回路構成を示す図、第３図は本発明一
実施例による半導体記憶装置の回路構成を示す図
である。 図面において、Q1〜Q16はトランジスタ、Ｗは
ワード線、Y1，Y2はコラム（列）選択信号、
C1，C2はスタテイツク型メモリセルをそれぞれ
示す。
Claims (1)
- 【特許請求の範囲】 １ エンハンストメント型トランジスタを電源と
ビツト線間に接続されるビツト線負荷トランジス
タとしたスタテイツク型半導体記憶装置におい
て、 前記ビツト線負荷トランジスタをコラム（列）
選択信号により導通制御するようにしたことを特
徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3790279A JPS55132589A (en) | 1979-03-30 | 1979-03-30 | Semiconductor memory unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3790279A JPS55132589A (en) | 1979-03-30 | 1979-03-30 | Semiconductor memory unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55132589A JPS55132589A (en) | 1980-10-15 |
| JPS6115518B2 true JPS6115518B2 (ja) | 1986-04-24 |
Family
ID=12510464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3790279A Granted JPS55132589A (en) | 1979-03-30 | 1979-03-30 | Semiconductor memory unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55132589A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440763B1 (ko) * | 2002-04-19 | 2004-07-21 | 전자부품연구원 | 광도파로형 이득평탄화 필터소자 및 그의 제조방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589285A (ja) * | 1981-07-08 | 1983-01-19 | Toshiba Corp | 半導体装置 |
| JPS5819793A (ja) * | 1981-07-27 | 1983-02-04 | Toshiba Corp | 半導体メモリ装置 |
| JPS59217288A (ja) * | 1983-05-25 | 1984-12-07 | Matsushita Electric Ind Co Ltd | 記憶装置 |
| JPS60154394A (ja) * | 1983-09-21 | 1985-08-14 | ソーン、イーエムアイ、ノース、アメリカ、インコーポレーテッド | 半導体メモリのビツト線負荷 |
| US4791613A (en) * | 1983-09-21 | 1988-12-13 | Inmos Corporation | Bit line and column circuitry used in a semiconductor memory |
| US5587952A (en) * | 1984-12-17 | 1996-12-24 | Hitachi, Ltd. | Dynamic random access memory including read preamplifiers activated before rewrite amplifiers |
| JPS62121987A (ja) * | 1985-11-21 | 1987-06-03 | Sony Corp | メモリ−回路 |
-
1979
- 1979-03-30 JP JP3790279A patent/JPS55132589A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440763B1 (ko) * | 2002-04-19 | 2004-07-21 | 전자부품연구원 | 광도파로형 이득평탄화 필터소자 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55132589A (en) | 1980-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4454060B2 (ja) | スタティックｒａｍ | |
| JPS6161198B2 (ja) | ||
| JPH0536277A (ja) | 半導体メモリ装置 | |
| JPH02101694A (ja) | 半導体記憶装置と半導体記憶装置の動作方法 | |
| US5555210A (en) | Semiconductor memory device | |
| US5017815A (en) | Sense amplifier with selective pull up | |
| GB1535859A (en) | Semiconductor memory cells | |
| JPS6115518B2 (ja) | ||
| US5392240A (en) | Semiconductor memory device | |
| JPH05159572A (ja) | 半導体装置 | |
| JPH11134866A (ja) | 半導体記憶装置 | |
| JPS5683887A (en) | Semiconductor storage device | |
| JPH10255468A (ja) | Ｄｒａｍのリフレッシュ装置 | |
| JPS5843120Y2 (ja) | Ｍｏｓトランジスタの集積回路装置 | |
| JPH1196758A (ja) | 半導体記憶装置 | |
| JPH01155589A (ja) | 半導体記憶装置 | |
| KR940006266A (ko) | 반도체 기억장치 | |
| JPH0246589A (ja) | メモリ回路 | |
| GB1302313A (ja) | ||
| JPH0230120B2 (ja) | ||
| JP2940127B2 (ja) | 半導体装置 | |
| JPH09147562A (ja) | 半導体記憶装置 | |
| JPS6117288A (ja) | スタテイツク型記憶装置 | |
| JPS62153700U (ja) | ||
| JPS6049998B2 (ja) | メモリ装置 |