JPS61152109A - 制御回路 - Google Patents
制御回路Info
- Publication number
- JPS61152109A JPS61152109A JP59273078A JP27307884A JPS61152109A JP S61152109 A JPS61152109 A JP S61152109A JP 59273078 A JP59273078 A JP 59273078A JP 27307884 A JP27307884 A JP 27307884A JP S61152109 A JPS61152109 A JP S61152109A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- control
- control signal
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は制御回路に関し、特に増幅回路の利得制御、或
いは周波数特性の制御などを行う際に用いて好適なもの
である。
いは周波数特性の制御などを行う際に用いて好適なもの
である。
「集積回路工学（２１Ｊ （昭和５６年１０月１０日初
版第４刷発行、発行所株式会社コロナ社、ｐ２４〜ｐ３
３）には、差動増幅回路に関する種々の記載がある。こ
のうち、差動増幅回路における線形の動作範囲の拡大、
すなわち入力ダイナミックレンジを拡大する方法として
、差動対に接続された一対のトランジスタにエミッタ抵
抗を設けることが記載されている。
版第４刷発行、発行所株式会社コロナ社、ｐ２４〜ｐ３
３）には、差動増幅回路に関する種々の記載がある。こ
のうち、差動増幅回路における線形の動作範囲の拡大、
すなわち入力ダイナミックレンジを拡大する方法として
、差動対に接続された一対のトランジスタにエミッタ抵
抗を設けることが記載されている。
しかし、本発明者等の検討によると、上記方法では入力
ダイナミックレンジの拡大に限界があり、比較出力釦よ
って増幅回路の利得をゆるやかに制御したい場合などく
、この制御が困難であることが明らか和された。また、
基準電圧と比較される入力信号を電源電圧まで上昇させ
たとき、トランジスタが飽和する可能性があることも明
らか忙なった。
ダイナミックレンジの拡大に限界があり、比較出力釦よ
って増幅回路の利得をゆるやかに制御したい場合などく
、この制御が困難であることが明らか和された。また、
基準電圧と比較される入力信号を電源電圧まで上昇させ
たとき、トランジスタが飽和する可能性があることも明
らか忙なった。
本発明の目的は、差動対に構成された一対のトランジス
タの各ペースに接続された抵抗の比率を変えることによ
り、入力ダイナミックレンジを容易に拡大することので
きる制御回路を提供することにある。
タの各ペースに接続された抵抗の比率を変えることによ
り、入力ダイナミックレンジを容易に拡大することので
きる制御回路を提供することにある。
本発明の上記ならび忙その他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明の概要を簡単に述べれば、
下記のとおりである。
下記のとおりである。
すなわち、トランジスタＱ１のペースに抵抗Ｒ。
を介して制御信号を供給し、トランジスタＱ、、Ｑ。
の各ペース間に抵抗Ｒ１を接続するとともに、トランジ
スタＱ、のペースに基準電圧Ｅ、を供給して、上記基準
電圧Ｅ、と抵抗Ｒ，，Ｒ，によって分圧された制御電圧
をトランジスタＱ、のペースに供給することにより、入
力ダイナミックレンジを抵抗Ｒ＋ 、Ｒｔの比によっ
て拡大させる、という本発明の目的を達成するものであ
る。
スタＱ、のペースに基準電圧Ｅ、を供給して、上記基準
電圧Ｅ、と抵抗Ｒ，，Ｒ，によって分圧された制御電圧
をトランジスタＱ、のペースに供給することにより、入
力ダイナミックレンジを抵抗Ｒ＋ 、Ｒｔの比によっ
て拡大させる、という本発明の目的を達成するものであ
る。
次に、第１図及び第２図を参照して、本発明を適用した
比較回路の一実施例を説明する。なお、第１図は比較回
路と増幅器とを一体に半導体集積回路（以下においてＩ
Ｃという）にて構成した回路図を示し、数字を囲んだ丸
は外部接続端子とする。
比較回路の一実施例を説明する。なお、第１図は比較回
路と増幅器とを一体に半導体集積回路（以下においてＩ
Ｃという）にて構成した回路図を示し、数字を囲んだ丸
は外部接続端子とする。
本実施例の特徴は、一対のトランジスタな差動対に接続
し、制御信号入力側の電位と基準側の電位とを抵抗分割
して、この分割比の選択により入力ダイナミックレンジ
を拡大するものである。
し、制御信号入力側の電位と基準側の電位とを抵抗分割
して、この分割比の選択により入力ダイナミックレンジ
を拡大するものである。
第１図に示すよ５Ｋ、比較回路１は差動対に接続された
トランジスタＱ＋ ＋ Ｑｔ 、制御信号ｖＩと基準
電圧Ｅ１とを抵抗分割する抵抗Ｒ＋、Ｒｔ、負荷となる
ダイオードＤ、、Ｄ、、更に定電流回路ＣＳ、、ダイオ
ードＤ、によって構成されている。
トランジスタＱ＋ ＋ Ｑｔ 、制御信号ｖＩと基準
電圧Ｅ１とを抵抗分割する抵抗Ｒ＋、Ｒｔ、負荷となる
ダイオードＤ、、Ｄ、、更に定電流回路ＣＳ、、ダイオ
ードＤ、によって構成されている。
制御信号ｖｌが供給されトランジスタＱ、のベース電位
ｖ１′となる。しかし、トランジスタＱ！のペースには
基準電圧Ｅ、が供給され、その電圧レベルは抵抗Ｒ７を
介してトランジスタＱ、のペースに印加されるので、両
者が平衡した状態ではで決定される。
ｖ１′となる。しかし、トランジスタＱ！のペースには
基準電圧Ｅ、が供給され、その電圧レベルは抵抗Ｒ７を
介してトランジスタＱ、のペースに印加されるので、両
者が平衡した状態ではで決定される。
上記１１１式の関係を回路動作に代えて説明すると、を
制御したとき電圧ｖ！′のレベル変化が大和なる。
制御したとき電圧ｖ！′のレベル変化が大和なる。
基準電圧ＥＩＫ対する電圧ｖＩ′のレベル変化は、トラ
ンジスタＱ、、Ｑ、の差動増幅動作により、出力電圧△
Ｖとなって得られる。第２図に示す特性！、は、この場
合の制御信号■１に対する出力電圧△Ｖの関係を示すも
のである。
ンジスタＱ、、Ｑ、の差動増幅動作により、出力電圧△
Ｖとなって得られる。第２図に示す特性！、は、この場
合の制御信号■１に対する出力電圧△Ｖの関係を示すも
のである。
一方、ｆ−比が小の場合は、制御信号Ｖ！Ｒ，＋Ｒｔ
のレベルを制御したとき電圧ｖ■′が微小にレベル変化
する。従って制御信号Ｖ、［対する出力電圧△Ｖの変化
は、第２図に示す特性！、の如くゆるやかＫなり、直線
性部分が大となって、入力ダイナミックレンジが拡大さ
れる。
する。従って制御信号Ｖ、［対する出力電圧△Ｖの変化
は、第２図に示す特性！、の如くゆるやかＫなり、直線
性部分が大となって、入力ダイナミックレンジが拡大さ
れる。
上記出力電圧△Ｖの利用方法は多種に及ぶが、第１図は
増幅器２の利得制御への応用例を示すものである。
増幅器２の利得制御への応用例を示すものである。
入力信号ｅ、は直流阻止用コンデンサＣＩを介してトラ
ンジスタＱｕのペースに供給される。トランジスタＱｕ
＊ＱＩ！は基準電圧Ｅ、と入力信号ｅ１との比較により
差動増幅を行ない、差動出力はトランジスタＱ１．を流
れる電流の変化となって表われる。
ンジスタＱｕのペースに供給される。トランジスタＱｕ
＊ＱＩ！は基準電圧Ｅ、と入力信号ｅ１との比較により
差動増幅を行ない、差動出力はトランジスタＱ１．を流
れる電流の変化となって表われる。
トランジスタＱ＠Ｍｅ Ｑｔ４ 、更にトランジスタＱ
ｎｅＱｔｓはそれぞれ差動増幅器を構成し、これらの利
得、言い換えれば負荷抵抗ＲＩ、を流れる電流の電流量
は、上記出力電圧△Ｖのレベル変化によって制御される
。なお、トランジスタＱｌ？、定電流回路Ｃ８３によっ
て負荷Ｒ，を流れる直流電流が一定に保たれる。トラン
ジスタＱ＋ｓ＊Ｑ＋＊を流れる電流の電流量を一定に保
持する。
ｎｅＱｔｓはそれぞれ差動増幅器を構成し、これらの利
得、言い換えれば負荷抵抗ＲＩ、を流れる電流の電流量
は、上記出力電圧△Ｖのレベル変化によって制御される
。なお、トランジスタＱｌ？、定電流回路Ｃ８３によっ
て負荷Ｒ，を流れる直流電流が一定に保たれる。トラン
ジスタＱ＋ｓ＊Ｑ＋＊を流れる電流の電流量を一定に保
持する。
上記回路構成によれば、抵抗ＲＩ、の電圧降下として得
られる出力電圧Ｖ。ＵＴの振幅は、トランジスタＱｎ〜
Ｑ＋ｓに供給されるバイアス電圧、すなわち上記出力電
圧△Ｖのレベル変化によって制御される。
られる出力電圧Ｖ。ＵＴの振幅は、トランジスタＱｎ〜
Ｑ＋ｓに供給されるバイアス電圧、すなわち上記出力電
圧△Ｖのレベル変化によって制御される。
従って、出力電圧△Ｖが特性ＡＩに示す場合は、制御信
号ｖ１による制御範囲が狭く、出力信号ＶＯＵＴも最小
値から最大値まで急激にレベル変化する。これに対し、
出力電圧△Ｖが特性！、になるように抵抗Ｒ＋ 、Ｒ
ｔを設定した場合は、制御信号Ｖ！の人力ダイナミック
レンジが大になるので、制御信号Ｖ１による制御範囲が
広くなり、出力電圧Ｖ。ＵＴ も最小値から最大値まで
ゆるやかに変化することになる。
号ｖ１による制御範囲が狭く、出力信号ＶＯＵＴも最小
値から最大値まで急激にレベル変化する。これに対し、
出力電圧△Ｖが特性！、になるように抵抗Ｒ＋ 、Ｒ
ｔを設定した場合は、制御信号Ｖ！の人力ダイナミック
レンジが大になるので、制御信号Ｖ１による制御範囲が
広くなり、出力電圧Ｖ。ＵＴ も最小値から最大値まで
ゆるやかに変化することになる。
上記応用例は、増幅器２の利得制御を行うものであるが
、周波数特性の制御を行う場合であっても、特性！、を
用いることにより広範囲の周波数特性制御が容易になる
。
、周波数特性の制御を行う場合であっても、特性！、を
用いることにより広範囲の周波数特性制御が容易になる
。
また、上記比較回路１は、特にビデオカメラにおけるフ
ェードイン、フェードアウトの制御を行う際に好適であ
り、この場合は多様な映偉操作を行うことができる。
ェードイン、フェードアウトの制御を行う際に好適であ
り、この場合は多様な映偉操作を行うことができる。
ｉｌｌ 差動対に接続された一対のトランジスタの各
ペースに、基準電圧と抵抗によって分圧された制御信号
とを供給することにより、制御信号に対する入力ダイナ
ミックレンジを拡大することができる、という効果が得
られる。
ペースに、基準電圧と抵抗によって分圧された制御信号
とを供給することにより、制御信号に対する入力ダイナ
ミックレンジを拡大することができる、という効果が得
られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的忙説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的忙説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、比較回路１におけるダイオードＤ ＋ −Ｄ
ｔは抵抗に代えてよい。また、比較回路１の負荷回路と
しては増幅器に限定されず、出力電圧△Ｖのレベル変化
によって動作する制御回路でもよい。
ｔは抵抗に代えてよい。また、比較回路１の負荷回路と
しては増幅器に限定されず、出力電圧△Ｖのレベル変化
によって動作する制御回路でもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である増幅器の利得制御
圧ついて説明したが、それに限定されるものではない。
明をその背景となった利用分野である増幅器の利得制御
圧ついて説明したが、それに限定されるものではない。
例えば、増幅器の周波数特性制御等、オーディオ機器に
利用することができる。
利用することができる。
また、ビデオカメラにおけるフェードイン、フェードア
ウトの制御等、ビデオ機器に利用することができる。
ウトの制御等、ビデオ機器に利用することができる。
第１図は本発明を適用した比較回路の一実施例を示す回
路図を示し、 第２図は上記比較回路の回路動作を説明するための電圧
特性図を示す。 １・・・比較回路、２・・・増幅器、Ｑ、〜Ｑｕ・・・
トランジスタ、Ｃ８，〜Ｃ８３・・・定電流回路、Ｅ、
ＩＥ、・・・基準電圧、ｖｌ・・・制御信号、■Ｉ
″・・・分圧電圧、Ｒ＋ 、Ｒｔ・・・分圧抵抗、△
Ｖ・・・出力電圧、”ＯＵＴ・・・出力信号。
路図を示し、 第２図は上記比較回路の回路動作を説明するための電圧
特性図を示す。 １・・・比較回路、２・・・増幅器、Ｑ、〜Ｑｕ・・・
トランジスタ、Ｃ８，〜Ｃ８３・・・定電流回路、Ｅ、
ＩＥ、・・・基準電圧、ｖｌ・・・制御信号、■Ｉ
″・・・分圧電圧、Ｒ＋ 、Ｒｔ・・・分圧抵抗、△
Ｖ・・・出力電圧、”ＯＵＴ・・・出力信号。
Claims (1)
- １、一対のトランジスタを差動対に接続し、第１のトラ
ンジスタの第１の制御端子に分圧抵抗の一方を構成する
第１の抵抗を介して入力信号を供給し、上記第１の制御
端子と第２のトランジスタの第１の制御端子間に分圧抵
抗の他方を構成する第２の抵抗を接続するとともに、上
記第２のトランジスタの上記第１の制御端子に基準電圧
を供給し、上記第１のトランジスタの第１の制御端子に
供給される制御信号が上記分圧抵抗によって分圧される
ことを特徴とする制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273078A JPS61152109A (ja) | 1984-12-26 | 1984-12-26 | 制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273078A JPS61152109A (ja) | 1984-12-26 | 1984-12-26 | 制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61152109A true JPS61152109A (ja) | 1986-07-10 |
Family
ID=17522834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59273078A Pending JPS61152109A (ja) | 1984-12-26 | 1984-12-26 | 制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61152109A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0246013A (ja) * | 1988-08-06 | 1990-02-15 | Mitsubishi Electric Corp | 利得可変増幅回路 |
| US5949285A (en) * | 1996-06-07 | 1999-09-07 | Nec Corporation | Gain-variable amplifier having small DC output deviation and small distortion |
-
1984
- 1984-12-26 JP JP59273078A patent/JPS61152109A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0246013A (ja) * | 1988-08-06 | 1990-02-15 | Mitsubishi Electric Corp | 利得可変増幅回路 |
| US5949285A (en) * | 1996-06-07 | 1999-09-07 | Nec Corporation | Gain-variable amplifier having small DC output deviation and small distortion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017134557A (ja) | レギュレータ用半導体集積回路 | |
| US4733196A (en) | Current gain stage with low voltage drop | |
| JPS61152109A (ja) | 制御回路 | |
| US5717361A (en) | DC feedback common emitter type amplifier circuit having stable gain irrespective of power supply voltage | |
| US5157347A (en) | Switching bridge amplifier | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5140282A (en) | Current amplifier arrangement | |
| US3370244A (en) | Transistor amplifier temperature stabilization circuits | |
| JPS6123689B2 (ja) | ||
| US5153528A (en) | Gain control type amplifying apparatus | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JPH0628013B2 (ja) | レギュレ−タ回路 | |
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| US3214678A (en) | Transistor regulated supply employing inverse biasing networks for temperature stabilization | |
| JPS62130008A (ja) | リミッタ回路 | |
| JPH0326565B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3258383B2 (ja) | 増幅回路 | |
| JPH07240634A (ja) | 増幅回路 | |
| JPH0576044B2 (ja) | ||
| JPS631455Y2 (ja) | ||
| JP2915620B2 (ja) | ガンマ補正回路 | |
| JPH0113647B2 (ja) | ||
| JPH0345568B2 (ja) |