JPS61151760A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体記憶装置に関し、％に複数の記憶部に対
し独立に制御し得る半導体記憶装置に関するものである
。

（従来技術） 従来この徨の半導体記憶装置は、第２図に示すように制
御部１１．１２と、該制御部１１．１２により制御され
る記憶部１３．１４と、各制御部および記憶部にそれぞ
れ設けられる電源部１５゜１６．１７．１８とを有して
いる。制御部１１゜１２は、上位装置から送られたデー
タを記憶部１３．１４に書き込み、また、記憶部１３．
１４内に格納されているデータを読み出し上位装置へ送
ることで記憶装置としての機能を果していた。

を供給されている記憶部１３が機能停止となシ、記憶部
１３が揮発性記憶素子で構成されている為に、その中に
格納されているデータを消失してしまうという欠点があ
った。

（発明の目的） 本発明の目的は、従来の半導体記憶装置におけるかかる
欠点を除去すると共に、各記憶部に対し、独立してアク
セス可能な複数の制御部をもつことにより装置運用中の
障害発生に際して、データの消失を透は得る半導体記憶
装置を提供することにある。

（発明の構成） 本発明によれば、揮発性記憶素子により構成される複数
個の記憶部をもつ半導体記憶装置に於て、前記複数個の
記憶部を、一方を正、他方を副とする少々くとも２つの
対になるように分割した記憶部と、該記憶部へのデータ
書込みに関しては、正。

副同時に行ない、前記記憶部からのデータ読み出しに関
しては正のみより行なう二重書き手段を持ち、前記記憶
部の正又は副に拘わらず制御を行なうことが出来る複数
の制御部と、該複数個の制御部を少なくとも２つの制御
部群に分割し、その−万の群のみと前記記憶部のうち正
の記憶部にのみ電源を供給する第１の電源部と、前記制
御部群の他方のみと前記記憶部のうち副の記憶部にのみ
電源を供給する第２の電源部とにより構成される事を特
徴とする半導体記憶装置が得られる。

（実施例） 次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の一実施例である半導体記憶装置を示す
。第１図において１本実施例は上位装置（図示せず）と
のデータ転送を制御する制御部２１．２２と、この記憶
部２１．２２により制御され、データを格納する記憶部
２３〜２６と、制御部２１及び記憶部２３．２４に電源
を供給する第１の電源部２７と、制御部２２及び記憶部
２５゜２６に電源を供給する第２の電源部２８とを含む
。

制御部２１は、制御部２１と記憶部２３．２４゜２５．
２６とを接続するインタフェースａを介してデータ転送
を行ない、制御部２２は、制御部２２と記憶部２３，２
４，２５．２６を接続するインタフェースｂを介してデ
ータ転送を行なう。

電源線Ｃは電源部２７と、制御部２１、および記憶部２
３．２４とく接続され、電源供給に用いられ、電源線ｄ
は電源部２８と制御部２２および記憶部２５．２６とに
接続され、同様に電源供給に用いられている。

複数個の記憶部２３〜２６は夫々揮発性記憶素子により
構成されておシ、複数個の記憶部の一部２３．２４を正
、他２５．２６を副とする。少々くとも２つの記憶部が
対になるように分割されている。制御部２１．２２は記
憶部対へのデータ書込みに関して正、副同時に行ない、
記憶部対からのデータ読み出しに関して正のみより行々
う二重書き手段を持ち、記憶部に対し前記記憶部が正又
は副に拘わらず制御を行なうことが出来るように構成さ
れている。複数の制御部と該複数個ある記憶部は２つの
制御部群に分割されその一方の群２２１と記憶部対のう
ち正の記憶部２３．２４にのみ電源を供給する第１の電
源部２７に接続され、制御部群の他方の群２２と記憶部
対のうち副の記憶部２５．２６にのみ電源を供給する第
２の電源部２８に接続されている。

つぎに本発明の一実施例の動作を説明すると、例えば各
記憶部２３と２５．２４と２６で一対を成すこととし、
上位装置より制御部２１に送られたデータは、制御部２
１１Ｃよシ記憶部２３と２５の対［１！込まれたとする
。

こζで、仮に電源部２７で障害が発生した場合、制御部
２１．記憶部２３及び２４の機能が停止する。しかし、
記憶部２３中に格納されたデータは二重書きの手段によ
り正の記憶部２３に対応した副の記憶部２５中にも同時
に書き込み記憶されているため、いま一つの制御部２２
により記憶部２５をアクセスするととｋよシ機能停止し
た記憶部２３中のデータと同じものが読みだされる。

また、記憶部２３の障害が発生した場合は、制御部２１
による記憶部２５の読み出しにより上記と同様の効果が
あり、さらに記憶部２５の障害の場合は制御部２１はそ
の障害により、影響をうけない。

（発明の効果） 本発明は、以上説明したように正、副の対で構成された
記憶部二重書き手段とそれに対応した電源供給及び各記
憶部に対し独立したアクセスが可能な複数の制御部をも
つことにより障害発生時にもデータの消失がないという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
従う謔肇導体記憶装置を示すブロック図である。 １１．１２，２１．２２・・・・・・制御部、１３゜１
４．２３，２４，２５．２６・・・・・・記憶部、１５
〜１８，２７．２８・・・・・・電源部、ａ、　　ｂ・
・・・・・データ転送インタフェース、　ｃ、　　ｄ・
・・・・・電源線。 Ｖ−１回 ￥２１

Claims (1)

【特許請求の範囲】
1. 　揮発性記憶素子により構成される複数個の記憶部をも
   つ半導体記憶装置に於て、前記複数個の記憶部を、一方
   を正、他方を副とする少なくとも２つの対になるように
   分割した記憶部と、該記憶部へのデータ書込みに関して
   は、正、副同時に行ない、前記記憶部からのデータ読み
   出しに関しては正のみより行なう二重書き手段を持ち、
   前記記憶部の正又は副に拘わらず制御を行なうことが出
   来る複数の制御部と、該複数個の制御部を少なくとも２
   つの制御部群に分割し、その一方の群のみと前記記憶部
   のうち正の記憶部にのみ電源を供給する第１の電源部と
   、前記制御部群の他方のみと、前記記憶部のうち副の記
   憶部にのみ電源を供給する第２の電源部とにより構成さ
   れる事を特徴とする半導体記憶装置。